TWI357074B - Memory device and method for programming the same - Google Patents

Memory device and method for programming the same Download PDF

Info

Publication number
TWI357074B
TWI357074B TW097102914A TW97102914A TWI357074B TW I357074 B TWI357074 B TW I357074B TW 097102914 A TW097102914 A TW 097102914A TW 97102914 A TW97102914 A TW 97102914A TW I357074 B TWI357074 B TW I357074B
Authority
TW
Taiwan
Prior art keywords
voltage
memory cell
phase change
line
phase
Prior art date
Application number
TW097102914A
Other languages
English (en)
Other versions
TW200832402A (en
Inventor
Hsiang Lan Lung
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200832402A publication Critical patent/TW200832402A/zh
Application granted granted Critical
Publication of TWI357074B publication Critical patent/TWI357074B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Description

1357074 九、發明說明： 【其他申請案的交互對照】 案在張朗叫專利申請錢敍權，該臨時 Γ (M , . 1曰提出申請，申請編號60/887,543，標題 供參考e。〇，在此提出 【聯合研究合約之當事人】 10 ，際3機械公司（IBM)，紐約公司、旺宏國際股份有 1及奇夢達公司（Qi_d_—> ^ 共同研發契約之締約人。 【發明所屬之技術領域】 15係、關於以相變化記憶材料為基礎之高密度 疋隐裝置，以及用於程式化該裝置的方法。 【先前技術】 以相隻化為基礎之記憶材料已被廣泛地運用於非 2。=隨機5取記憶胞中。如硫屬化物之此等相變化記憶 才料，可藉由施加強度適用於積體電路中之電流，而致 ，在非晶態和結晶態之間的晶相轉換。一般而言，非晶 態之特徵係其電阻高於結晶態，此電阻值可輕易°測量得 到而用以作為指示。 25 在§己憶胞主動區域的相變化材料能夠在非晶固態相的第 、口構狀先、以及結晶固態相的第二結構狀態之間切換。該非 / i晶相對較低次序性的結構，相較於-單— 猶結晶相有較 於-非日㈣μ 次序性的結構，相較 非曰曰t構更有次序性，其可伯測的特性 ， 原子的次序，自由電二二、:▲化景刺材料特性，包含 门凡王的非日日狀_和完全的結晶狀態，該材料可 子 10 不同_態相，或是兩個或更多個固態相的混合。換至 從非:態二變至結晶態，在此被稱為設置 低電流操作，需要-電流足以物目 =化f料f高至-相轉換溫度和-溶化溫度的位準: :攸結晶態轉變至非晶態，在此 15 衝以熔化或破壞結晶結構，其後此相變化材：： =速冷部’抑制相變化的過程，使得至少部份 構得以維持在非晶態。 支化… ;在-重置狀態巾’非晶相材料的數量會依在—陣列中不同 的記憶胞而不同’因為材料，製造過程，以及操作環境的變化 20 。該些變化將會導致不同的程式化特性，其中包含用以化 該些記憶胞的能量將會不同。 因此’施加該相同的設置脈衝電壓至一陣列中的每一記憶 胞’將會導致-較寬的電阻值分佈。此外，由於某些記憶胞的 變異，其電阻值將會落在正常被設置電阻值的範圍之外，導致 該記憶胞中的資料儲存錯誤。 因此，需要有-更好的方法以程式化使用相變化材料記憶 系統中的記憶胞。 < S ) -6- 25 1357074 【發明内容】 本發明描述一記憶裝置包含一記憶胞包含相變化材料，以 及伴隨者用以程式化該記憶裝置的方法。 在此揭露的一種用以程式化方法，包含施加一遞增的第一 電壓在該記憶胞上，以及監測該記憶胞中的電流以偵測該相變 化材料-相轉變的開始。當_到一相轉變的開始後，节方^ 包含施加-第二在該記憶胞上，該雜是以_到該 化材料一相轉變的開始時之該第一電壓位準的一函數。例如， ^第一電壓疋等於制職機化材料—相轉變的開始後，兮 立準’以及施加的時間長度將取決於想要被程式^ 15 以及tr的—種記賊置，包含—記憶_接至一位元! 性包ΐ相變，該裝置包含電路，以選* 點，以及—感應即點’—電壓源，耗接至該感應§ 器，包含一輸入連接至該感應節點。制 ::=:始，以及產生-輸出㈡= 以供應源以控制該電壓源 20 化 制該變:材：=，輸出信號，- 程式化特性I包程’以及該操作環境將會導致不同白 料-相轉變的開始㈡； “數切相題。藉由該些方法可以將_中該些言 25
憶胞的電阻值限制在一較窄的範圍D 士發明的其他特徵’目的，以及優點，將可以在隨後的圖 式，貫施方式，以及申請專利範圍中呈現。 【實施方式】 參,¾第1圖’描述可以實施本發明的一積體電路1〇〇的簡 化區塊。電路100包含一藉由相變化記憶胞來實現(未示於此) 的記憶體陣列15，底下將更加詳細地描述。—字元線解碼器 110與複數個子元，線lls *有電性溝通。一位元線解碼器 與複數個位元線125具有紐溝通，以進行自陣列1()5中的相 變化記憶胞(未示於叫讀取和寫入資料。位址經由匯流排16〇 傳送給字元線解碼器110和位元線解碼器12〇。在區塊13〇中 的感應放大器和資料輸入結構，經由資料匯流排135連接至位 ，線解碼器120。資料是來自積體電路1〇〇的輸入/輸出埠，或 是其他内部或外部的資料來源，經由一資料輸入線14〇提供給 積體電路1〇〇十的資料輸入結構13〇。其他電路165可以被^ 含在積體電路100巾，例如一般通用處理器或特殊目的應用電 路，或是一組合模組提供陣列105所支援的晶片上系統的功能 。資料是經由一資料輸出線145從感應放大器區塊13〇傳送至 積體電路100的輸入/輸出埠，或是積體電路1〇〇的其他 外部資料目的地。 、 °〆 實現在本範例的一控制器150是使用一偏壓調整狀態機 構，以控制偏壓調整供應電壓155的施加，例如讀取，程g化 ，抹除，抹除驗證，以及程式化驗證電壓。該控制器15〇 ^由 回饋匯流排175連接至區塊130中的感應放大器，該控制器15〇 控制該偏壓調整供應電壓155以讀取，程式化，以及抹除°陣列 105中的記憶胞，以產生該感應放大器的輸出信號。控制器15〇 1357074 了以^在這個領域為業界所熟知的特殊目的邏輯電 在::的實施例中’控制器15〇包含一—般目的處理哭， 該元件的操作。在其他的實施例中一特殊目的 一般目的處理器的組合可以被用來實現控制器15〇。 如第2圖中所示，陣列1〇5中的每一記憶胞包含 s曰曰體（或其他的存取裳置，例如是一二極體），其 ^^ 15 230，232，234，和236分別有相變化祕246， ϋ胞 252 ’其代表著一陣列的一小區塊可以包含數百萬的記憶胞。口 记憶兀件230，232，234，和236的每-存取電晶 極共同連接至源極線254，進而連接至—源極祕端· 例如接地、點。在其他的實施例令，該存取裝 線並非電性連接’而是獨立可控制的。該源極線終端電路攻 包含偏壓電路(例如是電壓源和電流源），以及解碼電路 應偏壓調整，不含接地端，至―些實施例巾的該雜線a。’、 20 ，數條字元、線115包含字元線256，258以平行的方式向 第-方向延伸。字兀線256 ’ 258以電性連接至字元線哭 110。記憶胞230,234存取電晶體的閘極共同連接至字元線= ，以及記憶胞232，230存取電晶體的閘極共同連接至字元線 複數條位元線125包含位元線26〇，262以平行的方式向 第二方向延伸。記憶元件246，248連接至該位元線_，=丄 分別連接至記憶胞230，232的存取電晶體的沒極端。 件250，252連接至該位元線262，以及分別連接至記憶胞^ ，236的存取電晶體的汲極端。 可以暸解的是該記憶陣列105並不侷限於第2圖中所描求 的陣列配置方式，其他的配置方式也可以被使用。例如，言=
(S 25 丄：〇/σ/4 =。列105也可以採用如申請日2007年8月2日，美國專利 切喊1挑33，143，標題為“具有雙字元線及位元線的相變化記 :，&其#作;^” ’所描述的雙字元線和雙位元線架構，在 此提出以供參照。 10 以相變化為基礎的記憶胞的實施例包含以硫屬化合物為 二礎的材料以及其他材料，以製作記憶元件。硫屬元素與下 :元素之任一者：氧（〇 ) '硫⑻、硒（Se )、以及 ^Te)，形成元素週期表上第VI族的部分。硫屬化合 人合金f括將硫屬化合物與其他材料如過渡金屬等結 " 硫f化合物合金通常包括一個以上選自元素週期. 15 技s Iv私的70素’例如錯（Ge)以及錫（Sn)。通常’ 合物合金包括下列元素中一個以上的複合物：銻 ^ b)、鎵（Ga)、銦（Ιη)、以及銀（Ag)。許多以相變 2基礎之記憶材料已經被描述於技術文件中，包括下 -金·鎵/錄、鍺/録 '銦/録、銦/砸、録/蹄、錯/蹄、 20 /錦/碲、銦/錄/碲、鎵/晒/蹄、錫/錄缚、銦/録/錯、銀 。·銻/蹄、錯/錫/錄/碲、錯/録/石西/蹄、以及蹄/錯/録/硫 鍺/錄/蹄合金家族巾，可以嘗試大範圍的合金成分 研咖ί:可以下列特徵式表示：⑽心剛㈣)。-位 =貝田述了最有用的合金係為，在沈積材料中所包含 均碲濃度係遠低於7G%，典型地係低於6Q%，並在 ，型態合金中的碲含量範圍從最低㈣至最高58%， ^最佳係介於48%至58%之碲含量。鍺的濃度係高於約 ，。—且其在材料巾的平均範圍係從最低抓至最高鄕 身又係低於50%。最佳地，錯的濃度範圍係介於8% 〇%。在此成分中所剩下的主要成分則為銻。（ 〇vShlnky‘112專利，攔1〇〜u)由另一研究者所評估的 -10- 25 1357074 5
特殊合金包括 Ge2Sb2Te5、GeSb2Te4、以及 GeSb4Te7。（ Noboru Yamada，“Potential of GeSbTe Phasechange Optical Disks for HighDataRate Recording，，，SPIE v.3109，pp. 2837(1997))更一般地，過渡金屬如鉻(〇) 、鐵（Fe)、錄（Ni)、說(Nb)、把(Pd)、翻（Pt)、以及上述 之混合物或合金’可與鍺/銻/蹄結合以形成一相變化合 金其包括有可程式化的電阻性質。可使用的記憶材料的 特殊範例’係如Ovshinsky ‘II2專利中欄ιι_ΐ3所述， 其範例在此係列入參考。 10 15 在一些實施例中，硫屬化合物以及其他相變化材料被摻以 雜質，以改善導電性，暫態溫度，融化溫度，以及記憶元件使 用該被摻雜硫屬化合物的其他特性。用以摻雜硫屬化合物的代 表性雜質包含氮，石夕，氧，二氧化矽，氮化石夕，銅，銀，金， 鋁，二氧化銘，鈕，氧化鈕，氮化鈕，鈦，氧化鈦。請參照美 國專利號6,800,504，及美國專利申請號2〇〇5/〇〇295〇2。 20 藉由施加電性脈衝’相變化材料可以由一相狀態轉變至另 相。可以暸解的是一較短的及較高振幅的脈衝通常會將相變 化材料改變至非晶態，因此被稱為一重置脈衝。一較長的及較 =幅的雌通常會將機化材财變至結晶態、，@此被稱為 沾二置脈衝。在-及較高振幅的脈衝的能量已足以將結晶 =構的鍵結打斷而不會使原子簡侧成結晶結構。脈衝的施 H式可純_來決定，藉㈣當的實驗以適應—特殊的相 交化材料以及裝置結構。 代表性的硫屬化合物材料可以被描述如下： ，了byTez，其中 x:y:z = 2:2:5。其他成分為 X:。〜y 〇〜5; 袖# 1〇。以氮、矽、鈦或其他元素摻雜之GeSbTe亦可 皮使用。這些材料的形成可以是利用pvD麟或磁控 -II - 25 1357074 5
10 (Mag論〇n)藏鑛方式，其反應氣體為氬氣 或氦氣、壓力為lmT0rri 1ηίΊ T 〇 -Λ 'Γ ：ΐ 長見比為1〜5之準直器（collimater] 可用以改良其填人表現。為了改善其填人表現，亦可使 用數十至數百伏特之直流偏壓。另一方面，同時合併使 用，流偏Μ以及準直器亦是可行的。有時需要在真空中 ϊ Ξ氣ί ΐ t進行一沈積後退火處理，以改良硫屬化物 材料之結晶態。該退火處理的溫度典型地係介於10(rc 至40(TC，而退火時間則少於3〇分鐘。 參照第2圖，每—記憶元件246，248，250，252的操作 伴隨有-資料狀態。該資料狀態可由比較位元線上—被選取記 憶胞的電流和-適當的參考電流蚊而得。該參考電流被建立 ，使得有m定的電流範圍對應至邏輯“G”，以及另-不 同的電流範圍對應至邏輯“Γ，。在—記憶胞中有三個或更多的 狀‘4 ’該參考電流被建立後不同翻的位元_流，對應至三 個或更多狀態的其中之一。 20 藉由施加一適當的電壓至字元線2S8 , 256之一，以及連 接位7L線260 ’ 262之一至一電壓以使電流流經該選取的記憶 =件，以達成讀取或寫入至陣列105的一記憶胞。例如，藉由 知加電壓至該位元線260，字元線258，以及該源極線254以 充分打開該記憶胞232的存取電晶體，以及感應產生在路徑 28〇的電流以從該位元線260流至該源極線254，或反之亦然 ’以建立流經一被選取記憶胞的—電流路徑280(在這個範例中 ’選取記憶胞232和其對應的記憶元件248)。施加電壓的位準 以及區間是以執行的操作來決定，例如是一讀取操做或是一寫 入操作。 在記憶胞232的一重置或抹除操作中，字元線解碼器no < S ) -12- 25 ^357074 5
10 15
20 提供字/c線258 —適當的電壓以打開該記憶胞232的存取 體。位兀線解碼器120提供位元線26〇 一適當的電壓振幅及時 間f感應一流經記憶元件248的電流，因此將主動.區域的溫度 升=至高於記憶元件248相變化材料的轉換溫度，以及高於熔 化溫，以將該至少主動區域置於—液態^該電流隨後終止，例 如，藉由終止位元線260上的脈衝電壓和字元線258上的電壓 丄以導致一相對較快的冷卻時間，當該主動區域迅速的冷卻穩 疋到一非晶態。該重置操作可以包含一或多個脈衝，例如 —脈衝對。 在圮憶胞232該資料狀態的讀取(或感應)操作中，字元線 1碼器110提供-適當的賴至字元線⑽叫啟該記憶胞 木2的該存取電晶體。位元線解碼H 12G提供位元線26〇 一適 當的電壓振幅以及施加-段時間以感應—流經記憶元件2你的 ，流’但不會產生電阻狀態的改變。流經該位元線綱及該記 憶兀件248的電流是依據該記憶胞232記憶元件謂的電阻 伴隨著該資料狀態來決定。因此，記憶胞232的該資料狀能可 以經由比較位元線260上的電流以及一適當的參考電流來^定 〇 在記憶胞232該資料狀態的設置(或程式化)操 提供一適當的電壓至字樣258以開啟該記憶胞 的赫取電晶體。紅線解碼n 12G提做元線· 當的電壓振幅以及施加-段時間以感應一流經記憶元件248的 電流’並升高滅化材料主__—部分的 之上，以及導致主動區域的-部分由非晶相轉變』 轉變降低該記憶元件248的電阻值，以及將該 ^ 至該理想的資料狀態。 在-重置狀態中，非晶相變化材料的數量將會依陣列中記 -13- c S ) 25 1357074 憶胞的數量而改變，因為材料，製程步驟，以及操作環境的變 化。該些變化導致不同的程式化特性，其中包含需要不同的能 里以程式化該些記憶胞。因此’施加相同的程式化脈衝至陣列 中的每一記憶胞，將會導致一寬的電阻值的分佈。此外，由於 5 該些變化，一些記憶胞將會將會被程式化至對應至該些被程式 化資料值的電阻分佈的範圍外的電阻值，導致該記憶胞中儲存 資料的錯誤。 弟3圖是依據一實施例’在一記憶胞陣列中程式化一被選 齡 取的記憶胞的一程式化操作800的流程圖，該程式化操作8〇〇 ίο 與程式化至相同狀態相比產生一較窄的記憶胞電阻分佈。在以 下的說明，將會以第2圖中陣列105的記憶胞232來說明該設 置操作800。 该设置柄作800開始於步驟810，其中讀取一被選取記憶 胞232的電阻值以決定是否該被選取的記憶胞232需要被程式 15 化至一理想的電阻狀態。步驟810的該讀取操作可以藉由施加 至字元線258 —足以開啟該被選取記憶胞232的存取電晶體的 電壓’以及施加一電壓至位元線260以產生一電流流經位元線 | 260上的電流路徑280，以及經過該記憶元件248至該源極線 254(在该範例中，該源極線終止在接地端），該電壓不足以產生 20 在§己憶元件248中非晶相變化材料的一崩潰。記憶元件248的 該電阻狀態(以及資料狀態)可以藉由比對之前所描述的一適當 參考電流來加以決定。 假如該被選取的記憶胞232是在低電阻狀態，該被選取的 吕己憶胞232已經程式化，以及該設置操作終止在步驟wo 25 〇 假如該被選取的記憶胞232是在高電阻狀態，該被選取的 記憶胞232尚未程式化，以及該設置操作8〇〇繼續進行至步驟 < S ) -14 - 1357074 830。在步驟830中，一遞增的第一電壓施加至該記憶胞232 。剛開始該記憶胞232上的電壓不足以產生記憶元件248中非 晶相材料的一崩潰。例如，施加至記憶胞232的初始電壓可以 - 是與步驟810中，讀取操作有相同的電壓振幅。 -5 在描述陣列105的實施例中，步驟830中增加施加至記憶 胞232的第一電壓，可以藉由改變一或多個施加至該字元線 258 ’源極線254，以及位元線260的電壓來達成，使得在該記 憶胞232的電流增加。例如，該源極線254可以被連接至接地 φ ，一固定電壓施加至字元線258並足以開啟該被選取記憶胞 ίο 232的存取電晶體，以及增加施加至該位元線26〇的電壓。在 另個範例中，一第一電屢施加至該源極線254，一第二電壓 施加至戎位元線260，以及隨著時間增加電壓施加至該字元線 258。其他的範例中，施加電壓至該字元線258，源極線254， 以及位元線260以增加記憶胞232中的電流，同樣可以被使用 15 而且也落入本發明的範圍内。 可以f解的是’在步驟840中增加施加至該被選取的記憶 紀232的弟電屢可以是任何的形狀。例如，該形狀可以是步 鲁 _或是連_的’以及任何以線性或非線性的方式增加或其組 合的方式。 在相同的時間，當步驟830增加該記憶胞232的第一電壓 在步驟840中以即時的方式監測在該記憶元件248中的電流 偵，在該記憶胞232中非晶相材料崩潰所引發的電流改變 此^該範例中，可以藉由監測在位元線260上的電流來達成。 25 亥非晶相材料崩潰的指標可以藉由偵測該記憶胞232其 ^性j改變而得。可以瞭解的是，該非晶相材料崩潰的债 二_變的開始’在—些實施例中也可能發生在相轉 1 口後的—些時間。只要一相轉變的開始沒有被偵測到，該 < S ) -15- 1357074 5
10 ^S5G上，以及施加至記憶胞的電 一曰囚此增加流經記憶胞232的電流。 _中==!^==; _縣進入步驟 =r_記憶胞:例: 、左=線⑽上的偏料—敎的時間來達成。 在力驟860之後，該設置操作8〇 設置該記憶胞232至一理想的電阻狀態。在肩70，因此 々产^以上所描述，施加該綱的程式化脈衝至_中的每-f’將會導致—較寬的電阻值的分佈。本發日_由_一 ^的^開始以及施加一第二電壓，其係為偵測到該相變化材 門題關始時之第—賴位麵—函數，來協助解決該 式，整個陣列賴些記憶胞的電阻值分佈將 15
20 ，然每記憶胞-位元的設置操作(高或低電阻狀態)是描述 圖中，但疋本發明的範圍並不揭限於此。例如，第3圖 情描述的方法可以觀絲式化—記憶駿第-程狀 態至第二程式化狀態。 程式化至三個或多個狀態也是可以被達成的，例如，藉由 =定步驟810中的該被選取的記憶胞是否已經被程式化至該理 想的狀態。假如該記憶胞尚未被程式化至該理想的狀態，繼續 執行步驟830，其可以包含施加一第一脈衝或一序列的脈衝， 以將該相變化材料的主動區域轉變至一”標準化”相，例如，一 通常的非晶相，其改變該被選取記憶胞事先存在狀態至一施加 至5亥記憶胞遞增的電壓前一致的已知的狀態。在步驟86〇中， 該第二電壓可以被選取以對應至想要被程式化的該資料值。 第4圖是實施第3圖設置操作800的簡化架構圖。 (s) -16 - 25 在第4圖的簡化圖示中，記憶胞232是由存取電晶體9〇5 所代表，以及-可變電阻用以代表相變化元件駕。位元線26〇 是由如圖所示的電阻/電容網路所代表。一位元線解碼器12〇 對應至位址信號，以連接該被選取的位元線26〇至一感應節點 920。一子元線解碼益no對應至位址信號，以連接該被選取 的子元線258至一偏壓(未示於此）。一電壓源925是由邏輯電 路935所控制，該電壓源925施加一電壓至感應節點92〇，施 加至感應節點920的電壓經由位元線解碼器12〇以及位元線 260到達該被選取的記憶胞232。 s亥感應節點920連接至一感應放大器930的一輸入端。該 感應放大器930將感應節點920上的電流，也就是流經記憶元 件248上的電流，與由參考電壓電路(未示於此)施加的一參考 電壓VreF相比較。該感應放大器930也可以以一參考電流的方 式來實施。該感應放大器930產生一輸出信號乂〇1^，將低邏輯 輸出狀態改變至高邏輯輸出狀態，以表示該記憶元件248的相 變化材料的相轉變的開始。 邏輯電路935有一第一輸入945連接至一致能信號，以及 經由迴授線940連接該感應放大器930的輸出信號ν〇υτ至該 第二輸入。 依據第4圖的架構來操作的實施例的時脈圖描述在第5圖 中。熟習此項技射f的人士可以瞭解的是，第5圖的時脈圖是簡 化過的因此沒有按照比例繪製。 因此，參照第4和5圖，在一讀取操作81〇中，讀取該被 選取s己憶胞232的該記憶元件248的電阻狀態。例如，讀取由 電阻248所代表的相變化材料所伴隨的狀態，是藉由施加一控 制電壓，例如是一讀取致能信號，至邏輯電路935的一輸入945 ，以及施加一字元線位址信號至字元線解碼器11〇，以驅動該 < S ) 1357074 子廷、子兀線258 ’以及施加-位元線位址信號至位元 碼杰12G，以將該選取的位麟連接至該感應節點j。 施加至該被選取的字元線258的一電壓Vce是 905的臨界電壓Vttl之上。 于取电日曰體 5
10 施加至邏輯電路935的輸人945的控制信號，控制該 源925以供應-振幅為v讎的電壓脈衝至該位元線細“亥==的電舰衝已足减生m輯感應節^ 但疋亚不足以改變記憶元件248的電阻狀態。 該感應放大器93G連接至感應節點92〇將在該感 920上的電流與一參考的卩聊相比較，以及提供—必要二輸出 V0UT以對應至該相變化元件940的該資料狀態。 該參考電壓V^f可以被建立’使得一事先決定的位元 電流範圍對應至-低(程式化)電阻狀態，以及另—不同的位 線電流範圍對應至一高電阻狀態。 15 20 在讀取操作810中，假如在該感應節點92〇上的電流，是 對應至事先蚊電流範m的低電喊態，麟輸幻冑號v_ 將會在-高邏輯狀態。該ν〇υτ的高邏輯狀態將會導致該設置 操作800被該邏輯電路935終止在步驟82〇。 在讀取操作810中，假如在該感應節點92〇上的電流，是 對應至事先決定位元線電流範圍的高電阻狀態，則該輸出信號 Vout將會在一低邏輯狀態’以及該設置操作8〇〇將會繼續進 至步驟830。 在步驟830中，施加一高於該存取電晶體9〇5臨界電壓 的Vcc至該被選取的字元線258。一控制信號，例如是— 致能信號，施加至邏輯電路935的輸入945，使得該電壓源925 被δ又置到一電壓，使得施加至該位元線26〇的電壓是線性地增 加，以及足以感應電流流經位元線26〇和記憶元件248。剛開 25 始在位元線260上的輕並不足以使記憶元件2你產生一電阻 狀恕的改變二以及在該描述的範例中，施加至位元線的初 始電壓與_取操作810中的電壓v_相同。 如第5圖中所示，在一時間1〇〇〇的區間内該電麼源925 增加供應至位元線26〇上的賴，以及該感應放A||即時地偵 測到位元線260上的電流。供應至該位元線上的電壓、 地增加達一段時間丨_，直_感應放大器的輸出V續由」 低邏輯狀祕變至-高邏輯狀態，表示該記憶元件·的相變 化材料開始了相轉變。當該感應放A||的輸出由一低 輯狀態轉變至-高邏輯狀態，該位元線電壓有—振幅v·-。 由於以上所描述的_中記憶胞的差異，可以瞭解的 時間區間誦和振幅VsET，其代表偵測到—相變化的開始， 在陣列中每-記憶胞也會不同。通常陣列中記憶胞的¥财，將 會在範圍1G1G内，範圍麵陳㈣會依據記憶元件施 例來決定。 △迴授線94〇連接該感應放大器93〇的輪出ν〇υτ高邏輯狀 態至邏輯線路935的輸入。該邏輯線路935控制 以維持該位元線如的電壓VsET在一事先決定的\^ 1005，對每-記憶胞程式化至相同的狀態，該事先決定的時間 區間麵相同。可瞭解的是本發明並不僅限於第5圖所描述 的實施例，以及在時間區間1000後該電壓源925所供應的電 壓可以是電壓VGUT的函數，其可以是任何形狀的電壓^ 一序列脈衝。 在該事先決定的時間區間1〇05之後，位元線26〇上的電 流可以藉由降低該位元線上的電壓以及該字元線電壓來終止 ，因此5玄έ己fe胞232可以被設置至理想的電阻狀態。在—範例 中該時間區間1005是介於1奈秒至5〇奈秒。 -19 - < S ) 1357074
10 15
20 數目可雜的變細及第5财不議的脈衝 數目都可以被使用而且也_本發明的範圍之内。削例 =如第/财所示，可以有—事先決定的時間區間 Μ:::)丨於偵測相轉變的開始在時間區間1000的線點，以 及弟二電麗的開始在時間區間卿5的起點。 260 「第5财是另—個不啊脈圖式的範例，在位元線 Hit 以非線性的方式來增加，或是以線性和非^ :、方式來增加。在另一個實施例中，位元線26〇上的電 縣％間區間麵岐以步進遞增的方式增加，如第 所示。 ㈡丁 一二在第5圖令所描述的實施例，藉由將源極線2弘接地以 南記憶胞的賴，將字元線的賴轉在〜，以及辦加 J線26°上的電壓。在另一個實施例中，當字元線258上的〆電 [立日力口 ’ 5亥位元線260上的電壓是維持在一個定值。另—個垂 施例用以增加電流’包含改變該源極線254上的電塵。只 第5圖中複數個脈衝也可以施加在步驟86〇中，例如，在 第8圖中所描述的在時間區間應内施加一序列三個脈衝。 在時間區間1005内，複數個施加的脈衝中至少有一個脈衝是具有-脈衝形狀，其是在時間區間麵後所侧到的 场 電壓之一電壓的函數。 在時間區間1005内施加VSET，部分相變化元件248呈 現區域化的溫度，該溫度高狀以導致該相變化材料局部的溶 =。如果這個情形發生，經由該記憶元件248快速的終止該電 ，，由於該熔化區域的快速冷卻，可以導致該些熔化的區▲稃 定士—非晶，高電阻狀態。第9圖，類似第5圖，可以協助g ^，個問題，藉由在下降時間區間11〇〇快速的減少位元線的 電壓以快速的減少流經記憶元件248的電流，通常允許該記情 -20- 25 1357074
元件撕以-糾速率進行冷卻，使得 都可以轉變為結晶相。在—實施例中，： 於或等於1奈秒，例如在i奈秒和咖奈秒之間\ 0疋大 φ Θ 描述的實施例，該位元線柿細_ 中疋1近雜的方式下降’雜本發明並不舰於這個特徵 ’以及5亥位7L線可以以線性和非線性組合的方式下此 可以使用複數個脈衝。
10 15
可以瞭解的是，不同的實施例可以包含一或多個變化，如 同包含在圖6-9所討論的特徵。 ;可以瞭解的是’雖然在此描述的都是針對一單一被選取的 記憶胞被程式化和讀取’相㈤醜念可以應用簡時程式化許 多的記憶胞。例如，依據陣列的配置，在陣列中同一列的許^ 記憶胞，因此連接_相_字场，其中每—記憶胞連接至 一不同的位元線，可以被同時的程式化或讀取。 本發明的揭硌是藉由參照該些最佳實施例以及範例詳細 描述如上，可以瞭解的是該些範例僅是用來描述而非用來限制 本發明。可以瞭解的是，任何熟悉此項技術之人士針對本發明 的任何修改和組合均是落入本發明的精神及隨後請求項的 圍内。 、 20 任何以及所有的專利，專利申請書以及印刷的出版品以上 有提及的，在此一併提出以供參考。 【圖式簡單說明】 第1圖是實施本發明積體電路的一簡化區塊圖示。 第2圖是如第1圖所示的一代表性記憶陣列的部分線路圖 不。 第3圖是用以程式化一被選取的記憶胞的實施例，在一設 < S ) 21 1357074 置操作的流程圖。 第4圖是一第3圖實施設置操作架構的簡化圖示。 第5圖是依據本發明的一實施例，用以操作第4圖的架構 的一時脈圖。 5 第6-9圖分別描述依據本發明不同的實施例，用以操作第 4圖的架構的個別時脈圖。 【主要元件符號說明】 _ 100 :積體電路 ίο 105 :相變化記憶陣列 110 :字元線解碼器 115 :字元線 120 :位元線解碼器 125 :位元線 15 130 :感應放大器/資料輸入結構 135 :資料匯流排 140 .資料輸入線 > 145:資料輸出線 150 :控制器 20 155 :偏壓調整供應電壓 160 :位址 165 :其他電路 175 :回饋匯流排 230、232、234、236 :記憶胞 25 246、248、250、252 :相變化元件 254 :源極線 -22- 1357074 255 :源極線終端電路 256、258 :字元線 260、262 :位元線 280 :電流路徑 5 800 :設置操作流程圖 810 :讀取被選取記憶胞的電阻 820、870 :結束設置 830 :供應遞增的第一電壓於所有的記憶胞 > 840 :監測該些細胞的電流，偵測一相轉換的開始 ίο 850 :迴授路徑 860 :供應第二電壓於所有的記憶胞，其是所偵測到的第一電 壓位準之一函數 905 :存取電晶體 920 :感應節點 15 925 :電壓源 930 .感應放大!§' 935 :邏輯電路 > 940 :迴授線 945:第一輸入 20 1 000、1005 :時間區間 1010 :電壓振幅 (S ) -23 -

Claims (1)

  1. 、申請專利範圍： 中華民國發明專利申請案第097102914號 無劃線之申請專利範圍替換本 中華民國100年11月22曰送呈 L —種用於程式化一包含相變化材料的記憶胞之方法，其包含 力ϋ 一遞增的第一電壓在該記憶胞上，以及監測該記憶胞 中的電流以侧該相變化材料之—相轉變的開始；以及 PI = t偵^則到該相變化材料之該相轉變的開始，施加一第二電 10 15 20 =叫Ϊ 胞上’1亥第二電壓*以偵測到相變化材料該相轉變 的開始時之第—電壓的位準的函數。 人广，申利範’ 1項所述之方法，其中施加該第二電壓包 3%加-HU雙達—事触定的時駆間長度。 偵測帛2斯叙找，射棚是等於 貞_該相4材料該相轉變_始時，該第—電壓的位準。 職1酬狀雜，射施加該第二電壓包 到該相變倾倾姆㈣職咏測 5·如申請專利範圍第1JM所述之方法 :相變化材料該相轉變的開始後，施加一事 25 6步進朗第1撕敎找，其㈣第-電壓是以 -24- 概圍第1撕叙妓，射料—電壓是以線 8.如=請專利範圍第i項所述之方法，更包含： f定一資料值’其想要被程式化於該記憶二中； 言買取儲存於該記憶胞中的一目前資料值·以及 不同存的資料值 10 之方法’其中該讀取儲存於該記 憶胞的目别資料值，包含施加一讀取電壓脈衝於 ί偵己，在該記憶胞中的該電流對應至在 5亥σ己隐胞中目月’j所儲存的資料值。 15 二：申巧範圍第1項所述之方法’其中該記憶胞可以被程 式化成二或四娜隨驗，且更包含選 應至該想倾程式化_驗。 丨秘脈衝以對 20 圍第1項所述之方法，其中該記憶胞連接至— 源極線且包έ-存取電晶體其具有一開極連接至一字 字兀線選雜地將H錢脑_變化㈣。 Μ 1 第2-電如壓申項所述之方法’其中該施加-遞増的 化材ί加—電壓於該字樣上，並心x將該位接至該相變 施加固疋的電壓在該源極線上；以及 •25- 25 施加一遞增的電壓於該位元線。 如f請專利範圍第12項所述之方法，其中該施加— i於遠源極線包含施加—接地錢_源極線上。 R如申請專利範圍第I2項所述之方法，更包含： ，定一資料值，以程式化在該記憶胞中； 讀取在該記憶胞中目前儲存的資料；以及 10 施加該遞增㈣—電驗該記㈣上，當目 值不同於想要儲存的資料值時。 仔的貝枓 專利範圍第14項所述之方法，其中該讀取在該記憶 胞中儲存的一目前資料值包含： 15 並足以將該位元線輕接至該相 並足以產生*電流流經該記憶 施加一電壓於該字元線上 變化材料； 施加一電壓在該源極線上 施加一電壓在該位元線上 胞中；以及 20 偵測在該記憶胞巾的魏流，在該記憶胞巾的該電流對應至 在該記憶胞中的該目前資料值。 16. —記憶體裝置，其包含： 一把憶胞耦接至一位元線以及一字元線且包含相變化材料 一電路，以選擇性地耦接該位元線至一感應節點； 一電壓源’耦接至該感應節點； 一感應放大器，包含一輸入耦接至該感應節點，該感應玫 -26- 1357074 j器被用來感應在該感應節點上的—電流，以彻彳該相變化材料 ，轉變_始，以及產生—輸出信號以表示該相轉變的開始； Μ及 第一“ Β電路耦接至5亥電壓源以控制該電壓源，以供應一遞增的 二電麗至該感應節點’以及回應代賴相變化材料該相轉變的 輸出錢，以㈣該電壓_供應H駐該感應節 ，，"=弟二賴是_舰機化材龍相機的開始時之該第 一龟壓位準的函數。 mmf®帛16項㈣之紅，針_應放大器包 到一參考電壓’該感應放大器被用來相對於兮 相轉變的開始。的—電流，以偵測該相變化材料一 15 18. 如申請專利範圍帛16項所述之襄 施加一固定輕達—事先歧的日鋼關長度t賴包含 20 !9.如申請專利範圍第18項所述之裝置，盆中雙 於侧到該相變化材料該相轉變的開始後該第—電壓的位^專 20. 如申請專利範圍第16項所述之裝置， 包含複數個電壓_，複數 ，、I知—魏包含 該相變化材料該相轉變的有一個具有偵測到 J開知日守之。哀弟一電堡位準的函數。 21. 如申請專利範圍第16項所述之裝置， 測到，變化材料該相轉變的開始後，施力 間長度。 爭先，夬疋的日守間區 -27- 25 1357074 22.如申請專利範圍第16項所述之装置，其中該第一電壓是以 一步進的方式遞增。 23.如申請專利範圍第16項所述之裴置，其中該第一電壓是以 線性的方式遞增。 24.如申請專利範圍第16項所述之裝置，其中：
    ^遠電路耦接至該電壓源以回應—讀取致能信號，以控制該 電壓源以供應-讀取電壓脈衝至該感應節點；以及 該㈣放大H被絲感應在域應節點 遠項取電壓脈衝在偵職記憶胞中 的^由於 信號以表示在記憶财的該#料值！1叫值’以及產生一輸出 15 25.如申請專利範圍帛1δ項所述之裝置 -存取電晶體其具有一軸接至該字元線， 將該記憶胞雛至接地端。 U 3
    -28-
TW097102914A 2007-01-31 2008-01-25 Memory device and method for programming the same TWI357074B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88754307P 2007-01-31 2007-01-31
US11/873,344 US7535756B2 (en) 2007-01-31 2007-10-16 Method to tighten set distribution for PCRAM

Publications (2)

Publication Number Publication Date
TW200832402A TW200832402A (en) 2008-08-01
TWI357074B true TWI357074B (en) 2012-01-21

Family

ID=39667776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097102914A TWI357074B (en) 2007-01-31 2008-01-25 Memory device and method for programming the same

Country Status (3)

Country Link
US (1) US7535756B2 (zh)
CN (1) CN101236779B (zh)
TW (1) TWI357074B (zh)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7741636B2 (en) * 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
KR100868101B1 (ko) * 2007-01-08 2008-11-11 삼성전자주식회사 반도체 메모리 장치
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
TWI402980B (zh) 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7679951B2 (en) * 2007-12-21 2010-03-16 Palo Alto Research Center Incorporated Charge mapping memory array formed of materials with mutable electrical characteristics
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7920407B2 (en) * 2008-10-06 2011-04-05 Sandisk 3D, Llc Set and reset detection circuits for reversible resistance switching memory material
WO2010041325A1 (ja) * 2008-10-09 2010-04-15 株式会社 東芝 クロスポイント型抵抗変化メモリ
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US7885101B2 (en) * 2008-12-29 2011-02-08 Numonyx B.V. Method for low-stress multilevel reading of phase change memory cells and multilevel phase change memory
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8301977B2 (en) * 2008-12-30 2012-10-30 Stmicroelectronics S.R.L. Accelerating phase change memory writes
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) * 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8861259B2 (en) 2010-10-29 2014-10-14 Rambus Inc. Resistance change memory cell circuits and methods
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US9177639B1 (en) * 2010-12-09 2015-11-03 Adesto Technologies Corporation Memory devices, circuits and methods having data values based on dynamic change in material property
WO2012120401A1 (en) * 2011-03-10 2012-09-13 International Business Machines Corporation Cell-state determination in phase-change memory
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
US8681540B2 (en) * 2011-08-29 2014-03-25 Intel Corporation Tile-level snapback detection through coupling capacitor in a cross point array
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
GB2502553A (en) * 2012-05-30 2013-12-04 Ibm Read measurements of resistive memory cells
CN104966717B (zh) 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
CN106463166A (zh) 2014-04-30 2017-02-22 慧与发展有限责任合伙企业 调节忆阻器切换脉冲
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9343149B2 (en) * 2014-07-10 2016-05-17 Micron Technology, Inc. Enhancing nucleation in phase-change memory cells
US9159412B1 (en) 2014-07-15 2015-10-13 Macronix International Co., Ltd. Staggered write and verify for phase change memory
WO2016122406A1 (en) * 2015-01-26 2016-08-04 Agency for Science,Technology and Research Memory cell selector and method of operating memory cell
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
KR102571185B1 (ko) * 2016-08-25 2023-08-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10373682B2 (en) * 2017-12-27 2019-08-06 Sandisk Technologies Llc Write set operation for memory device with bit line capacitor drive
JP2020155192A (ja) * 2019-03-22 2020-09-24 キオクシア株式会社 メモリデバイス

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
US5515488A (en) 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6940744B2 (en) * 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US7099180B1 (en) * 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
CN100583483C (zh) * 2005-12-19 2010-01-20 旺宏电子股份有限公司 相变化存储单元及其制造方法
US7656704B2 (en) * 2006-07-20 2010-02-02 Winbond Electronics Corp. Multi-level operation in nitride storage memory cell

Also Published As

Publication number Publication date
TW200832402A (en) 2008-08-01
CN101236779B (zh) 2012-05-30
US20080180990A1 (en) 2008-07-31
CN101236779A (zh) 2008-08-06
US7535756B2 (en) 2009-05-19

Similar Documents

Publication Publication Date Title
TWI357074B (en) Memory device and method for programming the same
CN101231884B (zh) 用于多阶相变化存储器的电流顺从感测架构
TWI315066B (en) Non-volatile memory element and method of manufacturing the same
US7920415B2 (en) Memory cell device and programming methods
TW201101315A (en) Methods and apparatus for reducing defect bits in phase change memory
US7869270B2 (en) Set algorithm for phase change memory cell
TWI297193B (en) Resistive memory element
US7719913B2 (en) Sensing circuit for PCRAM applications
CN102082227B (zh) 相变化材料降低重新结晶时间的方法
US8077505B2 (en) Bipolar switching of phase change device
US8605495B2 (en) Isolation device free memory
US8084842B2 (en) Thermally stabilized electrode structure
US20100110778A1 (en) Phase change memory program method without over-reset
TWI476770B (zh) 具有預讀操作電阻漂移回復的多階單元相變記憶體裝置，使用該裝置的記憶體系統，和讀取記憶體裝置的方法
TW201027533A (en) Method for setting pcram devices
US7483292B2 (en) Memory cell with separate read and program paths
TW200828316A (en) Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US11917930B2 (en) Resistance change device and storage device
JP2007134032A (ja) 相変化メモリ装置及びそれの読み出し方法
Chen et al. 180nm Sn-doped Ge/sub 2/Sb/sub 2/Te/sub 5/chalcogenide phase-change memory device for low power, high speed embedded memory for SoC applications
JP2005059258A (ja) 相変化型情報記録媒体
Braga et al. Impact of Technology Scaling on Phase-Change Memory Performance