TWI355085B - Thin film transistor and fabricating method thereo - Google Patents

Thin film transistor and fabricating method thereo Download PDF

Info

Publication number
TWI355085B
TWI355085B TW097109139A TW97109139A TWI355085B TW I355085 B TWI355085 B TW I355085B TW 097109139 A TW097109139 A TW 097109139A TW 97109139 A TW97109139 A TW 97109139A TW I355085 B TWI355085 B TW I355085B
Authority
TW
Taiwan
Prior art keywords
layer
region
film transistor
thin film
gate insulating
Prior art date
Application number
TW097109139A
Other languages
English (en)
Other versions
TW200939480A (en
Inventor
Chia Wen Chang
Jiun Jia Huang
Tzu Heng Chang
Tan Fu Lei
Szu Fen Chen
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW097109139A priority Critical patent/TWI355085B/zh
Priority to US12/198,081 priority patent/US20090230400A1/en
Publication of TW200939480A publication Critical patent/TW200939480A/zh
Application granted granted Critical
Publication of TWI355085B publication Critical patent/TWI355085B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Description

1355085 0710199IT W 26593twf.doc/p 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種薄膜電晶體及其製造方法，且特 別是有關於一種複晶梦的薄膜電晶體及其製造方法。 【先前技術】 在習知之低溫複晶碎薄膜電晶體中，其通道中的晶粒 邊界（grain boundary)缺陷是元件特性劣化的主要因素。 由於將通道尺寸縮小至奈米級’可有效改善通道中的晶粒 邊界缺陷之問題。因此’如何製作奈米級通道（nan〇wire channel，NW channel)便成為了主要的研究方向。 習知奈米級通道之製作方法主要是利用電子束微影 (electron beam lithography)技術來圖案化複晶矽材料， 以形成奈米級寬度的通道。然而，電子束微影技術之成本 相當高，且無法有效提升產能。因此，以蚀刻方式來製作 奈米級通道之技術逐漸被採用。一般而言，以蝕刻方式來 製作奈米級通道通常會搭配自我對準形成邊襯 (self-aligned sidewall spacer )的方式來進行。 圖1A〜1D是習知奈米級通道之製作流程剖面示意 圖。請先參考圖1A ’首先提供一基板no，並於基板uo 上形成一熱氡化層112。之後請參考圖1B，於熱氧化層112 上形成一閘極114。接者請參考圖ic，依序形成一閘極絕 緣層115以及一複晶矽材料層116，以覆蓋閘極114與部 分之熱氧化層112。然後請參考圖id，藉由非等向性钮刻 的方式移除部分之複晶矽材料層U6 (如1C所示），以於 6 1355085 0710199ITW 26593twf.doc/p 閘極U4兩旁形成奈米級通道118。值得注意是，由於太 米級通道m之高度主要取決於間極114之高度，而問極 114之尺寸有-定的限制，並無法任意的縮小。因此奈米 級通道118的尺寸會直接受限於開極U4之尺寸。此外， 由於奈米級通道118僅有-财與閘極114相對，因此閑 極114對於奈米級通道118的控制能力也無法有效提升。 【發明内容】 有鑑於此，本發明提供一種薄膜電晶體，具有良好的 元件特性。 本發明提供一種薄膜電晶體的製造方法，其可有效地 製作出所需尺寸之奈米級通道。 為達上述或是其他目的，本發明提出一種薄膜電晶體 的製作方法，其包括下列步驟：首先，提供一基板。接著， 於基板上形成一犧牲層。然後，於基板上形成—複晶矽圖 ^層’以圍繞犧牲層。之後，形成一閘極絕緣層，至少覆 蓋複晶㈣案層。此外，於複晶㈣案層上方的閘極絕緣 層上形成一閘極圖案。於此複晶矽圖案層中形成一源極 區、一汲極區與一主動區，且主動區位於源極區與汲極區 之間。另外，形成一保護層，以覆蓋部分閘極絕緣層與閘 極圖案。之後，於保護層上形成一源極導電層與一汲極導 電層。源極導電層、汲極導電層會分別與複晶矽圖案層之 源極區、該汲極區電性連接。 在本發明之一實施例中，上述在形成犧牲層之前，更 包括於基板上形成一緩衝層。 7 1355085 0710I99ITW 26593twf.doc/p 、在本發明之一實施例中，上述在形成閘極絕緣層之 前，更包括移除犧牲層。 在本發明之一實施例中，上述形成複晶矽圖案層之步 驟包括.首S，於基板上形成—非晶㈣案層。接著，對 非曰B石夕圖案層進仃—再結晶處理，以形成—複晶㈣案層。 在本心明之一貫施例中，上述之再結晶處理包括固相 再結晶技術。 在本發明之—實施例中，上述之再結晶處理包括金屬 誘發側向結晶技術。 ，本發明之-實施例中，上述之再結 再結晶技術。 f —實施财，上述之鍊層具有暴露出閘 I木、第-接觸窗開口’而保護層與閘極絕緣層中具 :if暴路出源極區與没極區的—第二接觸窗開口與一第 開π。源極導電層藉由第二接觸窗開口而與源極 ^ 接，而及極導電層藉由第三接觸窗開口而與沒極 b電性連接。 月提出—種薄膜電晶體，其包括—基板、一複晶 •案曰、一閘極絕緣層、一閘極圖案、一一 極導電層與一汲極導 盾暴 L 等屯層八肀複晶矽圖案層配置於基 =。此複㈣圖案層具有—源極區、—及極區與一主動 區位於源極區與祕區之間，且複晶補案層之 有「開口。此外’閘極絕緣層至少覆蓋複晶矽 圖案層。射卜，閘_案配置於難絕緣層上且對應複晶 8 1355085 0710199ITW 26593twf.doc/p 層之絲區。本發明之保護層覆蓋部分閘極絕緣芦 :閘極圖案。上述源極導電層與錄導電層配置於二 層上，且分顺複㈣圖案層之祕區、祕區連接又 在本發明之-實施例中，上述之薄膜電晶體更包括— ^層’配置於複晶韻案層之開口中，且閘極絕緣 盖犧牲層。.设 ，本發明之一實施例中，上述之薄膜電晶體更包括一 緩衝層，配置於基板與複晶矽圖案層之間。 ^本發明之—實施例中，上述之保護層具有暴露出間 圖木的1-接觸窗開口 ’而保護層與間極絕緣層中呈 有分別暴露出源極區與汲極區的―第二接觸窗開讀_^ 2觸窗開π。源極導電層藉由第二接觸窗開σ而與源極 =性連接，而汲極導電層藉由第三接觸 區電性連接。 但 本發明薄膜t晶體的製作綠是則犧牲層來決定 =圖案層之高度。因此，本發明薄膜電晶體的製作方 圖^由控制犧牲層的高度，而製作出所需尺寸之複晶石夕 _案層。此外，本發明薄膜電晶體亦具有良好的元件特性。 為讓本發明之上述特徵和優點能更明㈣懂，下 牛叙佳實施例，並配合所附圖式，作詳細說明 【實施方式】 圖2Α〜2Η是本發明第—實施例薄膜電晶體的製作方 '之流程上視圖，❿圖3Α〜3HS本發明第一實施例薄膜 9 1355085 07101991TW 26593twf.d〇c/p = 示意圖。請先參考… 緩t 2才料可包括氧切、氮化碎或氮氧化石夕。 接著請參考_ 2B與圖3B，於基板21〇上形成一犧牲 a 220。詳細地說，此犧牲層22()的 =也沈積-材料層(未綠示)於緩衝層2心二
層可採縣切、氮切、絲切或金屬㈣。接著， =由-道光單製程來難化此材料層，以形成所需之犧 牲詹22G。“ ’所屬技術領域中具有通常知識者可視實 際需要而改變犧牲層22〇的高度與圖案，在此僅用以舉例 說明並無意侷限。 然後請參考® 2C與圖30於基板训上之缓衝層212 形成一複晶矽圖案層230，以圍繞犧牲層22〇。此複晶矽圖 案層230具有-源極區23〇s、-；；及極區230d與-主動區 230a，且主動區230a位於源極區23〇s與汲極區23〇d之 間。在一實施例中，形成複晶矽圖案層23〇之方法包括： 首先’於缓衝層212上例如是以化學氣相沈積法（CVD) 全面性地沈積一非晶矽材料層（Am〇rph〇us smc〇n)，以 復蓋犧牲層220。之後再圖案化此非晶石夕材料層’以形成 一非晶矽圖案層。上述圖案化之方式可選用乾蝕刻。其例 如是以氧或碳-氟（C -F b as e d )氣體為反應氣體源並對反應 氣體源施以一偏壓，以形成電漿（piasma)來對此非晶矽 材料層進行非等向性地蝕刻，以形成所需形狀之非晶矽圖 1355085 0710I99ITW 26593twf.doc/p 案層。接著，對此非晶矽圖案層進行一再結晶處理，以形 成一複晶矽圖案層230。本發明之再結晶處理可採用固相 再結晶技術（Solid phase crystallization)、金屬誘發側向 結晶技術（Metal-induced lateral crystallization )或雷射再 結晶技術（Laser crystallization)，在此並無意侷限。 特別的是’形成於犧牲層220兩旁的複晶矽圖案層23〇 之尺寸主要取決於犧牲層220的高度。換言之，位於犧牲 層220兩旁的複晶矽圖案層230之尺寸可視需要而自由調 整。如圖1D所示，由於習知閘極114之尺寸必須有一定 的限制，因此習知之奈米級通道118的尺寸會直接受限= 閘極114之尺寸。相較之下，本發明薄膜電晶體的製作方 法可有效改善習知之奈米級通道118無法進一步縮小的問 題，以有效避免晶粒邊界產生缺陷。 之後請參考圖2D與圖3D，在一實施例中，在形成後 續膜層之前可選擇性地移除犧牲層22〇，以於複晶矽圖案 層230中形成一開口 s。當然，犧牲層22〇也可以保了 這將在第二實施例中詳述。 ，後請參考圖2E與圖3E，形成一閘極絕緣層24〇， 以覆蓋複晶矽圖案層230。此閘極絕緣層240之材料可撰 用以氛化碎（SiN)或是以四乙氧基魏（TE〇s)庙 氣體源而形成之氧化石夕（Si〇)。 w 接著請參考圖2F與圖3F，於複晶矽圖案層23〇 的問極絕緣層24〇上形成一閘極圖案跡此閘極 方 例如是以物理氣相沈積法（pvD)沈積金屬材料於問極絕 1355085 0710199ITW 26593twf.doc/p 緣層240上。然後藉由一道光罩製程對此金屬材料進行圖 案化，以形成所需之閘極圖案25〇。上述之金屬材料可選 用鋁、金、銅、鉬、鉻、鈦、鋁合金、鋁鎂合金或鉬合金 等低阻值材料。然後，對複晶矽圖案層230進行一離子摻 雜，以於複晶矽圖案層230之相對兩端形成源極區230s 與汲極區230d，而源極區230s與汲極區230d之間的區域 則是主動區230a。 • 之後請參考圖2G與圖3G，形成一保護層260，以覆 蓋部分閘極絕緣層24〇與閘極圖案25(^此保護層26〇具 有暴露出閘極圖案250的一第一接觸窗開口 C1。此外，保 護層260與閘極絕緣層24〇中具有分別暴露出源極區23〇s 與汲極區230d的一第二接觸窗開口 C2與一第三接觸窗開 口 C3 〇 此外請參考圖2H與圖3H，於保護層260上形成一源 極導電層272與一汲極導電層274。源極導電層272、汲極 . 導電層274會分別透過第二接觸窗開口 C2與第三接觸窗 開口 C3，而與源極區230s、汲極區230d電性連接。上述 至此，本發明之薄膜電晶體2〇〇已大致製作完成。 由於本發明薄膜電晶體200之複晶矽圖案層230是採 用乾蝕刻來進行圖案化，因此可有效提升產能並降低製造 成本。由圖3H可知，主動區230a之複晶矽圖案層230除 了底面以外皆會與閘極圖案25〇對應，因此本發明薄膜電 晶體200能有較佳的通道控制能力。 簋二實施例 12 1355085 07101991TW 26593twf.doc/p ^二實施例與第—實施例類似，兩者主要不同之處在 於:本實施例並未將犧牲層移除。第二實施例中薄膜電晶體 之初始製作流程與圖2A〜圖2C以及圖3A〜圖3C所示之 步驟相同，於此不再多加贅述。 ^ 接著請參考圖4Α與圖5Α,形成1極層24Q， 以覆盍複晶砂圖案層23〇與犧牲層22〇。此閘極絕緣層謂
用:氮化石夕⑽）或是以四乙氧桃 (TEOS)為反應軋體源而形成之氧化矽（幻〇)。 接著請參考圖4B與圖沾，於複晶石夕圖案層BO上方 的閘極絕緣層240上形成一閘極圖案25()。此閘極圖案25〇 例如是以物理氣相沈積法（PVD)沈積 ^料於閘極絕緣層240上。然後藉由—道光罩製 250。上述之金屬材料可選用銘、金、銅、翻、絡、欽、鋁 j广縣金細合铸恤储料。祕，對複晶石夕 ^層230進行—離子摻雜，以於複晶硬圖案層23〇之相 對兩端形成源極區23Gs與没極區2观，而源極區纖斑 汲極區230d之間的區域則是主動區23〇&。 —之後請參考圖4C與圖5C，形成一保護層26〇，以覆 孤口卩刀閘極絕緣層240與閘極圖案250。此保護層26〇具 ，暴露出閘極圖案2 5 〇的—第—接觸窗開〇 c卜此外，保 ，層260與閘極絕缘層2辦具有分別暴露出源極區馳 ,、及極區230d的一第二接觸窗開σ C2與一第三接觸窗開 1355085 0710199ITW 26593twf.d〇c/p 然後請參考圖4D與圖5D，於保護層26〇上形成一源 極導電層272與一汲極導電層274。源極導電層272、汲極 導電層274會分別透過第二接觸窗開口 c2與^第三接觸窗 開口 C3，而與源極區230s、汲極區230d電性連接。上述 至此，本實施例之薄膜電晶體3〇〇已大致製作完成。’ 综上所述，本發明薄膜電晶體的製作方法是利用犧牲 層來決定複晶矽圖案層之高度。因此，本發明薄膜電晶體 的製作f法可視需要而製作出所需尺寸之複晶矽圖案=。 本發明薄膜電晶體的製作方法是利用乾蝕刻來製作出複晶 矽圖案層，因而能有效提升產能並降低製造成本。此外，0 本發明薄膜電晶體亦具有良好的元件特性。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明’任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍内，當可作些許之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 【圖式簡單說明】 圖1A〜1D是習知奈米級通道之製作流程剖面示音 圖。 圖2A〜2H是本發明第一實施例薄膜電晶體的製作方 法之流程上視圖。 圖3A〜3H是本發明第一實施例薄膜電晶體的製作方 法之流程剖面示意圖。 圖4A〜4D是本發明第二實施例薄膜電晶體的製作方 1355085 0710199ITW 26593twf.doc/p 法之流程上視圖。 圖5A〜5D是本發明第二實施例薄膜電晶體的製作方 法之流程剖面示意圖。 【主要元件符號說明】 110、210 :基板 112 :熱氧化層 114 :閘極 115 :閘極絕緣層 116 '·複晶$夕材料層 118 :奈米級通道 200、300 :薄膜電晶體 212 :緩衝層 220 :犧牲層 228 :非晶矽圖案層 230 :複晶矽圖案層 230a :主動區 230s :源極區 230d :汲極區 240 :閘極絕緣層 250 :閘極圖案 260 :保護層 272 :源極導電層 274 :汲極導電層 A-A’、B-B’、C-C’ ：剖面線 15 1355085 0710199ITW 26593twf.doc/p
Cl :第一接觸窗開口 C2 :第二接觸窗開口 C3 :第三接觸窗開口 S :開口
16

Claims (1)

1355085 ιη〇. 9.1¾_ 100-9-13 年月曰修正替換頁 十、申請專利範圍： 1. 一種薄膜電晶體的製作方法，包括： 提供一基板； 於該基板上形成一犧牲層； 於該基板上形成一複晶矽圖案層，以圍繞該犧牲層且 包覆該犧牲層的外圍，其中該複晶矽圖案層的高度是由該 犧牲層所決定； 形成一閘極絕緣層，至少覆蓋該複晶矽圖案層； 於該複晶矽圖案層上方之該閘極絕緣層上形成一閘 極圖案； 於該複晶石夕圖案層形成一源極區、一汲極區與一主動 區’且該主動區位於該源極區與該汲_極區之間， 形成一保護層，以覆蓋部分該閘極絕緣層與該閘極圖 案；以及 於該保護層上形成一源極導電層與一沒極導電層，該 源極導電層、該汲極導電層會分別與該複晶矽圖案層之該 源極區、該 >及極區電性連接。 2. 如申請專利範圍第1項所述之薄膜電晶體的製作方 法，其中在形成該犧牲層之前，更包括於該基板上形成一 緩衝層。 3. 如申請專利範圍第1項所述之薄膜電晶體的製作方 法，其中在形成該閘極絕緣層之前，更包括移除該犧牲層。 4. 如申請專利範圍第1項所述之薄膜電晶體的製作 方法，其中形成該複晶矽圖案層之步驟包括： 17 1355085 l〇tr9»- 年月日修正替換頁 100-9-13 於該基板上形成一非晶矽圖案層； 對該非晶石夕圖案層進行一再結晶處理，以形成一複晶 >5夕圖案層。 5. 如申請專利範圍第4項所述之薄膜電晶體的製作方 法，其中該再結晶處理包括固相再結晶技術（solid phase crystallization)。 6. 如申請專利範圍第4項所述之薄膜電晶體的製作方 法，其中該再結晶處理包括金屬誘發側向結晶技術 (metal-induced lateral crystallization )。 7. 如申請專利範圍第4項所述之薄膜電晶體的製作方 法，其中該再結晶處理包括雷射再結晶技術（laser crystallization)。 8. 如申請專利範圍第1項所述之薄膜電晶體的製作方 法，其中該保護層具有暴露出該閘極圖案的一第一接觸窗 開口，該保護層與該閘極絕緣層中具有分別暴露出該源極 區與該汲極區的一第二接觸窗開口與一第三接觸窗開口， 該源極導電層藉由該第二接觸窗開口而與該源極區電性連 接，而該汲極導電層藉由該第三接觸窗開口而與該汲極區 電性連接。 9. 一種薄膜電晶體，包括： 一基板； 一複晶矽圖案層，配置於該基板上，且該複晶矽圖案 層具有一源極區、一汲極區與一主動區，其中該主動區位 於該源極區與該》及極區之間’且該複晶秒圖案層之該主動 18 1355085 10(L 9,-1-3- 100-9-13 年月日修正替換頁 區中具有一開口； 一閘極絕緣層，至少覆蓋該複晶矽圖案層； 一閘極圖案，配置於該閘極絕緣層上且對應該複晶矽 圖案層之該主動區； 一保護層，覆蓋部分該閘極絕緣層與該閘極圖案； 一源極導電層與一汲極導電層，配置於該保護層上， 且分別與該複晶矽圖案層之該源極區、該汲極區電性連 接；以及 一犧牲層，配置於該複晶矽圖案層之該開口中，且該 閘極絕緣層覆蓋該犧牲層，其中該複晶矽圖案層包覆該犧 牲層的外圍，且該複晶矽圖案層的高度是由該犧牲層所決 定。 10. 如申請專利範圍第9項所述之薄膜電晶體，更包括 一緩衝層，配置於該基板與該複晶矽圖案層之間。 11. 如申請專利範圍第9項所述之薄膜電晶體，其中該 保護層具有暴露出該閘極圖案的一第一接觸窗開口，該保 護層與該閘極絕緣層中具有分別暴露出該源極區與該汲極 區的一第二接觸窗開口與一第三接觸窗開口，該源極導電 層藉由該第二接觸窗開口而與該源極區電性連接，而該汲 極導電層藉由該第三接觸窗開口而與該汲極區電性連接。 19
TW097109139A 2008-03-14 2008-03-14 Thin film transistor and fabricating method thereo TWI355085B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097109139A TWI355085B (en) 2008-03-14 2008-03-14 Thin film transistor and fabricating method thereo
US12/198,081 US20090230400A1 (en) 2008-03-14 2008-08-25 Thin film transistor and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097109139A TWI355085B (en) 2008-03-14 2008-03-14 Thin film transistor and fabricating method thereo

Publications (2)

Publication Number Publication Date
TW200939480A TW200939480A (en) 2009-09-16
TWI355085B true TWI355085B (en) 2011-12-21

Family

ID=41062043

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097109139A TWI355085B (en) 2008-03-14 2008-03-14 Thin film transistor and fabricating method thereo

Country Status (2)

Country Link
US (1) US20090230400A1 (zh)
TW (1) TWI355085B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664729B2 (en) * 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
WO2023221110A1 (zh) * 2022-05-20 2023-11-23 京东方科技集团股份有限公司 纳米线、薄膜晶体管制备方法、薄膜晶体管及半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69030822T2 (de) * 1989-02-14 1997-11-27 Seiko Epson Corp Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US6197623B1 (en) * 1998-10-16 2001-03-06 Seungki Joo Method for crystallizing amorphous silicon thin-film for use in thin-film transistors and thermal annealing apparatus therefor
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
TW559896B (en) * 2002-12-17 2003-11-01 Ind Tech Res Inst Method of forming TFT and forming TFT on color filter
US7115449B2 (en) * 2003-06-24 2006-10-03 National Chiao Tung University Method for fabrication of polycrystalline silicon thin film transistors

Also Published As

Publication number Publication date
US20090230400A1 (en) 2009-09-17
TW200939480A (en) 2009-09-16

Similar Documents

Publication Publication Date Title
TWI254355B (en) Strained transistor with hybrid-strain inducing layer
TWI300271B (en) Semiconductor device and method for forming the same
JP5057649B2 (ja) ダブルおよびトリプルゲートｍｏｓｆｅｔデバイス、およびこれらのｍｏｓｆｅｔデバイスを製造する方法
JP4795932B2 (ja) トライゲート（ｔｒｉ−ｇａｔｅ）およびゲートアラウンドＭＯＳＦＥＴデバイス、およびこれらのＭＯＳＦＥＴデバイスを製造する方法
TWI321336B (en) Semiconductor device having u-shaped gate structure
TWI342044B (en) Process for forming dual metal gate structures
TWI376803B (en) Metal-oxide semiconductor field -effect transistor and method for forming the same
US20130005114A1 (en) Methods for forming isolated fin structures on bulk semiconductor material
TWI302355B (en) Method of fabricating a recess channel array transistor
TWI277211B (en) Semiconductor device
TW201203382A (en) A p-FET with a strained nanowire channel and embedded SiGe source and drain stressors
TWI343120B (en) Semiconductor device having a compressed device isolation structure
TWI382495B (zh) 半導體裝置及其製造方法
JP2008135748A (ja) ナノチューブを利用した電界効果トランジスタ及びその製造方法
JP2007510308A (ja) 二重ゲートトランジスタ半導体製造プロセス用の限定スペーサ
JP2009065020A (ja) 半導体装置及びその製造方法
TWI258172B (en) Transistor device with strained Ge layer by selectively grown and fabricating method thereof
TW579548B (en) Semiconductor device having gate with negative slope and method for manufacturing the same
US20090045466A1 (en) Semiconductor device
TWI227362B (en) Liquid crystal display manufacturing process and polysilicon layer forming process
TWI396229B (zh) 用可棄式間隔物之提高的源極與汲極製程
CN109216457A (zh) 半导体元件
TWI355085B (en) Thin film transistor and fabricating method thereo
JP4533155B2 (ja) 半導体装置及びその製造方法
JP4755245B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees