TWI352332B - Display driving integrated circuit and method for - Google Patents

Display driving integrated circuit and method for Download PDF

Info

Publication number
TWI352332B
TWI352332B TW095146098A TW95146098A TWI352332B TW I352332 B TWI352332 B TW I352332B TW 095146098 A TW095146098 A TW 095146098A TW 95146098 A TW95146098 A TW 95146098A TW I352332 B TWI352332 B TW I352332B
Authority
TW
Taiwan
Prior art keywords
gray scale
gray
reference voltage
display
voltage
Prior art date
Application number
TW095146098A
Other languages
English (en)
Other versions
TW200731215A (en
Inventor
Noriyuki Kajihara
Hiroaki Fujino
Tomoaki Nakao
Yukihisa Orisaka
Eisaku Miyazaki
Michihiro Nakahara
Yasuhiro Nishida
Masahiko Monomohshi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200731215A publication Critical patent/TW200731215A/zh
Application granted granted Critical
Publication of TWI352332B publication Critical patent/TWI352332B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Analogue/Digital Conversion (AREA)

Description

1352332 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種顯示驅動用積體電路及顯示驅動用積 肋電路之配線配置決定方法，該顯示驅動用積體電路具 備.灰階顯不基準電壓產生電路，其產生灰階位K以下為 灰階位準）之灰階顯示基準電麼；DA(Digital/AnalQg，數位/ 類比）轉換電路，其根據該灰階顯示基準電壓而對顯示資料 進行類比轉換；以及基準電壓配線，其將該灰階顯示基準 電壓供給至DA轉換電路。
【先前技摘J 先前以來’眾所周知的是於主動矩陣式之液晶顯示裝置 中，藉由由電阻分割所獲得之中間電壓而驅動液晶元件之 灰P皆顯示基準電壓產生電路（例如參照專利文獻1(專利第 3472473號說明書（平成u年1〇月8日（1999 1〇 8)公開。 上述灰階顯示基準電壓產生電路中，使電阻分割用之電 阻具有稱為γ校正之電阻率，根據該電阻率之比率來對液晶 元件之光學特性進行校正，從而實現更自然之灰階顯示。 以下，對具有上述灰階顯示基準電壓產生電路之液晶顯 不裝置之構成、該液晶顯示裝置之TFT(Thin川⑺ hansistor’薄膜電晶體）方式之液晶面板之構成、該液晶顯 不裝置之液晶驅動波形、及其源極驅動器之構成加以說明。 圖11係表示先前技術之液晶顯示裝置901之要部構成的 方塊圖。圖12係表不設置於液晶顯示裝置9〇1中之液晶面板 9〇2之要部構成的電路圊。液晶顯示裝置9〇1係作為先前主 116868-1000712.doc 1352332 動矩陣式之代表例之TFT(薄膜電晶體）方式的液晶顯示裝 置。該液晶顯示裝置901具有液晶顯示部934以及驅動該液 晶顯示部934之液晶驅動電路（液晶驅動部）935。液晶顯示部 934含有TFT方式之液晶面板902。而且，於液晶面板902内 設置有液晶顯示元件912(圖12)、以及下文詳細敍述之相對 電極（共同電極）903。 另一方面，於液晶驅動電路935中，搭載有包含1C (Integrated Circuit’積體電路）之源極驅動部904及閘極驅動 部906、控制器908、以及液晶驅動電源909。而且，控制器 908將顯示資料D及控制訊號S1供給至源極驅動部904訊 號’另一方面將控制訊號S2供給至閘極驅動部906訊號。 於液晶面板902上配置有複數根閘極訊號線91 〇、以及複 數根源極訊號線911 ’其中將上述複數根閘極訊號線91 〇設 置為隔開特定之間隔而彼此平行’將上述複數根源極訊號 線911設置為隔開特定之間隔而於與閘極訊號線91〇正交之 方向上彼此平行。於閘極訊號線91〇與源極訊號線911之各 父叉點’分別設置有液晶顯示元件912。各液晶顯示元件912 具有像素電極913、像素電容914以及TFT 915。將像素電容 914之一端結合於像素電極913，且將像素電極之另一端結 合於相對電極903。TFT 915對如下者進行開關控制，即向 像素電極913施加電壓。將TFT 915之源極結合於源極訊號 線911，且將其閘極結合於閘極訊號線9丨〇，將其汲極結合 於像素電極91 3。 於上述構成之液晶顯示裝置901中，經由控制器908，將 116868-1000712.doc 1352332 自外部輸入之顯示資料作為數位訊號即顯示資料D輸入至 源極驅動部904 »如此，源極驅動部9〇4對所輸入之顯示資 料D進行時間分割並將該經過時間分割之顯示資料D閂鎖 於複數個源極驅動器905中，其後，進行d/A(數位/類比）轉 換。而且，將藉由對時間分割了之顯示資料D進行D/A轉換 而獲得之灰階顯示用的類比電壓（以下稱為「灰階顯示電 壓j )，經由源極訊號線911輸出至液晶面板902内相應之液 晶顯示元件912。 將與顯示對象像素之亮度對應之上述灰階顯示電壓，自 圖11所示之源極驅動部9〇4供給至源極訊號線9丨1。另一方 面’將掃描訊號自閘極驅動部906供給至閘極訊號線91 〇， 該掃描訊號係用以依次接通排列於行方向上之Tft 91 5。而 且，經由接通狀態之TFT 91 5，將灰階顯示電壓通過源極訊 號線911施加至連接於上述tft 915汲極之像素電極913，並 將電荷儲存於上述相對電極9〇3與TFT 915之間之像素電容 914中。如此’以液晶之透光率相應於上述灰階顯示電壓而 變化之方式進行像素顯示。 圖13係表示液晶顯示裝置9〇丨之施加電壓較高時之液晶 驅動波形的波形圖，圖14係表示施加電壓較低時之液晶驅 動波形之波形圖。源極驅動器驅動電壓925a、925b係表示 源極驅動器905之驅動電壓之波形。閘極驅動器驅動電壓 926a、926b係表示閘極驅動器9〇7之驅動電壓之波形。相對 電極電位927a、927b係表示相對電極903之電位波形。像素 電極電壓928a、928b表示像素電極913之電壓波形。此處， I16868-1000712.doc 1352332 施加至液晶材料之電壓係藉由像素電 pq ，M J兴相對電極903 間之電位差而表示，於圖13、14中以斜線來表示。 例如，於圖13之情形時，僅於問極驅動部9〇6(圖 極驅動器驅動電壓咖之位準為「高位準」之期間，將τ二 915(圖12)接通，且將如下電壓施加至像素電極914,該電壓 表示源極驅動部利圖⑴之源極驅動器驅動電壓92=相 對電極90S之相對電極電位927a間的差。其後1極驅動部
9〇6之閘極驅動器驅動電壓926a之位準變為「低位準」，『FT 915將成為斷開狀態。該情形時，因像素中存在有像素電容 914，故可維持上述電壓。 谷 圖14之情形亦相同。其中，圖13與圖_表示施加至液 晶材料之電麼不同之情形，相比圖14之情形，圖13之情形 之施加電壓較高。如此，藉由使施加至液晶材料之電壓變 化為類比電壓，而類比性地改變液晶之透光率，從而實現 多灰階顯示。再者，可顯示之灰階數係由施加至液晶材料 之類比電壓之選項數所決定。 圖15係表示源極驅動器905之概略構成之方塊圖，圖16 係表示其詳細構成之方塊圖。源極驅動器905具有移位暫存 器916。移位暫存器916根據自控制器908所接收之控制訊號 si而執行移位動作’該控制訊號^包含起動脈衝sp(start Pulse)及時脈CK(Clock)。再者，端子s為級聯輸出端子。 源極驅動器905上設置有輸入閂鎖電路917。輸入閃鎖電 路917對具有R(紅）、G(綠）及B(藍）之顯示資料（dr、dg及 DB)之數位訊號的顯示資料D進行閂鎖。根據移位暫存器 116868-1000712.doc 1352332 916之移位動作，將由輸入閂鎖電路917所閂鎖之顯示資 料’藉由時間分割而分別儲存至64個取樣記憶體918中。 其後’將儲存於各取樣記憶體918中之顯示資料，根據與 來自控制器908之水平同步訊號同步產生之訊號（未圖示）， 而一併傳送至保持記憶體919 » 源極驅動器905具有灰階顯示基準電壓產生電路923 ^灰 階顯不基準電壓產生電路923根據自外部基準電壓產生電 路（相當於圖11中之液晶驅動電源909)所供給之電壓VR，而 產生64灰階之灰階顯示基準電壓。 將一併傳送至各保持記憶體919之顯示資料，經由位準移 位電路920而輸出至d/A轉換電路（數位•類比轉換電 路）921 ’並根據來自灰階顯示基準電壓產生電路923之各位 準之灰階顯示基準電塵，而將該顯示資料轉換為類比電壓 訊號。而且’藉由各輸出電路922，而將上述灰階顯示電壓 自各液晶驅動電壓輸出端子929輸出至結合於各液晶顯示 元件912(圖12)之源極訊號線911。即，藉由上述灰階顯示基 準電壓產生電路923而產生之灰階顯示基準電壓之位準數 成為可顯示之灰階數。 圖17係表示灰階顯示基準電壓產生電路923之構成之方 塊圖。灰階顯示基準電壓產生電路923產生如上所述之複數 個灰階顯示基準電壓倂產生中間電壓。圖17所示之灰階顯 示基準電壓產生電路923產生64種灰階顯示基準電壓。 該灰階顯示基準電壓產生電路923具有輸入9個基準電壓 (灰階電壓）VI0、VI8、VI16、VI24、VI32、VI40、VI48、 116868-1000712.doc 1352332 腦、糊之端子、以及具有用於7校正之電阻率之8個電 阻元件R0〜R7 ’且自將電阻元件尺〇均分為7份之部位以 將電阻元件R1〜R7分別均分為8份之部位，分別輪出 壓訊號V0〜V63。 如此，將稱為γ校正之電阻率内置於灰階顯示基準電壓產 生電路923中，該灰階顯示基準電壓產生電路”^係設置於 源極驅動部904之源極驅動器9〇5上，並藉由丫校正之電阻率 而使用於轉換為上述灰階顯示電壓之液晶驅動輸出電壓具 有曲線特性1此，根據上述電阻率之比率而對液晶材料 之光學特性進行校正，藉此可進行與液晶材料之光學特性 相適應之自然灰階顯示。 圖18係表示灰階顯示基準電壓產生電路923中之液晶驅 動輸出電壓相對灰階顯示資料之特性的圖表。橫軸表=灰 階顯示資料（數位輸入），縱軸表示液晶驅動輸出電壓（類比 電>1 )如圖1 8所示，表現出藉由γ校正之電阻率之曲線特 性，根據該曲線特性而對液晶材料之光學特性進行校正， 藉此可進行與液晶材料之光學特性相適應之自然灰階顯 示0 各D/A轉換電路921根據傳送至保持記憶體919之顯示資 料，自藉由灰階顯示基準電壓產生電路923而產生之料個灰 階顯示基準電壓（V0〜V63)中選擇Hg|，且向輸出電路922傳 送基準電壓之類比位準訊號，輪出電路922對所接收到之訊 號進行阻抗轉換，並將該經過阻抗轉換之訊號自液晶驅動 電壓輸出端子929輸出。 116868-I000712.doc -11· 1352332 圖19係表示DA轉換電路921之構成之電路圖，圖20(a)係 用以說明設置於DA轉換電路921中之類比開關930之構成 的圖，圖20(b)係用以說明類比開關930之動作之圖。表1係 表示DA轉換電路921之動作之真值表。 116868-1000712.doc 12· 1352332 表1 真值表
DO D1 ! D2 I D3 丨 D4 D5 輪出 0 0 0 0 0 0 VO 1 0 0 0 0 0 VI 0 1 0 0 0 0 V2 1 1 0 0 0 0 V3 0 0 1 0 0 0 V4 1 0 1 0 0 0 V5 0 1 1 0 0 0 V6 1 1 1 0 0 0 V7 0 0 0 1 0 0 V8 1 0 0 1 0 0 V9 0 1 0 1 0 0 V10 1 1 0 1 0 0 V11 0 0 1 1 0 0 V12 1 0 1 1 0 0 V13 0 1 1 1 0 0 V14 1 1 1 1 0 0 V15 0 0 0 0 1 0 V16 1 0 0 0 1 0 V17 0 1 0 0 1 0 V18 1 1 0 0 1 0 V19 0 0 1 0 1 0 V20 1 0 1 0 1 0 V21 0 1 1 0 1 0 V22 1 1 0 0 V23 0 0 0 1 1 0 V24 1 0 0 1 0 V25 0 1 0 1 1 0 V26 1 1 0 1 1 0 V27 0 0 1 1 1 0 V28 1 0 1 1 1 0 V29 0 1 1 1 1 0 V30 1 1 1 1 1 0 V31 0 0 0 0 0 1 V32 1 0 0 0 0 1 V33 0 t 0 0 0 1 V34 1 1 0 0 0 1 V35 0 0 1 0 0 1 V36 1 0 1 0 0 1 V37 0 1 1 0 0 1 V38 1 1 1 0 0 1 V39 0 0 0 1 0 1 V40 t 0 0 1 0 1 V41 0 1 0 1 0 1 V42 1 1 0 1 0 1 V43 0 0 1 1 0 1 V44 1 0 1 1 0 1 V45 0 1 1 1 0 1 V46 1 1 1 1 0 1 V47 0 0 0 0 1 1 V48 0 0 0 1 1 V49 0 1 0 0 1 1 V50 1 1 0 0 1 1 V51 0 0 1 0 Ί 1 V52 0 1 0 1 1 V53 0 1 1 0 1 1 V54 1 1 0 1 1 V55 0 0 0 1 1 1 V56 0 0 1 1 1 V57 0 1 0 1 1 1 V58 1 0 1 1 1 V59 0 0 1 1 1 1 V60 0 1 1 1 1 V61 0 1 1 1 1 t V62 1 1 1 1 1 1 V63 供給64個灰階顯示基準電壓VO〜V63之基準電壓配線係 •13- 116868-1000712.doc !352332 以灰階顯示基準電壓VO、VI、V2...V62 · V63之順序進行 配置。如圖20(a)及圖20(b)所示，各類比開關930係如下般
之類比開關，即具有閘極G、源極A以及汲極B，且閘極G 於"H(高位準）"時接通由此源極A與汲極B導通，閘極G於 "L(低位準）"時成為高阻抗（Z)。訊號DOB、DIB、D2B、D3B、 D4B、D5B分別為訊號DO、D1、D2、D3、D4、D5之反相訊 號。DA轉換電路921根據表2所示之真值表，而將64個灰階 顯不基準電壓V0〜V63中之1個向輸出端子OUT輸出。 源極驅動器905内僅存在有1個圖丨5及圖丨6所示之灰階顯 不基準電壓產生電路923，相對於此，d/Α轉換電路92 1對應 源極驅動器905之輸出而存在，其電路數與輸出數相等，圖 16所示之例中存在有2〇個液晶驅動電壓輸出端子929。因 此’為了將由灰階顯示基準電壓產生電路923所產生之灰階 顯不基準電壓供給至各DA轉換電路92 1，而必須分別自灰 階顯示基準電壓產生電路923配線至各D/A轉換電路921為 止。 近年來液晶驅動器之多灰階、多輸出（例如256灰階、48〇 輸出等）有所進展，對作為如此般之多灰階、多輸出之液晶 驅動器的源極驅動器5進行測試時，必須進行如下測試，即 測試是否將自各DA轉換電路921所輸出之所有灰階電壓 值，作為對應於各位準之數位圖像資料而進行了正確轉換 之電壓值輸出。 進行上述測試之原因在於，源極驅動器5係於矽上集成有 微細電路之積體電路’因配線微細，故於製造步驟中所產 116868-1000712.doc 1352332 生之微小異物將會導致積體電路之動作不良。 如圖16所示，構成基準電壓配線群924之各基準電壓配線 具有與源極驅動器之長邊大致相同之長度，灰階愈多基準 電壓配線之根數愈多，基準電壓配線於晶片中所占之面積 亦增大。因此，亦常常產生因微小異物而導致之不良。 圖21係用以說明異物936夾持於彼此鄰接之基準電壓配 線間之情形的各基準電壓配線之電壓變動之圖。表2(a)及表 2(b)係用以說明彼此鄰接之基準電壓配線間所夾持之異物 對來自DA轉換電路之輸出電壓所產生之影響的表，即用以 說明圖21之狀態下異物936之電阻值對來自DA轉換電路 921的輸出電壓所產生之影響之表。
表 2(a)
整體電歷 5 V 整體電阻值 20000 Q 1灰階之電阻值 317.46 Q 1灰階之電歴 79.37 mV 當夾持有異物時 異物之電阻值 1000 Ω 整體電阻值 19924 Ω 夾持有異物之部位之合成電阻值 240.96 Ω 該部位之電壓 60.47 mV 該部位之灰階電歷之變動（與理想狀態之愛動） 18.9 mV 116868-1000712.doc 15 1352332
表 2(b) 全體電厘 5 V 整體電阻值 20000 Q 1灰階之電阻值 317.46 Q 1灰階之電歷 79.37 mV 當夾持有異物時 異物之電阻值 100000 Q 整體電阻值 19999 Ω 夾持有異物之部位之聯合電阻值 316.46 Ω 該部位之電歷 79.12 mV 該部位之灰階電壓之變動（與理想狀態之差異） 0.25 mV 圖21表示於供給灰階顯示基準電壓V16之基準電壓配線 與供給灰階顯示基準電壓VI 7之基準電壓配線間夾持有異 物93 6之示例。兩基準電壓配線間之電位差為1個灰階之電 位差。 如表2(a)所示，於使用63個相等電阻對Ο V至5 V進行分割 倂作成64灰階之灰階顯示基準電壓產生電路923中，當整體 電阻值為20 kQ(20，000 Ω)時，產生1灰階之電阻值約為 317.46卩（20 1^+63与317.46卩），故1灰階之電壓約為79.3 7 mV(5 V><317.46 Ω+20 kn 与 0.07937 V) ° 當1灰階之間夾持有電阻值為1 kn(1000 Ω)之異物936 時，所夾持之灰階之合成電阻，因可認為將1灰階之電阻 317.46 Ω與異物之電阻進行並聯連接，故約為240.96 Ω(1/((1/317·46)+(1/1 kQ))与240.96 Ω)，自原來1灰階之電阻 值3 17.46 Ω中變動了 76.5 Ω。因此整體電阻值自20 kn變動 I16868-10007I2.doc •16· 1352332 為19.9235 ΙίΩ(約19924 Ω)。此時，該部位之電壓約為60.47 mV(5 Vx240.96 Ω+19.9235 kft 与 0.0605)，因夾持有異物936 而導致自原來電壓79.37 mV變動為18.9 mV(79.37-60.47 = 18.9)。 :· 測定器之電壓解析度約為1 mV(例如根據橫河電機股份 • · 有限公司製之測定器TS6700之手冊（非專利文獻ι(橫河電 機股份有限公司測定器事業部，r TS67〇〇手冊」，橫河電 機股份有限公司製造之測定器TS6700中所附上之指南，橫 河電機股份有限公司，2001年6月，359頁）），於-8 V〜+8 V 之測疋範圍内為977 μν)，故可檢測上述變動電壓18 9 m V，因此可判定該源極驅動器5不良。 另一方面，如表2(b)所示，當1灰階間夾持有電阻值為100 kn(l00 000 Ω)之異物936時’所夾持之灰階之合成電阻， 因認為係將1個灰階之電阻3 17 5 Ω與異物936之電阻並聯連 接而構成，故約為 316.46 Ω(1/((1/317.46)+ (l/l〇〇k))与 φ 316.46)，自原來1灰階之電阻值317 46 Ω中變動了 1 Ω。因 此，整體電阻值自20 變動為19 999 kn(19999 Ω)。該部 位之電壓約為 79.12 mV(5 VX316.46 Ω—19.999 kQ 与 0.07912)， 僅自原來之電壓79·37 mV變動0.25 mV(79.37-79.12 = ' 〇.25)因此，存在如下問題：因上述測定器之電壓解析度 為1 mV’故無法對由失持有異物936所導致之變動電壓進行 檢測，由此無法對該異物936進行檢測。如此般之imv以下 之電壓變動，對液晶面板上之顯示並無影響，但為了提高 源極驅動器之品質而必須對異物進行檢測。 116868-1000712.doc -17· 1352332 【發明内容】 本發明係鑒於上述問點所完成者，其目的在於提供一 種可對夾持於彼此鄰接之基準電壓配線間之電阻值較大的 異物進行準確地檢測’並可提高顯示驅動用積體電路之品 質的顯示驅動用積體電路及顯示驅動用積體電路之配線配 置決定方法。 為達到上述目的，本發明之顯示驅動用積體電路之特徵 在於包括··灰階顯示基準電壓產生電路，其產生11灰階（η為 2以上之整數）之灰階顯示基準電壓；da轉換電路，其根據 上述η灰階之灰階顯示基準電壓而對顯示資料進行類比轉 換，以及彼此並列設置之η根基準電壓配線，其等用以將藉 由上述灰階顯示基準電壓產生電路所產生之上述η灰階之 灰階顯示基準電壓分別供給至上述DA轉換電路；且上述η 根基準電壓配線以彼此鄰接之2根基準電壓配線具有2灰階 以上之電位差之方式進行配置。 根據上述特徵，為將η灰階之灰階顯示基準電壓分別供給 至da轉換電路而彼此並列設置根基準電壓酉己線以彼此 鄰接之2根基準電壓配線具有2灰階以上之電位差之方式進 订配置，故彼此鄰接之2根基準電壓配線間之電位差增大。 因此，即使於彼此鄰接之基準電壓配線間夾持有電阻值較 大之異物，亦可使由夹持之異物所導致基準電壓配線間之 電位差的變動值大於測定器之分辨力。因&，可對夾持於 彼此鄰接之基準電壓配線間之電阻值較大的異物進行準確 地檢測，可提高顯示驅動用積體電路之品質。 -IS· II6868-1000712.doc 1352332 為達到上述目的’本發明之顯示驅動用積體電路之配線 配置決定方法之特徵在於··以彼此鄰接之2根基準電麼配線 具有2灰階以上之電位差之方式決心根基準電壓配線的配 . 置，該n根基準電壓配線係用以供給η灰階（11為2以上之整數） 之灰階顯示基準電壓之各個而彼此並列設置者。 ·· 根據上述待徵，因以彼此鄰接之2根基準電壓配線具有2 灰階以上之電位差之方式決根基準電壓配線的配置該 鲁 η根基準電胸己線係用以供給n灰階之灰階顯示基準電麼之 各個而彼此並列設置者，故彼此鄰接之2根基準電壓配線間 之電位差增大。®此’即使於彼此鄰接之基準電壓配線間 夾持有電阻值杈大之異物，亦可使由夾持之異物所導致之 基準電壓配線間之電位差的變動值大於測定器之分辨力。 因此，可對彼此鄰接之基準電壓配線間所夾持之電阻值較 大之異物進行準確地檢測，可提高顯示驅動用積體電路之 品質。 # 本發明之其他目的、特徵及優點板據以下所示之揭示當 可充分明瞭。又，本發明之優點根據參照附圖之以下說明 當可明瞭。 【實施方式】 如下所示，基於圖1至圖10、表3、表4說明本發明之一實 施形態。圖1表示本發明之實施形態中之液晶顯示裝置工之 要部構成的方塊圖。圖2係表示液晶顯示裝置丨中所設置之 液晶面板2之要部構成的電路圖。 液晶顯示裝置1係作為主動矩陣式之代表例之TFT(薄膜 U6868-J000712.doc •19· 1352332 電晶體）方式的液晶顯示裝置。該液晶顯示裝置1具有液晶 顯示部34以及驅動該液晶顯示部34之液晶驅動電路（液晶 驅動部）35。液晶顯示部34具有TFT方式之液晶面板2。而 且，於液晶面板2内設置有液晶顯示元件i2(圖2)、以及下文 詳細敍述之相對電極（共同電極）3。 另一方面’於液晶驅動電路35中搭載有包含ic(積體電路） 之源極驅動部4及閘極驅動部6、控制器8、以及液晶驅動電 源9。而且，控制器8將顯示資料d及控制訊號s 1供給至源極 驅動部4，另一方面，控制器8將控制訊號S2供給至閘極驅 動部6。 於液晶面板2上配置有，設置為隔開特定間隔且彼此平行 之複數根閘極訊號線10、以及設置為隔開特定間隔且在與 閘極讯號線10正交之方向上彼此平行之複數根源極訊號線 11。於閘極訊號線10與源極訊號線丨丨之各交叉點上，分別 設置有液晶顯示元件12。各液晶顯示元件12具有像素電極 13、像素電容14以及TFT 15。將像素電容14之一端結合於 像素電極13,且將像素電極之另一端結合於相對電極3βτρτ 15對如下者進行開關控制，即向像素電極^施加電壓。將 TFT 15之源極結合於源極訊號線u，丨將其問極結合於問 極訊號線10，將其汲極結合於像素電極13。 於上述構成之液晶顯示裝置!中’將自外部輸入之顯示資 料’經由控制器8而作為數位訊號即顯示資料D輸入至源極 驅動部4。如此’源極驅動部4對所輸入之顯示資料d進行時 間分割並將該經過時間分割之顯示資料叫鎖於複數個源 116868-1〇〇〇7l2.do< -20- 1352332 極驅動器5中，其後，進行D/A(數位/類比）轉換。而且，對 經過時間分割之顯示資料D進行D/A轉換並將以此所獲得 之灰階顯示用之類比電壓（以下稱為「灰階顯示電壓」），經 由源極訊號線11而輸出至液晶面板2内所相應之液晶顯示 -‘· 元件12。 ’ · 自圖1所示之源極驅動部4，將與顯示對象像素之亮度對 應之上述灰階顯示電壓供給至源極訊號線u。另一方面， φ 自閘極驅動部6,將掃描訊號輸出至閘極訊號線1〇，該掃描 訊號係用以依次接通於行方向上排列之TFT丨5。而且，經 由接通狀態之TFT 15，且通過源極訊號線u而將灰階顯示 電壓施加至連接於上述TFT 15汲極之像素電極13，並將電 荷儲存於上述相對電極3與TFT 15間之像素電容14中。如 此以液Ba之透光率相應於上述灰階顯示電壓而變化之方 式進行像素顯示。 圖3係表示液晶顯示裝置丨之施加電壓較高時之液晶驅動 # 波形的波形圖，圖4係表示施加電壓較低時之液晶驅動波形 之波形圖。源極驅動器驅動電壓25a、25b係表示源極驅動 器5之驅動電壓之波形。閘極驅動器驅動電壓26&、係表 •示閘極驅動器7之驅動電壓之波形。相對電極電位27&、27b 表示相對電極3之電位波形》像素電極電壓28a、28b表示像 素電極3之電壓波形。此處，施加至液晶材料之電壓，係藉 由像素電極13與相對電極3間之電位差而表示，於圖3、4中 以斜線表示。 例如，於圖3之情形時，僅於閘極驅動部6(圖丨）之閘極驅 116868-10007i2.doc -21 - 1352332 動β驅動電壓26a之位準為「高位準」之期間將丁]?7 15(圖 2)接通，且將如下電壓施加至像素電極14，該電壓表示源 極驅動部4(圖丨）之源極驅動器驅動電壓25a與相對電極3之 ，對電極電位27a間的差。其後，閘極驅動部6之閘極驅動 姦驅動電壓26a之位準成為「低位準」，TFT 15將成為斷開 狀態。該情形時，因像素中存在有像素電容14故可維持上 述電壓。 圖4之情形亦相同。其中’圖3與圖4係表示施加至液晶材 料之電壓不同之情形，相比圖4之情形，圖3之情形之施加 電壓較高。如此，使施加至液晶材料之電壓變化為類比電 壓’藉此類比性地改變液晶之透光率，從而實現多灰階顯 示。再者，可顯示之灰階數係由施加至液晶材料之類比電 壓之選項數所決定。 圖5係表示源極驅動器5之概略構成之方塊圖，圖6係表示 源極驅動益5之詳細構成之方塊圖。源極驅動器5具有移位 暫存器16。移位暫存器16根據自控制器8所接收之控制訊號 而執行移位動作，該控制訊號S1包含起動脈衝Sp及時脈 CK。再者，端子s為級聯輸出端子。 源極驅動器5上設置有輸入閃㈣和。輸入電路17閃鎖 對具有R(紅）、G(綠）及B(藍）之顯示資料（DR、DG及DB)之 數位訊號的顯示資料D進行問鎖。將由輸入問鎖電路17所閃 鎖之顯示資料’基於移位暫存器16之移位動作，且藉由時 間分割而分別儲存至64個取樣記憶體18中。 ’、後，將儲存於各取樣記憶趙18之顯示資料，根據與來 lI6868-I0007J2.doc -22· 1352332 自控制器8之水平同步訊號同步產生之訊號(未圖示)而一併 傳送至保持記憶體19。 源極驅動器5具有灰階顯示基準電壓產生電路23。灰階顯 示基準電壓產生電路23將根據自外部基準電壓產生電路 (相當於圖1中之液晶驅動電源9)所供給之電壓vr，而產生 64灰階之灰階顯示基準電壓。 將一併傳送至各保持記憶體19之顯示資料，經由位準移 位電路20而輸出至D/A轉換電路(數位·類比轉換電路卬， 並根據自灰階顯示基準電壓產生電路23所供給之各位準之 灰階顯示基準電壓’而將該顯示資料轉換為類比電壓訊號。 而且，將上述灰階顯示電壓藉由各輸出電路22，而自各液 晶驅動電壓輸出端子29輸出至結合於各液晶顯示元件 12(圖2)之源極訊號線911。即，藉由上述灰階顯示基準電壓 產生電路23而產生之灰階顯示基準電壓之位準數（例如64 位準）成為可顯示之灰階數（例如64灰階）。 圖7係表示源極驅動器5十所設置之灰階顯示基準電壓產 生電路23之構成的方塊圖。灰階顯示基準電壓產生電路23 產生如上所述之複數個灰階顯示基準電壓倂產生中間電 壓。圖7所示之灰階顯示基準電壓產生電路23產生64種灰階 顯示基準電壓。 該灰階顯示基準電壓產生電路23具有分別輸入9個基準 電壓（灰階電壓）VI0 ' VI8、VI16、VI24、VI32、VI40、VI48、 VI56、VI63之端子、以及具有用於γ校正之電阻率且串聯連 結之 8個電阻元件 r〇、R1、r2、r3、r4、R5、R6、R7，且 116868-1000712.doc -23- 1352332 之部位、以及將電阻元件R1〜R7
出電虔具有藉由 vHt φ ττ〇 述電阻 自將電阻元件ro均分為7份 分別均分為8份之部位，分
可進仃與液晶材料之光學特性相適應之自然的灰階顯示。 各D /A轉換電路2 1根據傳送至保持記憶體！ 9之顯示資 料，自藉由灰階顯示基準電壓產生電路23而產生之料個灰 階顯示基準電壓V0〜V63中選擇丨個，並將所選擇之灰階顯 不基準電壓之類比位準的訊號傳送至輸出電路22，輸出電 路22對所接收之訊號進行阻抗轉換，並將該經過阻抗轉換 之訊號自液晶驅動電壓輸出端子29輸出。 圖8係用以說明源極驅動器5中所設置之da轉換電路21 之構成的電路圖，圖9(a)係用以說明DA轉換電路21中所設 置之類比開關30之構成的圖，圖9(b)係用以說明類比開關3〇 之動作之圖。表3係表示DA轉換電路21之動作之真值表。 H6868-10007l2.doc -24· 1352332 表3 真值表
DO D1 D2 D3 D4 D5 輪出 10 0 0 0 0 1 1 V32 1 〇 0 0 0 0 ο 1 VO 1 0 0 ό 0 1 V33 1 0 0 0 0 0 V1 0 1 0 0 0 1 V34 0 1 0 0 0 0 V2 1 1 0 0 0 1 V35 1 1 0 0 0 0 V3 0 0 0 0 1 V36 0 0 1 0 0 0 V4 1 0 1 0 0 1 V37 .1 0 1 0 0 0 V5 0 1 1 0 0 1 V38 0 1 1 0 0 0 V6 1 1 1 0 0 1 V39 1 1 1 0 0 0 V7 0 0 0 1 0 1 V40 0 0 0 1 0 0 V8 1 0 0 1 0 1 V41 1 0 0 1 0 0 V9 0 1 0 1 0 1 V42 0 1 0 1 0 0 V10 1 1 0 1 0 1 V43 1 1 0 1 0 0 V11 0 0 1 1 0 1 V44 0 0 1 0 0 V12 1 0 1 0 t V45 1 0 1 1 0 0 V13 0 1 f 1 0 1 V46 0 1 1 1 0 0 V14 1 1 1 1 0 1 V47 1 1 1 1 0 0 V15 0 0 0 0 1 1 V48 0 0 0 0 1 0 V16 1 0 0 0 1 1 V49 1 0 0 0 1 0 V17 0 1 0 0 1 1 V50 0 t 0 0 ί 0 V18 1 1 0 0 1 1 V51 1 1 0 0 1 0 V19 0 0 1 0 1 1 V52 0 0 1 0 1 0 V20 1 0 1 0 1 1 V53 1 0 1 0 1 0 V21 0 1 1 0 1 1 V54 0 1 1 0 1 0 V22 1 1 1 0 1 1 V55 1 1 1 0 1 0 V23 0 0 0 1 1 1 V56 0 0 0 1 1 0 V24 1 0 0 1 1 1 V57 1 0 0 1 1 0 . V25 0 1 0 1 1 . 1 V58 0 1 0 1 1 0 V26 1 0 1 1 1 V59 1 1 0 1 1 0 V27 0 0 1 1 1 1 V60 0 0 1 1 1 0 V28 1 0 1 1 1 1 V61 1 0 1 1 1 0 V29 0 1 1 1 1 1 V62 0 1 1 1 1 0 V30 1 1 1 1 1 V63 1 1 1 1 1 0 V31 DA轉換電路21上結合有64根基準電壓配線，該等基準電 -25- 116868-1000712.doc 1352332 壓配線分別自灰階顯示基準電壓產生電路23供給64個灰階 顯示基準電壓vo〜V63 ^灰階顯示基準電壓Vk(〇skg63)係 (k十1)灰階之灰階顯示基準電壓。因此，例如灰階顯示基準 電壓V0為1灰階之灰階顯示基準電壓，灰階顯示基準電壓 VI為2灰p自之灰階顯不基準電壓，灰階顯示基準電壓V2為3 灰1¾之灰階顯示基準電壓。又，灰階顯示基準電壓V31為32 灰階之灰階顯示基準電壓’灰階顯示基準電壓V32為33灰階 之灰階顯示基準電壓。又，灰階顯示基準電壓乂62為63灰階 之灰階顯示基準電壓，灰階顯示基準電壓V63為64灰階之灰 階顯示基準電壓。 64根基準電壓配線係自灰階顯示基準電壓產生電路向 D A轉換電路21彼此並列地配置’且將各個基準電塵配線配 置為.自灰階顯示基準電壓產生電路23供給至DA轉換電路 21之灰階顯示基準電壓之灰階以「n/2+l灰階、1灰階、n/2 + 2 灰階、2灰階.........η/2 + (η/2·1)灰階、n/2-l灰階、n/2+n/2灰 階、n/2灰階」之順序排列。 圖8所示之示例中，因n = 64，故配置為以「3 3灰階（灰階 顯示基準電壓V32)、1灰階（灰階顯示基準電壓ν〇)、34灰階 (灰階顯示基準電壓V33)、2灰階（灰階顯示基準電壓 VI).........63灰階（灰階顯示基準電壓V62)、31灰階（灰階顯 示基準電壓V30)、64灰階（灰階顯示基準電壓V63)、32灰階 (灰階顯示基準電壓V3 1)」之順序排列。 故而’彼此鄰接之2根基準電壓配線間之電位差為32灰階 之電位差、或者為33灰階之電位差’因此，彼此鄰接之2根 116868-I000712.doc •26· 1352332 基準電壓配線具有32灰階以上之電位差。 此處，對如下情形進行考察，即於具有32灰階之電位差 之2根基準電壓配線間（例如灰階顯示基準電壓V32之基準 電壓配線與灰階顯示基準電壓V0之基準電壓配線間），夾持 有具有100 kQ之較大電阻值之異物。
當並無異物時，灰階顯示基準電壓V32之基準電壓配線與 灰階顯示基準電壓V0之基準電壓配線間的32個灰階之電位 差為25 39.84 mV(79.37 mVx3 2)。而且，當夾持有具有100 kQ 之較大電阻值之異物時，灰階顯示基準電壓V32之基準電壓 配線與灰階顯示基準電壓V0之基準電壓配線間的合成電阻 值約為 9090 Ω(1/((1/(317·46χ32))+(1/100 k))与 9090)。因 此，僅自原來32灰階之電阻值10158.72 Ω( = 317.46 Ωχ32) 變動 1068.72 Ω。
因此整體電阻值自20 kH變動至18.931 ΙίΩ。由此該部位 之灰階顯示基準電壓V32之基準電壓配線與灰階顯示基準 電壓V0之基準電壓配線間的電壓約為2400 mV(5 Vx9.090 kQ-18.931 kQ乓2400 mV)。因此，自原來電壓 2539.84 mV 變動了 239.84 mV(2539.84 mV-2400 mV= 239.84 mV)，遠 遠大於測定器之解析度即1 mV。由此，可對具有100 kQ之 較大電阻值之異物進行檢測。 如圖9(a)所示，各類比開關30為如下般之類比開關，即具 有閘極G、源極A以及汲極B，且閘極G於"H(高位準）”時接 通由此將源極A與汲極B導通，閘極G於”L(低位準）M時成為 高阻抗（Z)。訊號 DOB、DIB、D2B、D3B、D4B、D5B 分別 116868-1000712.doc •27· 1352332 為訊號DO、D1、D2、D3、D4、D5之反相訊號。DA轉換電 路21根據表3所示之真值表，而將64個灰階顯示基準電壓 V0〜V63中之1個輸出至輸出端子OUT。 此處，對如下情形進行研討，即自圖8所示之本實施形態 之電路圖與圖19之先前之電路圖，抽出網表（電晶體之配線 資訊因網表中並未考慮灰階顯示基準電壓ν〇〜ν63之順 序’因此本實施形態之電路圖之網表與先前之電路圖之網 表基本上相同。因此，根據圖8之電路圖進行布局以實現本 發明之目的即增大灰階電壓差之情形時，必須自圖8之電路 圖一倂抽出網表之資訊即電晶體之配線資訊、與灰階 基準電壓V0〜V63之順序資訊。使用上述配線配置決定方法 (展開方法）可作成該順序資訊。 即，與圖19之先前電路圖相比，藉由進行將上述展開方 法編入演算法之配置配線，@易於獲得使鄰接之灰階顯示 基準電壓之差增大的基準電壓配線配置、以及有利於進行 布局之電日日日體之配置。本方法於使用電腦進行自動配置配 線之情形時尤為重要’但於藉由人工進行布局之情形 可採用。 圖10係表示源極驅動器5中所設置之DA轉換電路21之其 他構成的電路圖，表4係表示DA轉換電路21之其他構成之 動作的真值表。 H6868.1〇〇〇712.doc -28. 1352332 表4 真值表
DO D1 D2 I D3 1 D4 D5 轅出 0 0 0 1 0 0 V8 0 0 0 0 0 0 VO 1 0 0 1 0 0 V9 1 0 0 0 0 0 V1 0 1 0 1 0 0 VIO 0 1 0 0 0 0 V2 1 1 0 1 0 0 V11 1 1 0 0 0 0 V3 0 0 1 1 0 0 V12 0 0 1 0 0 0 V4 1 0 1 1 0 0 V13 1 0 1 0 0 0 V5 0 1 1 1 0 0 V14 0 1 1 0 0 0 V6 1 1 1 1 0 0 V15 1 1 1 0 0 0 V7 0 0 0 1 1 0 V24 0 0 0 0 1 0 V16 1 0 0 1 1 0 V25 1 0 0 0 1 0 V17 0 1 0 1 0 V26 0 1 0 0 1 0 V18 t 1 0 1 1 0 V27 1 1 0 0 1 0 VI9 0 0 1 1 0 V28 0 0 1 0 1 0 V20 1 0 1 1 0 V29 1 0 t 0 1 0 V21 0 1 1 1 1 0 V30 0 1 1 0 1 0 V22 1 1 1 1 1 0 V31 1 1 1 0 1 0 V23 0 0 0 1 0 1 V40 0 0 0 0 0 1 V32 1 0 0 t 0 1 V41 1 0 0 0 0 1 V33 0 1 0 1 0 1 V42 0 1 0 0 0 1 V34 1 1 0 1 0 1 V43 1 1 0 0 0 1 V35 0 0 1 1 0 1 V44 0 0 1 0 0 1 V36 1 0 1 1 0 1 V45 1 0 1 0 0 1 V37 0 1 1 1 0 1 V46 0 1 1 0 0 1 V38 1 1 1 1 0 1 V47 1 1 1 0 0 1 V39 0 0 0 1 1 1 V56 0 0 0 0 1 1 V48 1 0 0 1 1 1 V57 ·， 1 0 0 0 1 i V49 0 1 0 1 1 1 V58 0 1 0 0 1 1 V50 1 1 0 1 1 1 V59 1 1 0 0 1 1 V51 0 0 1 1 1 1 V60 0 0 1 0 1 1 V52 1 0 1 1 1 V61 1 0 1 0 1 1 V53 0 1 1 1 1 1 V62 0 1 1 0 1 1 V54 7 1 1 1 1 1 V63 1 1 1 0 1 1 V55 116868-1000712.doc 29- 1352332 圖10及表4所不之示例係表示如下者，即分別對將64灰階 均分為4份而成之16種灰階顯示基準電壓ν〇〜ν丨5、灰階顯 示基準電壓V16〜V31、灰階顯示基準電壓V32〜V47、及灰 階顯示基準電壓V48〜V63實施參照圖8〜圖9(b)、表】所說明 之上述配線配置決定方法。對與訊號D〇、d 1、D2、D3對應 之8個灰階之基準電壓配線實施展開（排序）。 藉由以一般式所表示之下述式而說明本展開（排序）。 式=中間灰階+ 1、最初灰階、中間灰階+2、最初灰階+ 1、 中間灰階+3、最初灰階+2.........中間灰階+灰階數/2-2、中 間灰階-2、中間灰階+灰階數/2-1、中間灰階、中間灰階+ 灰階數/2、灰階數/2， 此處， 設最初灰階為1以上之整數，且為以連續整數所表示之1 至η灰階中，以適用於發明之連續整數所表示之灰階範圍内 的最初灰階，設最後灰階為2以上之整數，且為上述灰階範 圍内之最後灰階，當設各自之大小關係為丨$最初灰階〈最 後灰階S η灰階時， 灰階數=最後灰階-最初灰階+1 (其中灰階數為偶數）， 中間灰階=最初灰階+灰階數/2-1。 將上述式應用於自1灰階至16灰階（V0至VI 5)為止之情形 時，最初灰階為1(V0)，最後灰階為15(乂16>灰階數為16_1 + 1 = 16，中間灰階=1 + 16/2-1 = 8。 應用上述式計算出灰階之配置順序（〇内表示灰階數之計 算值），此時 116868-1000712.doc -30- 1352332 式=中間灰階+ 1(9)、最初灰階（1)、中間灰階+2(10)、最 初灰階+1(2)、中間灰階+3(11)、最初灰階+2(3).........中間 灰階+灰階數/2-2(14)、中間灰階-2(6)、中間灰階+灰階數 /2-1(15)、中間灰階-1(7)、中間灰階+灰階數/2(16)、中間灰 階（8) 〇 當以灰階訊號表示本展開結果時，將成為 V8、VO、V9、VI、V10、V2.........V13、V5、V14、V6、 V15、V7，即圖10所示之V0至V15之配置順序。 同樣’將上述式應用於1 7灰階至3 2灰階之情形時，最初 灰階為17(¥16)’最後灰階為32(¥31)。灰階數為32-17+1 = 16，中間灰階=17 + 16/2-1 = 24，結果為 25(V24)、17(V16)、26(V25)、18(V17)、27(V26)、 19(V18).........30(V29)、22(V21)、31(V30)、23(V22)、 32(V31)、24(V23)， 即成為圖10所示之V16至V31之配置順序。 亦可以同樣之方式計算出自V32至V47、V48至V63之灰階 配置順序。 如圖10所示’可不對η灰階全體實施上述展開，而對一部 分灰階實施上述展開。該構成中，彼此鄰接之2根基準電壓 配線具有8灰階以上之電位差。 再者，為便於說明，以64灰階之D/A轉換電路來說明上述 展開法，但本發明並不限定於此。即使對具有大於64灰階 之D/A轉換電路（例如256灰階）或小於64灰階之D/A轉換電 路（例如8灰階），上述所說明之展開法亦有效。 116868-1000712.doc -31 · 1352332 又’已對彼此鄰接之2根基準電壓配線具有32灰階以上之 電位差之示例、以及具有8灰階以上之電位差之示例進行了 說明，但本發明並不限定於此。例如於表2(b)之狀態之情形 下’彼此鄰接之2根基準電壓配線亦可具有2灰階以上之電 位差。 於整體電阻、或電阻值處於表2(b)之狀態下，當以存在有 具有2灰階電位差之基準電壓配線之方式，使配線順序為3 灰階、1灰階、4灰階、2灰階時，3灰階之配線與1灰階之配 線間之電位差、以及4灰階之配線與2灰階之配線間之電位 差為2個灰階。於該情形時，例如並無異物時彼此鄰接之3 灰階之配線與1灰階之配線間之2個灰階的電位差為158 74 mV(79.37 mVx2”而且，當夹持有異物時彼此鄰接之3灰階 之配線與1灰階之配線間的合成電阻值約為630.005 〇(1/((1/(317.46><2))+(1/1〇〇]<；))与630.〇〇5)»如此，自原來2 灰階之電阻值 634.92 Ω( = 317.46 Ωχ2)變動了 4.915 Ώ。 因此’整體電阻值將自20 kQ變動為19.995 kQ。因此， 該部位之3灰階之配線與！灰階之配線間的電壓約為157 54 mV(5 VX630.005 Ω+19.995 kD 与 0.15754)。因此，自原來電 虔 158.74 mV 變動 1.20 mV(158.74 mV-157.54 mV)，且大於測定器之解析度即}爪乂。因而可對異物進行 檢測。 僅於配線間已短路之情形時，才可對使用上述灰階配線 方法而檢測之異物進行檢測。於異物與配線之間存在有較 薄絕緣膜之情形時，即使配線間存在有異物，亦難以藉由 116868-1000712.doc -32- 1352332 通常之測試進行檢測。如此之異物，有可能於使用元件時 破壞絕緣膜從而產生因異物而導致之短路。因此，通常藉 由以下之應力測試方法而進行篩選，即該應力測試方法係 對使用時即將破損之部分施加電壓變動而使其先破損，從 /. 而不使其進入市場銷售。 - 然而，當使用上述灰階配線之配置方法時，與先前之配 線配置相比灰階電壓配線間之電壓差增大，但當使灰階電 壓之最大電壓與元件之驅動電壓（VCC)相同時，施加至灰階 電壓配線間之電壓差達到最大即VCC/2。因此，對於應力 測試而言仍有改善效率之餘地。 因此’為進一步提高本實施形態之電路之異物檢測能 力，設置有圖22所示之測試電路，圖22係表示灰階顯示基 準電壓產生電路23a之圖，且於圖7中所述之灰階顯示基準 電壓產生電路23中附加有用以提高異物檢測能力之測試電 路101。再者，圖22之11 〇為配線轉換區域，且圖7之灰階顯 φ 示基準電壓產生電路23中亦可設置有該配線轉換區域，進 行相同之排序，但圖7中省略圖示。於配線轉換區域11〇中， 對藉由電阻分割而作成之V0至V63之電壓以圖8所示之順 • 序進行排序。藉由該配線轉換區域110而對電壓v〇至V63進 行排序’並向各D/A轉換電路21進行配線。即，使圖22所示 之配線轉換區域i丨〇以下之線與實際上元件之配線v〇至 V63的排列順序相同。其中，圖8中最上側表示電壓v32， 最下側表示電壓V31，但圖22中相反，最上側表示電壓 V3 1，最下側表示電壓V32。 116868-J000712.doc -33· 1352332 測試電路101包括：開關群102，其等於測試模式時將以 R0至R7之順序所作成之電壓切斷；開關群103(第1開關群） 及開關群1 〇4(第2開關群）’其等設置為於測試模式時用以將 訊號供給至V0至V63之產生電壓24 ;以及反相器1〇5及 106’其等接收用以決定測試模式時之產生電壓24之值的訊 號STRESS(應力）。再者，開關群1〇4及103之各開關構成與 圖9(a)所示之構成相同。 於測試模式時，訊號TEST(測試）為"H"，且TESTB為"L"。 因此，開關群102斷開’且藉由尺〇至R7之電阻而作成之灰 階電壓並不向產生電壓24反映。訊號STRESS係於測試模式 時自灰階顯示基準電壓產生電路23a之外部所供給之訊 號，該訊號之"H"位準相當於灰階顯示基準電壓產生電路 23a之動作電壓，"L”位準相當於基準電壓產生電路23a之 GND(gr〇Und，接地）位準。訊號STRESS將由反相器1〇5反 相，並藉由測試模式時接通之開關群1〇3而供給至圖22中自 上而下之奇數位置之線。將藉由反相器1〇6而進一步反相之 訊號STRESS，藉由測試模式時接通之開關群1〇4而供給至 圖22中自上而下之偶數位置之線。 即，STRESS訊號為"H"位準之情形時，_開關群i 〇3所供 給之奇數位置之灰階線的電壓成為，，L”位準（第！電壓），且由 開關群104所供給之偶數位置之灰階線的電麼成為"H”位準 (第2電幻。相反，當STRESS訊號為”L”位準時，由„群 103所供給之奇數位置之灰階線成為，’H"位準，且由開關群 104所供給之偶數位置之灰階線成為”L"位準。 II6868-10007l2.doc -34- 1352332 如上所述，測試模式時相鄰之灰階線間之電壓差自元件 之動作電壓變為GND位準，且成為元件中之最大電壓差。 藉由將STRES S訊说切換為"Η"、"L" ’而於灰階線間以最大 電壓施加應力，故可提高篩選效率。 如此’可藉由將上述灰階配線方法與應力測試之方法加 以組合，而進一步提高灰階配線部分之異物檢測之靈敏度。 本發明並非限定於上述實施形態，可於請求項所示之範 圍内進行各種變更。即，將於請求項所示之範圍内進行了 適當變更之技術方法加以組合而獲得之實施形態亦包含於 本發明之技術範圍内。 作為實現上述配置之機構，較好的是於本實施形態之顯 示驅動用積體電路中，將上述11根（11為2以上之整數，且為 偶數）基準電壓配線以如下方式進行配置，即以藉由式= η/2+1灰階、【灰階、η/2+2灰階、2灰階......... 产白、n/2-l灰階、n/2+n/2灰階、n/2灰階而決定之順序進行排 列。 根據上述構成，可交替配置自1灰階至n/2灰階為止之基 準電摩配線、與自n/2 + 1灰階至n/2+n/2灰階為止之基準電壓 配線從而可易於以鄰接之2根基準電壓配線具有2灰階以 上之電位差之方式配置n根基準電壓配線。 再者，本實施形態亦可適用於全體η灰階中之一部分灰 階。 右以包含上述11灰階中之—部分灰階之方式表現本實施 形態則為下述式。 116868-10007l2.doc •35· 1352332 式=中間灰階+1、最初灰階、中間灰階+2、最初灰階+1、 中間灰階+3、最初灰階+2.........中間灰階+灰階數/2-2、中 間灰階·2、中間灰階+灰階數/2-1、中間灰階、中間灰階+ 灰階數/2、中間灰階。 此處， 最初灰階為1以上之整數’且為以連續整數所表示之1灰 階至η灰階中以上述連續整數所表示之偶數灰階範圍内的 最初灰階， 最後灰階為2以上之整數，且為上述灰階範圍内之最後灰 階， 1 S最初灰階 < 最後灰階$ η灰階，且 灰階數=最後灰階-最初灰階+1 (其中灰階數為偶數）， 中間灰階=最初灰階+灰階數/2_ i。 較好的是，上述灰階顯示基準電壓產生電路具有測試電 路，該測試電路設置為用以將驅動電壓分之電位差供給至 彼此鄰接之2根基準電壓配線間。 較好的是，上述測試電路具有：第丨開關群，其等設置為 用以將第1電壓分別供給至上述n根基準電壓配線中之奇數 基準電壓配線；第2開關群，其等設置為用以將第2電壓分 別供給至上述η根基準電壓配線中之偶數基準電壓配線，且 上述第1電壓與上述第2電壓間之電位差為上述驅動電壓分 之電位差。 本發明可適用於以下之顯示驅動用積體電路及顯示驅動 用積體電路之配線配置決定方法，該顯示驅動用積體電路 116868-1000712.doc • 36 · 1352332 具有：灰階顯示基準電壓產生電路，其產生灰階位準之灰 階顯示基準電壓；換電路，其根據該灰階顯示基準電 壓而對顯示資料進行類比轉換；以及基準電壓配線，其用 以將該灰階顯示基準電壓供給至DA轉換電路。 發明之詳細說明部分所說明之具體實施形態及實施例只 不過為用於明確本發明之技術内容者，而不應僅限於如此 具體例來對本發明進行狹義地解釋，於本發明之精神及以 下所揭示之申清專利範圍内可實施各種變更。 【圖式簡單說明】 圖1表示本發明之實施形態中之表示液晶顯示裝置之要 部構成的方塊圖。 圖2係表示上述液晶顯示裝置中所設置之液晶面板之要 部構成的電路圖。 圖3係表不上述液晶顯示裝置之施加電壓較高時之液晶 驅動波形的波形圖。 圖4係表示上述液晶顯示裝置之施加電壓較低時之液晶 驅動波形的波形圖。 圖5係表不上述液晶顯示裝置中所設置之源極驅動器之 概略構成的方塊圖。 圖6係表示上述源極驅動器之詳細構成之方塊圖。 圖7係表示上述源極驅動器中所設置之灰階顯示基準電 麗產生電路之構成的方塊圖。 圖8係表不上述源極驅動器中所設置之da轉換電路之構 成的電路圖。 Π 6868-10007 !2.d〇c •37· 係用以說明上述^轉換電路中所設置之類比開關 之構成的圖’圖9⑻係用以說明上述類比開關之動作之圖。 圖1〇係表示上述源極驅動考 斯盗1p所設置之DA轉換電路之 其他構成的電路圖。 圖11表不先前技術中$ 珩甲之表不液晶顯示裝置之要部構成的 方塊圖。 顯示裝置t所設置之液晶面板之要 圖12係表示上述液晶 部構成的電路圖。 圖13係表示上述液晶顯示裝置之施加電壓較高時之液晶 驅動波形的波形圖。 圖14係表示上述液晶顯示裝置之施加電Μ較低時之液晶 驅動波形的波形圖。 係表不上述液晶顯不裝置中所^置之源極驅動器之 概略構成的方塊圖。 圖16係表不上述源極驅動器之詳細構成之方塊圖。 圖17係表不上述源極驅動器中所設置之灰階顯示基準電 壓產生電路之構成的方塊圖。 圖係表不上述灰階顯示基準電壓產生電路之液晶驅動 輸出電壓相對灰階顯示資料之特性的圖表。 圖19係表不上述源極驅動器中所設置之轉換電路之 構成的電路圖。 圖20(a)係用以說明上述DA轉換電路中所設置之類比開 關之構成的圖，圖2〇(b)係用以說明上述類比開關之動作之 116868-1000712.doc -38- 1352332 圖21係用以說明彼此鄰接 物的圖。 料之基準電壓配線間所夾持之異 圖22係表示上述灰階顯示基恭 之方塊圖。 电壓產生電路之其他構成 【主要元件符號說明】 1 液晶顯示裝置 2 液晶面板 3 相對電極 4 源極驅動部（顯示驅筆 5 源極驅動器 6 閘極驅動部 7 閘極驅動器 8 控制器 9 液晶驅動電源 21 DA轉換電路 23 灰階顯示基準電壓產 24 基準電壓配線群 101 測試電路 103 開關群（第1開關群） 104 開關群（第2開關群） 116868-1000712.doc -39-

Claims (1)

  1. 十、申請專利範圍： 1-—種顯示驅動用積體電路，其包括： 灰階顯示基準電壓產生電路，其產生η灰階（n為2以上之 整數）之灰階顯示基準電墨； DA轉換電路’其根據上述η灰階之灰階顯示基準電壓而 對顯示資料進行類比轉換；及 η根基準電壓配線，其等係為了將藉由上述灰階顯示基 準電壓產生電路而產生之上述η灰階之灰階顯示基準電 壓分別供給至上述DA轉換電路而互相並列地設置；且 上述η根基準電壓配線以彼此鄰接之2根基準電壓配線 具有2灰階以上之電位差之方式進行配置；其中 先將基準電壓配線分成2個以上之群；並 没最初灰階為以1以上之整數，且為以連續整數所表示 之1灰階至η灰階中以上述連續整數所表示之偶數灰階範 圍内的最初灰階， 設最後灰階為2以上之整數，且為上述灰階範圍内之最 後灰階， 且a史為1$最初灰階<最後灰階灰階， 灰階數=最後灰階-最初灰階+ 1(其中灰階數為偶數）， 中間灰階=最初灰階+灰階數/2· 1， 在經上述設定之情況下， 上述η灰階中所包含之以連續整數所表示之偶數灰階 分之基準電壓配線係配置為以藉由下式所決定之順序排 列： 116868-1000712.doc 式=中間灰階+ 1、最初灰階、中間灰階+2、最初灰階+ 1、 中間灰階+3、最初灰階+2.........中間灰階+灰階數/2-2、 中間灰階-2、中間灰階+灰階數/2-1、中間灰階_1、中間 灰階+灰階數/2、中間灰階。 〇 2. 一種顯示驅動用積體電路之配線配置決定方法，其以互 相鄰接之2根基準電壓配線具有2灰階以上之電位差之方 式決定η根基準電壓配線的配置，該n根基準電壓配線係 為了供給η灰階（η為2以上之整數）之灰階顯示基準電壓之 各個而互相並列設置者；其中 先將基準電壓配線分成2個以上之群；且 設最初灰階為1以上之整數，且為以連續整數所表示之i 灰階至η灰階中以上述連續整數所表示之偶數灰階範圍 内的最初灰階， 設最後灰階為2以上之整數，且為上述灰階範圍内之最 後灰階， 且設為1 S最初灰階 < 最後灰階$ η灰階， 灰階數=最後灰階-最初灰階+ 1(其中灰階數為偶數）， 中間灰階=最初灰階+灰階數/2-1， 此時’在經上述設定之情況下， 上述η灰階中所包含之以連續整數所表示之偶數灰階 分的基準電壓配線係配置為以藉由下式所決定之順序排 列： 式=中間灰階+ 1、最初灰階 '中間灰階+2、最初灰階+ 1、 116868-1000712.doc -2 - 1352332 中間灰階+3、最初灰階+2.........中間灰階+灰階數/2_2、 中間灰階_2、中間灰階+灰階數/21、中間灰階卜中間 灰階+灰階數/2、中間灰階。 如請求項1之顯示驅動用積體電路，纟中上述灰階顯示基 準電壓產生電路具有測試電路，其係為了於互相鄰接之2 根基準電壓配線間施予驅動電壓分之電位差而設。 如請求項3之顯示驅動用積體電路，其中上述測試電路包 含： 3. 4. 第1開關群，其等係為將第1電壓分別施予至上述η根基 準電壓配線令之第奇數號基準電壓配線而設；及 第關群，其等係為將第2電壓分別施予至第偶數號 基準電壓配線而設； 且上述第1電壓與上述第2電壓間之電位差係上述驅動 電壓分之電位差。
    116868-1000712.doc
TW095146098A 2005-12-08 2006-12-08 Display driving integrated circuit and method for TWI352332B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005355016 2005-12-08
JP2006284360A JP4712668B2 (ja) 2005-12-08 2006-10-18 表示駆動用集積回路及び表示駆動用集積回路の配線配置決定方法

Publications (2)

Publication Number Publication Date
TW200731215A TW200731215A (en) 2007-08-16
TWI352332B true TWI352332B (en) 2011-11-11

Family

ID=38138783

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095146098A TWI352332B (en) 2005-12-08 2006-12-08 Display driving integrated circuit and method for

Country Status (4)

Country Link
US (1) US20070132702A1 (zh)
JP (1) JP4712668B2 (zh)
KR (1) KR100877260B1 (zh)
TW (1) TWI352332B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4973482B2 (ja) * 2007-12-20 2012-07-11 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP4492694B2 (ja) 2007-12-20 2010-06-30 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
US10818208B2 (en) * 2018-09-14 2020-10-27 Novatek Microelectronics Corp. Source driver

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922736B2 (ja) * 1995-10-18 2007-05-30 富士通株式会社 液晶表示装置
JP3472473B2 (ja) * 1998-03-25 2003-12-02 シャープ株式会社 液晶パネルの駆動方法および液晶表示装置
JP3622559B2 (ja) * 1999-02-26 2005-02-23 株式会社日立製作所 液晶表示装置
JP3718607B2 (ja) * 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
US6864873B2 (en) * 2000-04-06 2005-03-08 Fujitsu Limited Semiconductor integrated circuit for driving liquid crystal panel
JP3501751B2 (ja) * 2000-11-20 2004-03-02 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶ディスプレイの駆動回路、及び該回路を備える表示装置
JP3800401B2 (ja) * 2001-06-18 2006-07-26 株式会社日立製作所 画像表示装置及びその駆動方法
JP4824922B2 (ja) * 2004-11-22 2011-11-30 株式会社 日立ディスプレイズ 画像表示装置及びその駆動回路

Also Published As

Publication number Publication date
KR100877260B1 (ko) 2009-01-08
US20070132702A1 (en) 2007-06-14
JP4712668B2 (ja) 2011-06-29
JP2007183573A (ja) 2007-07-19
KR20070061402A (ko) 2007-06-13
TW200731215A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
KR101117981B1 (ko) 데이터 드라이버 및 이를 이용한 액정 표시장치
JP4856052B2 (ja) 液晶表示装置とその駆動方法
KR101322002B1 (ko) 액정표시장치
US8400439B2 (en) Integrated circuit device, electro optical device and electronic apparatus
US7411596B2 (en) Driving circuit for color image display and display device provided with the same
KR101329970B1 (ko) 액정표시장치
US20100149151A1 (en) Liquid crystal display
KR100647111B1 (ko) 데이터 드라이버 및 그것을 이용한 표시 장치
KR101157972B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101133486B1 (ko) 구동 회로 및 표시 장치
JP2007025701A (ja) 表示装置の駆動装置
KR20060131036A (ko) 액정 표시 장치의 구동 장치 및 구동 방법
JP2008242144A (ja) 液晶表示装置ならびにその駆動回路および駆動方法
US8605079B2 (en) Integrated circuit device, electro optical device and electronic apparatus
TWI352332B (en) Display driving integrated circuit and method for
KR101278001B1 (ko) 액정표시장치와 그 구동방법
CN112509528B (zh) 显示面板的栅极驱动电路、显示装置及栅极驱动方法
JP2007003967A (ja) 表示装置
KR20090053387A (ko) 액정 표시 장치 및 그 구동 방법
KR101225221B1 (ko) 액정표시장치와 그 구동방법
JP2009205000A (ja) 駆動回路および該駆動回路を備えた表示装置
JP2007010871A (ja) 表示信号処理装置および液晶表示装置
JP6239878B2 (ja) 液晶表示ドライバ
KR100861270B1 (ko) 액정표시장치 및 그의 구동방법
CN100508012C (zh) 显示驱动用集成电路及其配线配置确定方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees