CN100508012C - 显示驱动用集成电路及其配线配置确定方法 - Google Patents
显示驱动用集成电路及其配线配置确定方法 Download PDFInfo
- Publication number
- CN100508012C CN100508012C CNB2006101641893A CN200610164189A CN100508012C CN 100508012 C CN100508012 C CN 100508012C CN B2006101641893 A CNB2006101641893 A CN B2006101641893A CN 200610164189 A CN200610164189 A CN 200610164189A CN 100508012 C CN100508012 C CN 100508012C
- Authority
- CN
- China
- Prior art keywords
- gtg
- reference voltage
- mentioned
- distribution
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种显示驱动用集成电路及其配线配置确定方法。显示驱动用集成电路包括:灰度显示基准电压生成电路,根据预定的基准电压,通过电阻划分来生成64灰阶对应的灰度显示基准电压;D/A转换电路,根据64灰阶对应的灰度显示基准电压对显示数据进行模拟转换;以及由64条基准电压配线组成的基准电压配线组,64条基准电压配线相互并列地配置,用于向D/A转换电路供给由灰度显示基准电压生成电路生成的64灰阶对应的灰度显示基准电压,其中,配置64条基准电压配线使得相邻的2条基准电压配线之间的电位差为2灰阶以上的电位差。
Description
技术领域
本发明涉及一种显示驱动用集成电路及其配线配置确定方法,其中,该显示驱动用集成电路包括:灰度显示基准电压生成电路,生成灰度级(以下,称为灰阶)所对应的灰度显示基准电压;D/A转换电路,根据上述灰度显示基准电压,对显示数据进行模拟转换;以及基准电压配线,用于对D/A转换电路提供上述灰度显示基准电压。
背景技术
过去以来,在有源矩阵方式的液晶显示装置中,利用由电阻划分所得到的中间电压来驱动液晶元件的灰度显示基准电压发生电路已为人所知(例如,参照专利文献1:第3472473号专利说明书,公开日:1999年10月8日)。
在上述灰度显示基准电压发生电路中,对用于电阻划分的电阻赋予被称为γ校正的电阻比,并根据上述电阻比对液晶元件的光学特性进行校正,从而实现液晶的更为自然的灰度显示。
下面,将对具有上述灰度显示基准电压发生电路的液晶显示装置的结构、该液晶显示装置的TFT(薄膜晶体管)方式的液晶面板的结构、其液晶驱动波形及其源极驱动器的结构进行详细说明。
图13是表示现有技术的液晶显示装置901的要部结构的框图。图14是表示被设置在液晶显示装置901中的液晶面板902的要部结构的电路图。液晶显示装置901是现有技术中有源矩阵方式的典型方式、即TFT(薄膜晶体管)方式的液晶显示装置。这种液晶显示装置901具有液晶显示部934和驱动液晶显示部934的液晶驱动电路935。液晶显示部934具有TFT方式的液晶面板。另外,在液晶面板902内还设有液晶显示元件912(图14)和后述的对置电极(共用电极)903。
另一方面,液晶驱动电路935搭载有由IC(集成电路)构成的源极驱动器部904及栅极驱动器部906、控制器908和液晶驱动电源909。控制器908向源极驱动器部904供给显示数据D和控制信号S1,另一方面,向栅极驱动器部906供给控制信号S2。
在液晶面板902中配置有多条栅极信号线910和多条源极信号线911,其中,上述多条栅极信号线910按照预定间隔相互平行地设置,上述多条源极信号线911在垂直于上述栅极信号线910的方向上按照预定间隔相互平行地设置。在栅极信号线910和源极信号线911的各交叉点上分别设置有液晶显示元件912。各液晶显示元件912具有像素电极913、像素电容914和TFT915。像素电容914的一端与像素电极913连接,另一端与对置电极903连接。对像素电极913的施加电压是通过TFT915的导通/截止来控制的。TFT915的源极与源极信号线911连接,其栅极与栅极信号线910连接,其漏极与像素电极913连接。
在上述结构的液晶显示装置901中,从外部输入的显示数据以数字信号、即显示数据D的形式通过控制器908输入到源极驱动器部904。这样,源极驱动器部904对所输入的显示数据D进行分时处理后锁存至多个源极驱动器905,此后,进行D/A(数据/模拟)转换。然后,通过对分时处理后的显示数据D实施D/A转换所得到的灰度显示用的模拟电压(以下,称之为灰度显示电压)经由源极信号线911被输出到液晶面板902内的对应的液晶显示元件912。
从图13所示的源极驱动器部904向源极信号线911供给与显示对象像素的明暗度相应的上述灰度显示电压。另一方面,从栅极驱动器部906向栅极信号线910供给用于使纵向排列的TFT915依次导通的扫描信号。然后,通过导通状态的TFT915,经由源极信号线911,对与上述TFT915的漏极连接的像素电极913施加灰度显示电压,在上述对置电极903与TFT915之间的像素电容914中蓄积电荷。这样,液晶的透光率根据上述灰度显示电压而发生变化,从而进行像素显示。
图15是表示液晶显示装置901在施加电压较高时的液晶驱动波形的波形图,图16是表示施加电压较低时的液晶驱动波形的波形图。源极驱动器驱动电压925a、925b是表示源极驱动器905的驱动电压的波形。栅极驱动器驱动电压926a、926b是表示栅极驱动器907的驱动电压的波形。对置电极电位927a、927b是表示对置电极903的电位波形。像素电极电压928a、928b表示像素电极913的电压波形。在此,被施加给液晶材料的电压由像素电极913与对置电极903之间的电位差来表示,在图15、图16中表示为斜线部分。
例如,如图15所示,仅在栅极驱动器部906(图13)的栅极驱动器驱动电压926a的电平为“高电平”的期间内,TFT915(图14)导通,表示源极驱动器部904(图13)的源极驱动器驱动电压925a与对置电极903的对置电极电位927a之差的电压被施加到像素电极914。然后,栅极驱动器部906的栅极驱动器驱动电压926a的电平变为“低电平”,TFT915成为截止状态。在这种情况下,由于在像素中存在像素电容914,因此,将维持上述电压。
图16和图15相同。图15和图16的区别在于,被施加给液晶材料的电压各自不同,具体而言,图15中的施加电压要高于图16中的施加电压。这样,使得被施加给液晶材料的电压发生模拟变化,由此,模拟地改变液晶的透光率,从而实现多灰阶显示。另外,可显示的灰阶数是由被施加给液晶材料的模拟电压的可选择数所确定的。
图17是表示源极驱动器905的概略结构的框图,图18为其详细结构的框图。源极驱动器905具有移位寄存器916。移位寄存器916根据从控制器908接收到的包含启动脉冲SP及时钟CK的控制信号S1来执行移位动作。另外,端子S是级联输出端子。
在源极驱动器905中设有输入锁存电路917。输入锁存电路917锁存包含R(红)、G(绿)、B(蓝)的显示数据(DR、DG、DB)的数字信号的显示数据D。根据移位寄存器916的移位动作,对输入锁存电路917锁存的显示数据进行分时处理后分别存储在64个取样存储器918中。
此后,根据与来自控制器908的水平同步信号同步生成的信号(无图示),将存储在各取样存储器918中的显示数据一并传送到保持存储器919。
源极驱动器905具有灰度显示基准电压生成电路923。灰度显示基准电压生成电路923根据外部基准电压发生电路(与图13所示的液晶驱动电源909相当)供给的电压VR,生成64灰阶对应的灰度显示基准电压。
显示数据在被一并传送到保持存储器919后,经由电平转换器电路920传送至D/A转换电路(数模转换电路)921,并根据来自灰度显示基准电压生成电路923的各电平的灰度显示电压,将其转换为模拟电压信号。然后,由各输出电路922将其作为上述灰度显示电压从各液晶驱动电压输出端子929输出到与各液晶表示元件912(图14)连接的源极信号线911.即,由上述灰度显示基准电压生成电路923生成的灰度显示基准电压的电平数成为可显示的灰阶数.
图19是表示灰度显示基准电压生成电路923的结构的框图。灰度显示基准电压生成电路923生成如上所述的多个灰度显示基准电压以生成中间电压。图19所示灰度显示基准电压生成电路923生成64灰阶对应的灰度显示基准电压。
上述灰度显示基准电压生成电路923具有输入9个基准电压(中间电压)VI0、VI8、VI16、VI24、VI32、VI40、VI48、VI56、VI63的端子和8个被赋予了用于实施γ校正的电阻比的电阻元件R0~R7,从电阻元件R0的7等分位置和电阻元件R1-R7的8等分位置输出64个电压信号V0~V63。
如上所述,在被设置于源极驱动器部904的源极驱动器905的灰度显示基准电压生成电路923中存储被称为γ校正的电阻比,由此,用于转换为上述灰度显示电压的液晶驱动输出电压就具有基于γ校正的电阻比的折线特性。因此,利用上述电阻比的比率,对液晶材料的光学特性进行校正,从而能够进行与液晶材料的光学特性一致的自然的灰度显示。
图20是表示关于灰度显示基准电压生成电路923的液晶驱动输出电压的灰度显示数据的特性的图表.横轴表示灰度显示数据(数据输入),纵轴表示液晶驱动输出电压(模拟电压)。如图20所示,由于γ校正的电阻比而具有折线特性,根据该折线特性,对液晶材料的光学特性进行校正,从而能够进行与液晶材料的光学特性一致的自然的灰度显示。
各D/A转换电路921,根据被传送到保持存储器919的显示数据,选择由灰度显示基准电压生成电路923所生成的64个灰度显示基准电压(V0~V63)中的一个,向输出电路922传递基准电压的模拟电平的信号,输出电路922对所接受的信号进行阻抗转换后,将其从液晶驱动电压输出端子929输出。
图21是表示D/A转换电路921的结构的电路图。图22(a)是在D/A转换电路921中设置的模拟开关930的结构说明图,图22(b)为模拟开关930的动作说明图。图23是表示D/A转换电路921的动作的真理值表。
按照V0、V1、V2......V62、V63的顺序配置有用于供给64个灰度显示基准电压V0~V63的基准电压配线。如图22(a)及图22(b)所示,各模拟开关930具备栅极G、源极A和漏极B,当为“H(高电平)”时,栅极G打开,源极A和漏极B导通,当为“L(低电平)”时,栅极G成为高阻抗(Z)。信号D0B、D1B、D2B、D3B、D4B和D5B分别是信号D0、D1、D2、D3、D4和D5的反转信号。D/A转换电路921根据图23所示的真理值表将64个灰度显示基准电压V0~V63中的一个输出到输出端子OUT。
在源极驱动器905内只存在一个图17及图18所示的灰度显示基准电压生成电路923,而源极驱动器905的每一个输出都存在一个D/A转换电路921,D/A转换电路921的数量与输出数量相等,例如,在图18所示的例子中,存在20个液晶驱动电压输出端子929。因此,要将灰度显示基准电压生成电路923生成的灰度显示基准电压供给到各D/A转换电路921,就需要在灰度显示基准电压生成电路923与各D/A转换电路921之间分别进行配线。
近年来,多灰阶、多输出(例如256灰阶、480输出等)的液晶驱动器不断进步。在测试作为上述多灰阶、多输出的液晶驱动器的源极驱动器5时,需要测试由各D/A转换电路921输出的所有的灰度电压值是否均为进行了正确转换以对应于各灰阶的数字图像数据的电压值。
其原因为,源极驱动器5是通过在硅上集成微细电路所得到的集成电路,由于配线非常精细,因此,在制造工序中发生的微小杂质将会引起集成电路的动作不良。
如图18所示,构成基准电压配线组924的各基准电压配线的长度和源极驱动器的长边基本相同,灰阶数越多,基准电压配线的条数也将越多,所以,基准电压配线所占有的芯片面积就越大。因此,将会更多地发生因微小杂质所导致的动作不良。
图24是在相邻的基准电压配线之间存在杂质936的情况下各基准电压配线的电压变化的说明图。图25(a)及图25(b)是表示在图24所示的状态下,杂质936的电阻值对D/A转换电路921的输出电压所带来的影响的说明图。
图24表示了在供给灰度显示基准电压V16的基准电压配线与供给灰度显示基准电压V17的基准电压配线之间存在杂质936的示例。两基准电压配线之间的电位差为1灰阶所对应的电位差。
如图25(a)所示,在使用63个相等的电阻来划分0V至5V以生成64灰阶的灰度显示基准电压生成电路923中,当总电阻值为20kΩ(20000Ω)时,生成1灰阶的电阻值约为317.46Ω(20kΩ÷63≈317.46Ω),因此,1灰阶对应的电压约为79.37mV(5V×317.46Ω÷20kΩ≈0.07937V).
当在电位差为1灰阶的两条基准电压配线之间存在电阻值为1kΩ(1000Ω)的杂质936时,由于1灰阶所对应的电阻317.46Ω和杂质的电阻并列地连接,因此,夹持杂质的两条基准电压配线之间的合成电阻约为240.96Ω(1/((1/317.46Ω)+(1/1kΩ))≈240.96Ω)。这样,较之于原来的1灰阶所对应的电阻值317.46Ω,变化了76.5Ω。因此,总电阻值从20kΩ变化为19.9235kΩ(约19924Ω)。此时,该部分的电压约为60.47mV(5V×240.96Ω÷19.9235kΩ≈0.0605V)。由于夹持有杂质,导致与原来的电压79.37mV相比,变化了18.9mV(79.37-60.47=18.9)。
测试器的电压分辨率约为1mV(例如,横河电机株式会社制造的测试器TS6700的手册(根据非专利文献1(横河电机株式会社测试事业部《TS6700手册》),横河电机株式会社制造的测试器TS6700的使用指南、横河电机株式会社,2001年6月,359页))所述,在-8V~+8V的测试范围内,为977μV),因此,能检测出上述变化电压18.9mV,从而能判断该源极驱动器为不良.
另一方面,如图25(b)所示,当在电位差为1灰阶的两条基准电压配线之间存在有电阻值为100kΩ(100,000Ω)杂质936的情况下,由于1灰阶所对应的电阻317.5Ω和杂质的电阻并列地连接,因此,夹持杂质的两条基准电压配线之间的合成电阻约为316.46Ω(1/((1/317.46Ω)+(1/100k))≈316.46Ω),较之于原来的1灰阶所对应的电阻值317.46Ω,变化了1Ω。因此,总电阻值从20kΩ变化为19.999kΩ(19999Ω)。
此时,该部分的电压约为79.12mV(5V×316.46Ω÷19.999kΩ≈0.07912V)。由于夹持有杂质,导致与原来的电压79.37mV相比,仅仅变化了0.25mV(79.37-79.12=0.25)。所以,由于前述测试器的电压分辨率仅为1mV,因此,不能够检测出因所夹持的杂质936所引起的电压变化,从而不能检测出杂质936。上述1mV以下的电压变化虽然对液晶面板显示没有影响,但是,要提高源极驱动器的品质,就需要检测出所存在的杂质。
发明内容
本发明是鉴于上述问题而进行开发的,目的在于提供一种能准确地检测出相邻的基准电压配线之间存在的电阻值较大的杂质,从而提高显示驱动用集成电路的质量的显示驱动用集成回路及其配线配置确定方法。
为实现上述目的,本发明的显示驱动用集成电路包括:灰度显示基准电压生成电路,生成n灰阶对应的灰度显示基准电压,其中,n为2以上的整数;D/A转换电路,根据上述n灰阶对应的灰度显示基准电压,对显示数据进行模拟转换;以及n条基准电压配线,相互并列地配置,用于向上述D/A转换电路供给由上述灰度显示基准电压生成电路生成的上述n灰阶对应的灰度显示基准电压,该显示驱动用集成电路的特征在于:配置上述n条基准电压配线使得相邻的2条基准电压配线之间的电位差为2灰阶以上的电位差。
根据上述特征,配置有n条相互并列设置的基准电压配线以使得相邻的2条基准电压配线之间的电位差为2灰阶以上的电位差,因此,相邻的2条基准电压配线之间的电位差将变大,其中,n条基准电压配线用于对D/A转换电路供给n灰阶对应的灰度显示基准电压。所以,即使相邻的基准电压配线之间存在较大电阻值的杂质,也能够使因该杂质引起的基准电压配线之间的电位差的变化值大于测试器的分辨率。因此,能准确地检测出相邻的基准电压配线之间存在的电阻值较大的杂质,从而能提高显示驱动用集成电路的品质。
为了实现上述目的,本发明的显示驱动用集成电路的配线配置确定方法的特征在于:确定n条基准电压配线的配置使得相邻的两条基准电压配线之间的电位差为2灰阶以上的电位差,其中,该n条基准电压配线相互并列地配置,用于供给n灰阶对应的灰阶显示基准电压,n为2以上的整数。
根据上述特征,确定n条基准电压配线的配置以使得相邻的2条基准电压配线之间的电位差为2灰阶以上的电位差,因此,相邻的2条基准电压配线之间的电位差将变大,其中,n条基准电压配线相互并列设置,用于对D/A转换电路供给n灰阶对应的灰度显示基准电压。所以,即使相邻的基准电压配线之间存在较大电阻值的杂质,也能够使因该杂质引起的基准电压配线之间的电位差的变化值大于测试器的分辨率。因此,能准确地检测出相邻的基准电压配线之间存在的电阻值较大的杂质,从而能提高显示驱动用集成电路的品质。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外,以下参照附图来明确本发明的优点。
附图说明
图1是表示本发明的实施方式的液晶显示装置的要部结构的框图。
图2是表示被设置在上述液晶显示装置中的液晶面板的要部结构的电路图。
图3是表示上述液晶显示装置在施加电压较高时的液晶驱动波形的波形图。
图4是表示上述液晶显示装置在施加电压较低时的液晶驱动波形的波形图。
图5是表示被设置在上述液晶显示装置中的源极驱动器的概略结构的框图。
图6是表示源极驱动器的详细结构的框图。
图7是表示在上述源极驱动器中设置的灰度显示基准电压生成电路的结构的框图。
图8是表示在上述源极驱动器中设置的D/A转换电路的结构的电路图。
图9(a)是在上述D/A转换电路中设置的模拟开关的结构的说明图,9(b)是上述模拟开关的动作的说明图。
图10是表示上述D/A转换电路动作的真理值表。
图11是表示在上述源极驱动器中设置的D/A转换电路的另一结构的电路图。
图12是表示上述D/A转换电路的另一结构的动作的真理值表。
图13是表示现有技术的液晶显示装置的要部结构的框图。
图14是表示在上述液晶显示装置中设置的液晶面板的要部结构的电路图。
图15是表示上述液晶显示装置在施加电压较高时的液晶驱动波形的波形图。
图16是表示上述液晶显示装置在施加电压较低时的液晶驱动波形的波形图。
图17是表示被设置在上述液晶显示装置中的源极驱动器的概略结构的框图。
图18是表示上述源极驱动器的详细结构的框图。
图19是表示在上述液晶显示装置中设置的灰度显示基准电压生成电路的结构的框图。
图20是表示关于上述灰度显示基准电压生成电路的液晶驱动输出电压的灰度显示数据的特性的图表。
图21是表示在上述液晶显示装置中设置的D/A转换电路的结构的电路图。
图22(a)是表示在上述D/A转换电路中设置的模拟开关的结构的说明图,图22(b)是表示上述模拟开关的动作的说明图。
图23是表示上述D/A转换电路的动作的真理值表。
图24是表示在相邻的基准电压配线之间夹持杂质的说明图。
图25(a)及图25(b)是说明被夹持在相邻的基准电压配线之间的杂质对D/A转换电路的输出电压带来的影响的说明图。
图26是表示上述灰度显示基准电压生成电路的另一结构的框图。
具体实施方式
下面,根据图1至图12,说明本发明的实施方式。图1是表示本发明实施方式的液晶显示装置1的要部结构的框图。图2是在液晶显示装置1中设置的液晶面板2的要部结构的电路图。
液晶显示装置1是有源矩阵方式中的典型方式、即TFT(薄膜晶体管)方式的液晶显示装置。该液晶显示装置1具有液晶显示部34和驱动该液晶显示部34的液晶驱动电路(液晶驱动部)35。液晶显示部34具有TFT方式的液晶面板2。并且,在液晶面板2内设置有液晶显示元件12(图2)和后述的对置电极(共用电极)3。
另一方面,在液晶驱动电路35中搭载由IC(集成电路)构成的源极驱动器部4及栅极驱动器部6、控制器8和液晶驱动电源9。并且,控制器8向源极驱动器部4供给显示数据D和控制信号S1,另一方面,向栅极驱动器部6供给控制信号S2。
在液晶面板2中配置有多条栅极信号线10和多条源极信号线11,其中,该多条栅极信号线10以预定的间隔相互平行地设置,该多条源极信号线11在垂直于栅极信号线10的方向上以预定的间隔相互并行地设置。液晶显示元件12被设置在栅极信号线10和源极信号线11的各个交叉点上。各液晶显示元件12具备像素电极13、像素电容14和TFT15。像素电容14的一端与像素电极13连接,另一端与对置电极3连接。对像素电极13的施加电压是通过TFT15的导通/截止来进行控制的。TFT15的源极与源极信号线11连接,TFT15的栅极与栅极信号线10连接,其漏极与像素电极13连接。
在上述结构的液晶显示装置1中,从外部输入的显示数据通过控制器8作为显示数据D被输入到源极驱动器部4,该显示数据D为数字信号。然后,源极驱动器部4对所输入的显示数据D进行分时处理后锁存在多个源极驱动器5中,此后,进行D/A(数字/模拟)转换。并且,通过对分时处理后的显示数据D进行D/A转换所得到的灰度显示用的模拟电压(以下,称之为“灰度显示电压”)经由源极信号线11被输出至液晶面板2内的对应的液晶显示元件12。
从图1所示的源极驱动器部4向源极信号线11供给与显示对象像素的明暗度对应的上述灰度显示电压。另一方面,从栅极驱动器部6向栅极信号线10供给用于使纵向向排列的TFT15导通的扫描信号。然后,通过导通状态的TFT15经由源极信号线11对像素电极13施加灰度显示电压,其中,像素电极13与上述TFT15的漏极连接。电荷积蓄在上述对置电极3和TFT15之间的像素电容14中。这样,液晶的透光率根据上述灰度显示电压而发生变化,从而进行像素显示。
图3是表示液晶显示装置1在施加电压较高时的液晶驱动波形的波形图,图4是表示施加电压较低时的液晶驱动波形的波形图。源极驱动器驱动电压25a、25b是表示源极驱动器5的驱动电压的波形。栅极驱动器驱动电压26a、26b是表示栅极驱动器7的驱动电压的波形。对置电极电位27a、27b表示对置电极3的电位波形。像素电极电压28a、28b表示像素电极3的电压波形。在这里,被施加到液晶材料的电压由像素电极13和对置电极3之间的电位差来表示,在图3和图4中被表示为斜线。
例如,如图3所示,仅在栅极驱动器部6(图1)的栅极驱动器驱动电压26a的电平为“高电平”的期间内,TFT15(图2)导通,表示源极驱动器部4(图1)的源极驱动器驱动电压25a和对置电极3的对置电极电位27a之差的电压被施加给像素电极14。此后,栅极驱动器部6的栅极驱动器驱动电压26a的电平变成“低电平”,TFT15成为截止状态。在这种情况下,由于在像素中存在像素电容14,因此,维持上述电压。
图4和图3的情况相同。图4和图3的区别在于,被施加给液晶材料的电压各自不同,具体而言,图3中的施加电压要高于图4中的施加电压。这样,使得被施加给液晶材料的电压发生模拟变化,由此,模拟地改变液晶的透光率,从而实现多灰阶显示。另外,可显示的灰阶数是由被施加给液晶材料的模拟电压的可选择数所确定的。
图5是表示源极驱动器5的概略结构的框图,图6是表示源极驱动器5的详细结构的框图。源极驱动器5具有移位寄存器16。移位寄存器16根据从控制器8接受的包含启动脉冲SP及时钟CK的控制信号S1来执行移位动作。另外,端子S是级联输出端子。
在源极驱动器5中设置有输入锁存电路17。输入锁存电路17锁存包含R(红)、G(绿)和B(蓝)的显示数据(DR、DG和DB)的数字信号的显示数据D。由输入锁存电路17锁存的显示数据,根据移位寄存器16的移位动作,经过分时处理后被分别锁存在64个取样存储器18中。
此后,由各取样存储器18存储的显示数据,根据与来自控制器8的水平同步信号同步生成的信号(未图示),被一并传送到保持存储器19中。
源极驱动器5具有灰度显示基准电压生成电路23。灰度显示基准电压生成电路23根据由外部基准电压发生电路(相当于图1中的液晶驱动器电源9)供给的电压VR,生成64灰阶对应的灰度显示基准电压。
被一并传送到各保持存储器19的显示数据通过电平转换器电路20被输出到D/A转换电路(数模转换电路)21,根据由灰度显示基准电压生成电路23供给的各灰阶对应的灰度显示基准电压,而被转换为模拟电压信号。之后,由各输出电路22将其作为上述灰度显示电压从各液晶驱动电压输出端子29输出到与各液晶显示元件12(图2)连接的源极信号线911。即,由上述灰度显示基准电压生成电路23生成的灰度显示基准电压对应的灰阶数(如64灰阶)成为可显示的灰阶数(例如,64灰阶)。
图7是在源极驱动器5中设置的灰度显示基准电压生成电路23的结构的框图。灰度显示基准电压生成电路23生成上述多个灰度显示基准电压从而生成中间电压。图7所示的灰度显示基准电压生成电路23生成64灰阶对应的灰度显示基准电压。
上述灰度显示基准电压生成电路23,包括分别输入9个基准电压(中间电压)VI0、VI8、VI16、VI24、VI32、VI40、VI48、VI56和VI63的端子以及8个串联连结的具有用于γ校正的电阻比的电阻元件R0、R1、R2、R3、R4、R5、R6和R7,分别从7等分电阻元件R0的位置和分别8等分电阻元件R1~R7的位置输出64个电压信号(灰度显示基准电压V0、V1、V2......V61、V62和V63)。
如上所述,在被设置于源极驱动器5的灰度显示基准电压生成电路23中内置串联连接的具有被称为γ校正的电阻比的电阻元件,对用于转换为上述灰度显示电压的液晶驱动输出电压赋予基于γ校正的电阻比的折线特性。因此,利用上述电阻比的比率对液晶材料的光学特性进行校正,从而能够进行与液晶材料的光学特性一致的自然的灰度显示。
各D/A转换电路21,根据被传送到保持存储器19中的显示数据,从灰度显示基准电压生成电路23生成的64个灰度显示基准电压V0~V63中选择1个,并向输出电路22输出所选择的灰度显示基准电压的模拟电平的信号。输出电路22对所接收的信号实施变换,并将其从液晶驱动电压输出端子29输出。
图8是用于说明在源极驱动器中设置的D/A转换电路21的结构的电路图。图9(a)是用于说明在D/A转换电路21中设置的模拟开关30的结构的图,图9(b)是用于说明模拟开关30的动作的图。图10是表示D/A转换电路21的动作的真理值表。
分别从灰度显示基准电压生成电路23输出64个灰度显示基准电压V0~V63的64条基准电压配线与D/A转换电路21连接。灰度显示基准电压Vk(0≤k≤63)是(k+1)灰阶对应的灰度显示基准电压。因此,例如,灰度显示基准电压V0是第1灰阶对应的灰度显示基准电压,灰度显示基准电压V1是第2灰阶对应的灰度显示基准电压,灰度显示基准电压V2是第3灰阶对应的灰度显示基准电压。另外,灰度显示基准电压V31是第32灰阶对应的灰度显示基准电压,灰度显示基准电压V32是第33灰阶的灰度显示基准电压。另外,灰度显示基准电压V62是第63灰阶对应的灰度显示基准电压,灰度显示基准电压V63是第64灰阶对应的灰度显示基准电压。
在灰度显示基准电压生成电路23和D/A转换电路21之间并列地配置64条基准电压配线。并且,对基准电压配线进行配置以使得各基准电压配线从灰度显示基准电压生成电路23向D/A转换电路21供给的灰度显示基准电压对应的灰阶依次为“n/2+1灰阶、1灰阶、n/2+2灰阶、2灰阶......n/2+(n/2-1)灰阶、n/2-1灰阶、n/2+n/2灰阶、n/2灰阶”。
在图8所示的示例中,n=64。因此,按照下述顺序对基准电压配线进行配置,即:“33灰阶(灰度显示基准电压V32)、1灰阶(灰度显示基准电压V0)、34灰阶(灰度显示基准电压V33)、2灰阶(灰度显示基准电压V1)......63灰阶(灰度显示基准电压V62)、31灰阶(灰度显示基准电压V30)、64灰阶(灰度显示基准电压V63)、32灰阶(灰度显示基准电压V31)”。
因此,相邻的2条基准电压配线之间的电位差为32灰阶对应的电位差或33灰阶对应的电位差,所以,相邻的2条基准电压配线之间存在32级以上灰阶对应的电位差。
在这里,考察在电位差为32灰阶的2条基准电压配线(譬如,灰度显示基准电压为V32的基准电压配线与灰度显示基准电压为V0的基准电压配线)之间存在电阻值为100kΩ的杂质的情况。
当不存在杂质时,灰度显示基准电压为V32的基准电压配线和灰度显示基准电压为V0的基准电压配线之间的32灰阶对应的电位差变成2539.84mV(79.37mV×32)。当夹持有电阻值为100kΩ的杂质时,灰度显示基准电压为V32的基准电压配线和灰度显示基准电压为V0的基准电压配线之间的合成电阻值约为9090Ω(1/((1/(317.46×32))+(1/100k))≈9090)。因此,较之于原来的32灰阶对应的电阻值10158.72Ω(=317.46Ω×32),仅变化了1068.72Ω。
所以,总电阻值从20kΩ变化为18.931kΩ.因此,在灰度显示基准电压为V32的基准电压配线和灰度显示基准电压为V0的基准电压配线之间的电压约为2400mV(5V×9.090kΩ÷18.931kΩ≈2400mV)。因此,较之于原来的电压2539.84mV,变化了239.84mV(2539.84mV-2400mV=239.84mV),其远远大于测试器的分辨率1mV.因而,能够准确地检测出电阻值为100kΩ的杂质。
如图9(a)所示,各模拟开关30具有栅极G、源极A和漏极B。当栅极G为H(高电平)时,模拟开关30接通,源极A和漏极B导通,当栅极G为L(低电平)时,模拟开关30变成高阻抗(Z)。信号D0B、D1B、D2B、D3B、D4B和D5B分别是信号D0、D1、D2、D3、D4和D5的反转信号。D/A转换电路21根据图10所表示的真理值表向输出端子OUT输出64个灰度显示基准电压V0~V63中的1个。
在这里,考查从图8所示的本实施方式的电路图和图21所示的现有技术的电路图中提取网络表(晶体管的配线信息)时的情况。在网络表中没有考虑灰度显示基准电压V0~V63的顺序,因此,本实施方式的电路图的网络表和现有技术的电路图的网络表完全相同。所以,在实施作为本发明目的的灰度电压差增大的布图时,需要从图8所示的电路图中一并提取作为网络表信息的晶体管配线信息和灰度显示基准电压V0~V63的顺序信息。根据上述配线配置确定方法(展开方法),可生成上述顺序信息。
即,通过对图21所示的现有技术的电路图实施算法编入上述展开方法的配置配线,能够比较简单地实现相邻的灰度显示基准电压差增大的基准电压配线配置和易于布图的晶体管配置。如果使用计算机进行自动配置配线,这种方法就特别重要。这种方法也可用于人工布图。
图11是表示在源极驱动器中设置的D/A转换电路21的另一结构的电路图。图12是表示D/A转换电路21的另一结构的动作的真理值表。
在图11和图12中表示分别对4等分64灰阶所得到的16个灰度显示基准电压V0~V15、灰度显示基准电压V16~V31、灰度显示基准电压V32~V47和灰度显示基准电压V48~V63实施上述参照图8~图10所说明的配线配置确定方法的示例。对信号D0、D1、D2和D3所对应的8灰阶的基准电压配线实施展开(重新配置).
以下,对上述展开(重新配置)进行说明。
式=中间灰阶+1、最初灰阶、中间灰阶+2、最初灰阶+1、中间灰阶+3、最初灰阶+2......中间灰阶+灰阶数/2-2、中间灰阶-2、中间灰阶+灰阶数/2-1、中间灰阶-1、中间灰阶+灰阶数/2、灰阶数目/2。
这里,最初灰阶是以连续的整数所表示的1至n灰阶中、适于本发明的以连续的整数表示的灰阶范围内的最低的灰阶,并且是1灰阶以上,最后灰阶是上述灰阶范围内的最高灰阶,并且为2灰阶以上。最初灰阶、最后灰阶和n灰阶满足1≤最初灰阶<最后灰阶≤n灰阶,此时,灰阶数=最后灰阶-最初灰阶+1(灰阶数为偶数),中间灰阶=最初灰阶+灰阶数/2-1。
当上述顺序适用于1至16灰阶(V0至V15)时,最初灰阶为1(V0)、最后灰阶为15(V16)。灰阶数为16-1+1=16,中间灰阶为1+16/2-1=8。
如下式所述,利用上述最初灰阶、最后灰阶和灰阶数来计算灰阶的配置顺序(括号内为灰阶数的算出值),
式=中间灰阶+1(9)、最初灰阶(1)、中间灰阶+2(10)、最初灰阶+1(2)、中间灰阶+3(11)、最初的灰阶+2(3)......中间灰阶+灰阶数/2-2(14)、中间灰阶-2(6)、中间灰阶+灰阶数/2-1(15)、中间灰阶-1(7)、中间灰阶+灰阶数/2(16)、中间灰阶(8)。
如果用灰度信号来表示上述展开结果,则为V8、V0、V9、V1、V10、V2......V13、V5、V14、V6、V15、V7,成为图11所示的V0至V15的配置顺序。
同样地,当上述顺序适用于17至32灰阶时,最初灰阶为17(V16)、最后灰阶为32(V31)。灰阶数为32-17+1=16,中间灰阶为17+16/2-1=24,其结果为25(V24)、17(V16)、26(V25)、18(V17)、27(V26)、19(V18)......30(V29)、22(V21)、31(V30)、23(V22)、32(V31)、24(V23),成为图11所示的V16至V31的配置顺序。
可以用相同的方法计算出V32至V47、V48至V63的配置顺序。
如图11所示,可以对一部分灰阶实施上述展开,以取代对所有n灰阶实施上述展开。在这种结构中,在相邻的2条基准电压配线之间存在8灰阶以上的电位差。
另外,为了便于说明,利用64灰阶的D/A转换电路对上述展开方法进行了说明。但是,本发明并不限于此。上述展开方法对多于64灰阶的D/A转换电路(如256灰阶)和少于64灰阶的D/A转换电路(如8灰阶)也是有效的。
此外,说明了在相邻的2条基准电压配线之间存在32灰阶以上的电位差的示例以及存在8灰阶以上的电位差的示例。但是,本发明并不限于此。例如,在图25(b)所示状态的情况下,在相邻的2条基准电压配线之间存在2灰阶以上的电位差即可。
当总电阻和总电阻值为图25(b)所示的状态时,如果按照3灰阶、1灰阶、4灰阶、2灰阶的顺序来配置基准电压配线以使得在基准电压配线之间存在2灰阶的电位差,那么,在3灰阶的配线与1灰阶的配线之间的电位差以及在4灰阶的配线与2灰阶的配线之间的电位差就为2灰阶的电位差。在这种情况下,例如,当不存在杂质时,相邻的3灰阶的配线与1灰阶的配线之间存在的2灰阶的电位差就成为158.74mV(79.37mV×2)。而且,当存在杂质时,在相邻的3灰阶的配线与1灰阶的配线之间存在的合成电阻值约为630.005Ω(1/((1/(317.46×2))+(1/100k))≈630.005)。这样,较之于原来的2灰阶的电阻值634.92Ω(=317.46Ω×2),变化了4.915Ω。
因此,总电阻值由20kΩ变为19.995kΩ。这样,在该部分中3灰阶的配线和1灰阶的配线之间的电压约为157.54mV(5V×630.005Ω÷19.995kΩ≈0.15754)。较之于原来的电压158.74mV,其变化了1.20mV(158.74mV-157.54mV=1.20mV),要大于测试器的分辨率1mV。因而,能够检测出存在的杂质。
只有当配线之间发生短路时,才能用上述灰阶配线方法检测出杂质.即使在配线之间存在杂质,但是,如果在杂质和配线之间存在薄的绝缘膜,那么,利用常规测试就难以检测出杂质。有时在设备的使用过程中绝缘膜被破坏并因杂质而导致发生短路。因此,一般采用强度测试的方法来进行筛选,所谓强度测试是指对使用时可能受损的部分赋予电压变化并事先破坏该部分,从而阻止其进入市场流通。
根据上述灰度电压配线的配置方法,灰度电压配线之间的电压差较之于现有技术的配线配置变大。但是,在灰度电压的最大电压和设备的驱动电压(VCC)相同的情况下,被施加在灰度电压配线之间的最大电压差为VCC/2。因此,还存在进一步提高强度测试的效率的余地。
因此,为提高本实施方式的电路的杂质检测能力,而设置图26所示的测试电路。图26是表示灰度显示基准电压生成电路23a的图.在图7所示的上述灰度显示基准电压生成电路23中追加设置用于提高杂质检测能力的测试电路101。图26的110为配线重新配置区域。在图7的灰度显示基准电压生成电路23中也设置有这种配线重新配置区域,并进行同样的配线重新配置。但是,在图7中省略了其图示。在配线重新配置区域110中,按照图8所示的顺序重新配置由电阻划分所生成的电压V0至V63。在配线重新配置区域110中电压V0至V63的配线被重新配置并与各D/A转换电路21连接。也就是说,图26所示的配线重新配置区域110之后的配线的排列顺序和实际的设备的V0至V63的配线排列顺序相同。不过,在图8中,电压V32的配线在最上侧,电压V31的配线在最下侧,而在图26中则与之相反,电压V31的配线在最上侧,电压V32的配线在最下侧。
测试电路101由开关组102、开关组103(第1开关组)及104(第2开关组)、倒相器105及106构成,在测试模式时,开关组102截止在R0至R7中产生的电压,开关组103及104用于在测试模式时向V0至V63的发生电压24提供信号,倒相器105及106接受用于确定测试模式时的发生电压24的值的信号STRESS。另外,开关组104及103的各开关的结构和图9(a)所示的结构相同。
在测试模式时,信号TEST为“H”,TESTB为“L”。因此,开关组102关断,在电阻R0至R7中生成的灰度电压不再对发生电压24产生影响。信号STRESS是在测试模式时从灰度显示基准电压生成电路23a的外部提供的信号,其“H”电平相当于灰度显示基准电压生成电路23a的工作电压,“L”电平相当于灰度显示基准电压生成电路23a的GND电平。信号STRESS在倒相器105中发生反转,并通过在测试模式时导通的开关组103被提供给在图26中自上而下第奇数条的配线。在倒相器106中进一步发生反转的信号STRESS通过在测试模式时导通的开关组104被提供给在图26中自上而下第偶数条的配线。
即,当STRESS信号为“H”电平时,由开关组103供给的第奇数条的灰度配线的电压为“L”电平(第1电压),由开关组104供给的第偶数条的灰度配线的电压为“H”电平(第2电压)。反过来,当信号STRESS为“L”电平时,由开关组103供给的第奇数条的灰度配线的电压为“H”电平,由开关组104供给的第偶数条的灰度配线的电压为“L”电平。
如上所述,在测试模式时,相邻的灰度配线之间的电压差为设备的工作电压与GND电平之差,其为设备的最大电压差。通过在“H”和“L”之间切换信号STRESS,对灰度配线之间赋予最大电压的强度,从而提高筛选的效率。
如上所述,通过组合使用上述灰度配线方法和强度测试方法,能进一步提高灰度配线部分的杂质检测的灵敏度。
本发明不限于上述实施方式,可在权利要求范围内实施各种变更。即,通过组合在权利要求范围适当变更的技术手段所得到的实施方式也包含在本发明的技术范围内。
作为上述配置的实现方式,优选的是,在本实施方式的显示驱动用集成电路中,按照由n/2+1灰阶、1灰阶、n/2+2灰阶、2灰阶......n/2+(n/2-1)灰阶、n/2-1灰阶、n/2+n/2灰阶、n/2灰阶所确定的顺序来配置上述n条(n为2以上的整数,且是偶数)基准电压配线。
根据上述结构,能够交替地配置1灰阶至n/2灰阶的基准电压配线和n/2+1灰阶至n/2+n/2灰阶的基准电压配线,从而较容易地配置n条基准电压配路以使得在相邻的2条基准电压配线之间的电位差为2灰阶以上的电位差。
再者,本实施方式也适于所有n灰阶中的一部分灰阶。
也适于所有n灰阶中的一部分灰阶的本实施方式可以表示为:中间灰阶+1、最初灰阶、中间灰阶+2、最初灰阶+1、中间灰阶+3、最初灰阶+2......中间灰阶+灰阶数/2-2、中间灰阶-2、中间灰阶+灰阶数/2-1、中间灰阶-1、中间灰阶+灰阶数/2、中间灰阶。
这里,最初灰阶是以连续的整数所表示的1至n灰阶中、适于本发明的以连续的整数表示的灰阶范围内的最低灰阶,并且是1灰阶以上,最后灰阶是上述灰阶范围内的最高灰阶,并且为2灰阶以上,1≤最初灰阶<最后灰阶≤n灰阶,灰阶数=最后灰阶-最初灰阶+1(灰阶数为偶数),中间灰阶=最初灰阶+灰阶数/2-1。
优选的是,上述灰度显示基准电压生成电路具备用于对相邻的2条基准电压配线之间供给驱动电压量的电位差的测试电路。
另外,优选的是,上述测试电路包括用于分别对上述n条基准电压配线中第奇数条的基准电压配线提供第1电压的第1开关组和用于分别对第偶数条的基准电压配线提供第2电压的第2开关组,上述第1电压与上述第2电压之间的电位差是与上述驱动电压相当的电位差。
本发明可适用于具备灰度显示基准电压生成电路、D/A转换电路和基准电压配线的显示驱动用集成电路及其配线配置确定方法,其中,灰度显示基准电压生成电路生成灰阶电平的灰度显示基准电压,D/A转换电路根据上述灰度显示基准电压对显示数据进行模拟转换,基准电压配线用于向D/A转换电路供给上述灰度显示基准电压。
以上,对本发明进行了详细的说明,上述具体实施方式或实施例仅仅是揭示本发明的技术内容的示例,本发明并不限于上述具体示例,不应对本发明进行狭义的解释,可在本发明的精神和权利要求的范围内进行各种变更来实施之。
Claims (8)
1.一种显示驱动用集成电路,包括:灰度显示基准电压生成电路,生成n灰阶所对应的灰度显示基准电压,其中,n为2以上的整数;D/A转换电路,根据上述n灰阶对应的灰度显示基准电压,对显示数据进行模拟转换;以及n条基准电压配线,相互并列地配置,用于向上述D/A转换电路供给由上述灰度显示基准电压生成电路生成的上述n灰阶对应的灰度显示基准电压,该显示驱动用集成电路的特征在于:
配置上述n条基准电压配线使得相邻的2条基准电压配线之间的电位差为2灰阶以上的电位差。
2.根据权利要求1所述的显示驱动用集成电路,其特征在于:
按照由n/2+1灰阶、1灰阶、n/2+2灰阶、2灰阶......n/2+(n/2-1)灰阶、n/2-1灰阶、n/2+n/2灰阶、n/2灰阶所确定的顺序来配置上述n条基准电压配线,其中,n为2以上的整数,且是偶数。
3.根据权利要求1所述的显示驱动用集成电路,其特征在于:
按照由中间灰阶+1、最初灰阶、中间灰阶+2、最初灰阶+1、中间灰阶+3、最初灰阶+2......中间灰阶+灰阶数/2-2、中间灰阶-2、中间灰阶+灰阶数/2-1、中间灰阶-1、中间灰阶+灰阶数/2、中间灰阶所确定的顺序来配置上述n灰阶中由连续的整数表示的偶数灰阶所对应的基准电压配线,其中,
最初灰阶是以连续的整数所表示的1至n灰阶中、以上述连续的整数表示的偶数灰阶范围内的最低灰阶,并且是1灰阶以上;
最后灰阶是上述灰阶范围内的最高灰阶,并且为2灰阶以上;
1≤最初灰阶<最后灰阶≤n灰阶;
灰阶数=最后灰阶-最初灰阶+1,其中,灰阶数为偶数;
中间灰阶=最初灰阶+灰阶数/2-1。
4.根据权利要求1所述的显示驱动用集成电路,其特征在于:
上述灰度显示基准电压生成电路具备用于对相邻的2条基准电压配线之间供给与驱动电压相应的电位差的测试电路。
5.根据权利要求4所述的显示驱动用集成电路,其特征在于:
上述测试电路包括用于分别对上述n条基准电压配线中第奇数条的基准电压配线提供第1电压的第1开关组和用于分别对第偶数条的基准电压配线提供第2电压的第2开关组;
上述第1电压与上述第2电压之间的电位差是与上述驱动电压相当的电位差。
6.一种显示驱动用集成电路的配线配置确定方法,其特征在于:
确定n条基准电压配线的配置使得相邻的两条基准电压配线之间的电位差为二灰阶以上的电位差,其中,该n条基准电压配线相互并列地配置,用于供给n灰阶对应的灰度显示基准电压,n为2以上的整数。
7.根据权利要求6所述的显示驱动用集成电路的配线配置确定方法,其特征在于:
按照由n/2+1灰阶、1灰阶、n/2+2灰阶、2灰阶......n/2+(n/2-1)灰阶、n/2-1灰阶、n/2+n/2灰阶、n/2灰阶所确定的顺序来配置上述n条基准电压配线,其中,n为2以上的整数,且是偶数.
8.根据权利要求6所述的显示驱动用集成电路的配线配置确定方法,其特征在于:
按照由中间灰阶+1、最初灰阶、中间灰阶+2、最初灰阶+1、中间灰阶+3、最初灰阶+2......中间灰阶+灰阶数/2-2、中间灰阶-2、中间灰阶+灰阶数/2-1、中间灰阶-1、中间灰阶+灰阶数/2、中间灰阶所确定的顺序来配置上述n灰阶中由连续的整数表示的偶数灰阶所对应的基准电压配线,其中,
最初灰阶是以连续的整数所表示的1至n灰阶中、以上述连续的整数表示的偶数灰阶范围内的最低灰阶,并且是1灰阶以上;
最后灰阶是上述灰阶范围内的最高灰阶,并且为2灰阶以上;
1≤最初灰阶<最后灰阶≤n灰阶;
灰阶数=最后灰阶-最初灰阶+1,其中,灰阶数为偶数;
中间灰阶=最初灰阶+灰阶数/2-1.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005355016 | 2005-12-08 | ||
JP2005355016 | 2005-12-08 | ||
JP2006284360 | 2006-10-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1979628A CN1979628A (zh) | 2007-06-13 |
CN100508012C true CN100508012C (zh) | 2009-07-01 |
Family
ID=38130765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101641893A Expired - Fee Related CN100508012C (zh) | 2005-12-08 | 2006-12-08 | 显示驱动用集成电路及其配线配置确定方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100508012C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7446800B2 (ja) * | 2019-12-06 | 2024-03-11 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び表示装置 |
-
2006
- 2006-12-08 CN CNB2006101641893A patent/CN100508012C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1979628A (zh) | 2007-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100471623B1 (ko) | 계조 표시용 전압 발생 장치, 및 그것을 포함하는 계조표시 장치 | |
EP0391655B1 (en) | A drive device for driving a matrix-type LCD apparatus | |
KR960004648B1 (ko) | 중간조 표시장치 | |
KR101117981B1 (ko) | 데이터 드라이버 및 이를 이용한 액정 표시장치 | |
CN100538805C (zh) | 显示信号处理装置及显示装置 | |
JP3367808B2 (ja) | 表示パネルの駆動方法および装置 | |
US7495648B2 (en) | Liquid crystal display device | |
CN101661724B (zh) | 显示装置 | |
US7411596B2 (en) | Driving circuit for color image display and display device provided with the same | |
CN103390393B (zh) | 一种调灰电压产生方法及其装置、面板驱动电路和显示面板 | |
US5477234A (en) | Liquid crystal display apparatus | |
KR101133486B1 (ko) | 구동 회로 및 표시 장치 | |
JP2002014656A (ja) | 多階調デジタル映像データを表示するための駆動回路及びその方法 | |
US6844839B2 (en) | Reference voltage generating circuit for liquid crystal display | |
CN100498907C (zh) | 液晶驱动装置 | |
JPH09218671A (ja) | 液晶画像信号制御方法及び制御回路 | |
KR100682001B1 (ko) | 반도체 장치 및 그 시험 방법 | |
CN100424552C (zh) | 平板显示器件的驱动方法和电路 | |
CN100508012C (zh) | 显示驱动用集成电路及其配线配置确定方法 | |
CN101183516A (zh) | 用于液晶显示器的灰度级电压产生模块 | |
KR100877260B1 (ko) | 표시 구동용 집적 회로 | |
KR101284940B1 (ko) | 액정표시소자의 구동 장치 및 방법 | |
KR101388350B1 (ko) | 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치 | |
JPH0580722A (ja) | 液晶表示装置の多階調駆動方法、及びその回路 | |
JPH1164825A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090701 Termination date: 20151208 |
|
EXPY | Termination of patent right or utility model |