TWI345380B - Receiver system and method for automatic skew-tuning - Google Patents

Description

1345380 99年丨〇月26曰修正 九、發明說明： 【發明所屬之技術領域】

本發明是有關於一種接收系統，且特別是有關於 具有自動偏差（Skew)調整功能之接收系統。 【先前技術】 第1A圖繪示傳統接收系統100之方塊圖。接收系統 1〇〇係依據一輸入時脈訊號Ci在週期Tc内取樣N個位元 資料Di，以輸出N個輸出資料Dt。每個輸出資料於係由 N個位το資料Di之一取樣而來。位元資料Di &括位元資 料 Di(l)至 Di(N)。延遲鎖定迴路（Delay 1〇cked 1〇〇p'， DLL)單元lio依據輸入時脈訊號Ci產生N個時脈訊號 此N個時脈訊號Ck包括時脈訊號Ck (1)至Ck (N)。每 個時脈訊號Ck的週期係等於輸入時脈訊號Ci的週期。時 脈訊號Ck(i + 1)係落後其先前的時脈訊號Ck(i)輸入時脈 訊號Ci的週期的ι/Ν。丨係為小於正整數。資料閂鎖 單元120分別以時脈訊號Ck(1)至Ck(N)取樣串列位 元資料Di ( 1)至])i ( N) ’以平行地輪出n個輸出資料Dt， 包括輸出資料Dt ( 1 )至Dt(N)。 第1B繪示N個位元資料Di與時脈訊號ck ( 1 )至Ck (N)在週期Tc内之時序圖之一例。請參考第1B圖，在 本例中，N個位元資料Di係依據n個時脈訊號Ck的上升 緣被取樣。在本例中，每個位元資料係於一個位元時間内 被傳送，一個位元時間係等於初始時脈訊號Ci的週期Tc 1345380 99年10月26日修正 ， 的1/N。位元資料Di(i)與時脈訊號ck(i)間的偏差（Skew) 係為位元資料Di(i)的位元時間Tb(i)的中點與時脈訊號 Ck(i)的上升緣之間的時間間隔。 • 以位元資料Di ( 1)為例。在第1B圖中，位元資料

Di(l)係於位元時間Tb(l)期間内被傳送。位元資料Di(1) 與時脈訊號Ck( 1)間的偏差係為位元時間Tb( 1)的中點與 時脈訊號Ck(l)的上升緣之間的時間間隔。在第1B圖之例 中，位元資料Di(l)與時脈訊號Ck(1)間的偏差係很小， • 因此，位元資料Di(l)可以依據時脈訊號Ck(1)的上升緣 正確地被取樣於其中間區域Μ ( 1)。 然而，每個位元資料與其對應的時脈訊號以之間的 偏差可能會過大，導致Ν個位元資料Di無法被正確地取 樣。第1C圖繪示N個位元資料Di與時脈訊號ck ( 1)至 Ck( N)之時序圖之另一例。請參考第lc圖，位元資料 與時脈訊號Ck(l)間的偏差SK係大約為位元時間Tb(l)的 半’位元資料D i ( 1)係於資料轉換區τ 1期間被取樣。 鲁如此，即得到不正確的輸出資料Dt(1)。因此，若每個位 元資料與其對應的時脈訊號間的偏差過大，或若每個位元 資料Di的位元時間過短，資料閂鎖單元12〇可能會在每 個位元貧料間的資料轉換區期間取樣位元資料。如此，即 會得到不正確的輸出資料。因此，如何設計一個接收系 、、充了以克服上述偏差問題，乃業界所致力的目標。 【發明内容】 種接收系統，包括一控制單元、一相位鎖定迴路 1345380 rp, 1 99年丨0月26¾正 (Phase l0cked l00p，PLL)單元、一相位選擇 延遲鎖定迴路（Delay l〇cked l00p，DLL)單元、二、一 時脈單元與-資料„鎖單元。控制單元輸出制 -選擇訊號。相位敎迴路單元依據—初始時脈；；=與 Μ個PLL時脈訊號。第i個pLL時脈訊號係領先化產生 :ΓΓ:Γ1/Μ個初始時脈訊號的… ^數’ ΚΜ。相位選擇單元依據選擇訊號選擇μ 、為 一’作為一基礎時脈訊號。延遲鎖 L_ : = 個贴時脈訊號 個DLL時脈數’ j<N。取樣時脈單元依據每 且1先第2 個左時脈訊號—相位差， 右時脈訊號該相位差。相位差係由控制： 二的一:—正整數’ k$N。資料閂鎖單元於初始時二:" 的一個週期内依據N個左時脈訊號、N個、、 號與N個右時脈訊號取樣N個位元資；二^ 資料、N個中麥杳姓“加i 貝^'刀別付到N個左 個中央資料4二二資料。第⑽左資料、第k 個DLL時脈;，=貧：係由第k個左時脈訊號 '第k 樣而得。，心、弟 時脈訊號對第k個位元資料取 央資料、左資料與右資料係回授至"二Γ 以輸出控制訊號鱼里 ί工制早TL， m號盥右心 擇11絲調整左時脈訊號、DLL時脈 日樣訊號間的相位 t脈 號’以供取樣下_位元資料之:新選擇基礎時脈訊 1,345380 99年10月26日修正 一種接收系統，包括一控制單元、一 PLL單元、一相 位選擇單元、一DLL單元、'一取樣時脈單元與一資料問鎖 單元。控制單元輸出一控制訊號與一選擇訊號。PLL單元 • 依據一初始時脈訊號產生Μ個PLL時脈訊號。相位選擇單 元依據選擇訊號選擇Μ個PLL時脈訊號之一，作為一基礎 時脈訊號。DLL卓元依據基礎時脈訊號產生ν個])LL時脈 訊號。取樣時脈單元依據每個DLL時脈訊號產生n個左時 脈訊號與N個右時脈訊號。資料閂鎖單元依據N個左時脈 • 訊號、N個中央時脈訊號與N個右時脈訊號來取樣N個位 元資料’以得到N個左資料、N個中央資料與N個右資料。 其中，對應每個位元資料之中央資料、左資料與右資料係 被回授至控制單元，以輸出控制訊號與選擇訊號來調整介 於每個DLL時脈訊號、對應每個DLL時脈訊號之左時脈訊 號與右時脈訊號之相位差，或選擇基礎時脈訊號，以供取 樣下N個位元資料之用。 ” 一種自動偏差（Skew)調整方法，用於一接收系統， ♦包括以下步驟。首先’依據一選擇訊號，選擇_虹時 脈訊號之一，作為一基礎時脈訊號。接著，以dll 脈訊號之-、其對應的左時脈訊號與右時脈訊號來取樣N 個位το貧料之-，分別得到一中央資料、一左資料與 資料。N個DLL時脈訊號係對應基礎時脈訊號。藉由選 N個PLL時脈訊號之另—作為基礎時脈訊號，或藉由調敕 每個DLL時脈訊號與其對應的左時脈訊號與右時脈訊號^ 的相位差，直到每個下N個位元資料的左資料、右資^ 1345380 99年10月26日修正 其中央資料相等，來重複對下N個位元資料進行資料取樣 步驟。 【實施方式】 依據本發明實施例之接收系統包括一控制單元、一相 位鎖定迴路（Phase locked loop，PLL)單元 '一相位選 擇單元 延遲鎖定迴路（Delay locked loop，DLL)單 凡、一取樣時脈單元與一資料閂鎖單元。控制單元輸出一

控制訊號與-選擇訊號。PLL單元依據—初始時脈訊號產 生Μ個PLL時脈訊號。相位選擇單元依據選擇訊號選擇此 個PLL時脈訊號之一，作為基礎時脈訊號。DLL單元依據 基礎時脈訊號產生N個DLL時脈訊號。取樣時脈單元依據 N個DLL時脈訊號產生N個左時脈訊號與N個右時脈訊號。 資料閃鎖單元取樣依據此N個左時脈訊號、此N個虹時 脈訊號與此N個右時脈訊號來取樣N個位元資料，輸出n 個左資料、N個中央資料與N個右f料。對應每個: 料的中央資料、左資料與右資料係被回授至控制單元，以 輸出控制訊號與選擇訊號來調整左脈訊號、DLL時脈訊號 與右時脈訊號_相位差，或選擇基礎時脈訊號 取 樣下N個位元資料之用。 併取 第2圖繪示本發明實施例之接收系統200之方塊圖。 接收糸統200依據-初始時脈訊號π，在初 CI的一個週期Tc内取樣Ν個位5fL#〇 οιη 兀貝科DI。接收系統200 包括一控制早兀210、一 pll單元一4 ,, 230、- DLL單元240、-取樣時| 目立選擇單兀 7夺脈早70 250與一資料閂鎖 1345380 • 99年10月26日修正 . 卓元260。此N個位元資料DI包括位元資料ο〗（！）至pi (N) ’於初始時脈訊號的一個週期内串列地輪入至接收系 統200。N為一正整數。 • PLL單元220接收初始時脈訊號CI，並據以產生M個 PLL時脈訊號Cpll。此Μ個PLL時脈訊號CpU包括似 時脈訊號Cpll(l)至Cpll(M)。Μ係為一正整數。

第3Α圖繪示Ν個位元資料DI、初始時脈訊號〇、依 據初始時脈訊號CI所產生的Μ個PLL時脈訊號^丨丨、一 鲁基礎時脈訊號Cbase在初始時脈訊號ci的—個週期tc内 之時序圖之一例。請參考第3A圖，每個位元資料係於一 . 位元時間内被傳送。此位元時間係等於初始時脈訊號、CI . 的週期Tc的1/N。每個位元資料需在其中央區域期間°被取 樣，以獲得正確的輸出資料。若每個位元資料於資料轉換 區域期間被取樣，即會得到錯誤的輸出資料。例如，若位 元資料DI (1)於其中間區域μ (1)期間被取樣，即可得 鲁到正確的輸出資料。反之，若位元資料DI ( 1 )於資料轉 換區域Τ ( 1)期間被取樣’即會得到錯誤的輸出資料。 °月同時參考第2圖與苐3Α圖。在本實施例中，第（k+1) 個PLL時脈訊號cpii(k+1)係較第k個PLL時脈訊號 Cpii(k)落後一相位差，此相位差係等於初始時脈訊號ci 的週期Tc的1/Μ。例如’在第3A圖中’第2個PLL時脈 。民號Cpll(2)係較第1個pLL時脈訊號Cpll(l)落後—個 等於週期Tc的1/M的相位差，而第3個PLL時脈訊號 (^11(3)係較第2個？1^時脈訊號0〇11(2)落後一個等於週 1345380 99年丨0月26曰修正 期Tc的1/Μ的相位差。k係為小於Μ之正整數。 控制單元210輸出一選擇訊號Sslt來控制相位選擇 單元230，以控制相位選擇單元230來選擇Μ個PLL時脈 訊號Cpll的其中之一 ’作為基礎時脈訊號Cbase。請參考 第3A圖’在本例中，第2個PLL時脈訊號Cpll(2)係被選 擇為基礎時脈訊號Cbase。

DLL單元240係依據基礎時脈訊號Cbase產生“固Dll 時脈訊號CdU。此N個DLL時脈訊號係包括DLL時脈訊號 Cdll(l)至Cdll(N)。第3B圖繪示第3A圖中的位元資料 DI ( 1 )至DI (N)與基礎時脈訊號Cbase、以及DLL時脈 訊號Cdll(l)至Cdll(N)於初始時脈訊號以之一個週期 内之時序圖之一例。請參考第3B圖，在本發明實施例中， 第^ + 1 )個DLL時脈訊號Cdu(i + 1)係較第α虹 號Cdll(i)落後初始時脈訊號CI的週期Tc的Μ。 ==，位元資料M⑴至m⑻係 ==卿）的上升緣分職取樣。i係為小^ 工早兀210輸出一控制訊號Sctrl至取樣時脈單一 =樣時脈單元25〇依據N個Μ ‘ 產生N個左時脈訊號⑽與 遽灿 =一係包括左時 脈訊心嘯括右時脈訊號 第3c圖綠示第犯圖中之位元資㈣⑴至di(n) 1345380 99年丨〇月26曰修正 .與第1個DLL時脈訊號Cdl 1(1)、以及第一個左時脈訊號 Clft(l)與右時脈訊號Crght(l)於週期Tc内的時序圖之一 例。請參考第3C圖，第1個左時脈訊號Clft(l)與第1個 右時脈訊號Crght(l)係對應第1個DLL時脈訊號 Cdll(l)。DLL時脈訊號Cdll(l)係較左時脈訊號ciftU) 落後一個相位差ti，並較右時脈訊號Crght(l)領先相位 差ti。相位差ti係由控制單元210所控制。其他DLL時 脈訊號Cd 11 (i)、左時脈訊號c 1 f t (i)與右時脈訊號 • CrSht(i)之關係亦與DLL時脈訊號Cdll(l)、左時脈訊號

Cl ft(1)與右時脈訊號Crght(1)之關係相同。 資料閂鎖單元260係使用此N個左時脈訊號c 1 f t、 此N個DLL時脈訊號Cdl 1與此N個右時脈訊號Crght取 樣此N個串列輸入的位元資料DI，以分別得到n個左資料 Dlft、N個中央資料Dmid與N個右資料Drght。此N個左 資料包括左資料Dlft(l)至Dlft(N)，而此N個右資料包 括右資料Drght(l)至Drght(N)。請參考第3C圖，係以第 _ 1個位元資料DI ( 1)的取樣步驟為例。在本實施例中， 資料閂鎖單元260係於第1個左時脈訊號cihd)、第i 個DLL時脈訊號Cdll(l)與第1個右時脈訊號crght(i)的 上升緣取樣第1個位元資料DI (1)，以得到第丨個左資料 Dlft(l)、第1個中央資料Dmid(1)、第1個右資料 Drght(l)。其他位元資料DI (2)至DI (N)的取樣步驟 係與位元資料DI ( 1)的取樣步驟相似，於此不再贅述。 在本實施例中，資料閂鎖單元260更輸出N個中央資料 13 1345380 99年10月26曰修正 . Dmid作為N個輸出訊號。 資料閂鎖單元260將此N個左資料D1 ft、此N個中 央資料Dmid與此N個右資料Drght回授至控制單元210。 在本實施例中’在此N個左資料Dlft、此N個中央資料 Dmid與此N個右資料Drght被回授至控制單元21〇後，控 制單元210係判斷第i個中央資料Dmid(i)、第^個左資 料Dlft(i)與第i個右資料Drght(i)是否相等，以決定第 i個DLL時脈訊號Cdll(i)是否適合用來取樣第丨個位元 # 資料 DI ( i)。 在第i個中央資料Dmid(i)、第i個左資料Dlft(i) 與第i個右資料Drght(i)相等的情況下，表示第i個DLL 時脈§fl號Cdll(i)與第i個位元資料£)1(丨）之間的偏差不 大。因此，控制單元210確定第i個dll時脈訊號cdll(i) 係適合用來取樣第i個位元資料DI(i)。因此，控制單元 210控制取樣時脈單元250，保持第i個DLL時脈訊號

Cdll(i)、第〗個左時脈訊號Cift(i)與第丨個右時脈訊號 ® Crght(i)的相位不變。 茲以第3C圖中的第1個左時脈訊號dhd)、第j 個DLL時脈訊號Cdll(l)與第1個右時脈訊號Crght(1：^ 例。位元資料DI(1)係於其中間區域M(1)期間，依據第 1個左時脈訊號Clft(l)、第1個DLL時脈訊號Cdll(l) 與第1個右時脈訊號Crght(1)的上升緣正確地取樣^所得 到的第1個中央資料Dmi(1(1)、第1個左資料^“（◦與 第1個右貧料Drght(l)係相等，即表示第i個DLL時脈訊 1345380 99年丨0月26曰修正 號Cdll(l)與第1個位元資料DI(1)之間的偏差係足夠 小。因此’第1個DLL時脈訊號Cdl 1(1)係適合用來取樣 下N個位元資料DI的第1個位元資料DI ( 1 )。故控制單 元210控制取樣時脈單元250,將第1個左時脈訊號Clft(l) 與第1個DLL時脈訊號Cdl 1(1)之間的相位差ti、和第1 個DLL時脈訊號Cdl 1(1)與第1個右時脈訊號Crght(l) 之間的相位差ti保持不變。對於其他位元資料])i ( 2)至 DI(N)的取樣步驟係與位元資料di(i)的取樣步驟相同， # 於此不再贅述。 當第i個中央資料Dmid(i)、第i個左資料Dlft(i) . 與第1個右資料Drght(i)不相等時，表示第i個DLL時脈 訊號Cdl 1(1)與第丨個位元資料DI(i)之間的偏差可能太 大’導致第i個位元資料DI(i)無法依據第i個DLL時脈 訊號Cdll(i)正確地被取樣。此情況下，控制單元21〇則 會控制取樣時脈單元250來調整第i個左時脈訊號Clft(i) 與第1個右時脈訊號Crght(i)。在調整第i個左時脈訊號 • cift(i)與第i個右時脈訊號CrghUi)的相位數次，且相 位差ti小於一預設門檻值後，第丨個dll時脈訊號cdl l(i) 即被判斷為不適合用來取樣下N個位元資料的第i個 位元資料DI(i)。如此，控制單元210會選擇μ個PLL時 脈訊號Cpll的另一個，作為基礎時脈訊號Cbase，以產生 另外一組N個DLL時脈訊號Cdl 1，以正確地取樣下n個位 元資料DI。 左時脈訊號與右時脈訊號的調整與選擇新的基礎時 15 1345380 . 99年10月26日修正 脈訊號係以以下的例子來說明。第4A圖繪示位元資 料DI、前3個PLL時脈訊號（^11(1)至CpU(3)、基礎時 脈訊號Cbase、第1個dll時脈訊號Cdll(l)、第1個左 時脈訊號Clft(l)與第1個右時脈訊號以扯坟^在初始時 脈訊號CI的一個週期Tc内之時序圖之另一例。 請參考第4A圖，假設第3個PLL時脈訊號以丨丨^) 目鈿係被選擇為基礎時脈訊號cbase。以對第1個位元資 料DI (1)進行取樣為例。位元資料DI (1)係被取樣， Φ 以得到左資料Dlft(l)、中央資料Dmid(l)與右資料 Drght(l) ’上述資料係被回授至控制單元21〇。 在本例雖然第1個位元資料DI (1)依據第1個 左時脈訊號Clft(l)的上升緣被取樣於其中央區域1 )， 但第1個位元資料DI (1)亦依據第1個DLL時脈訊號 Cd 11 (1)與第1個右時脈訊號crght (1)的上升緣被取樣於 資料轉換區域T (1)。由於第1個位元資料DI (1)被取 樣於資料轉換區域T ( 1 )，因此，所得到的第1個中央資 • 料Dmid(l)與第1個右資料Drght(l)係不正確。控制單元 210偵測出中央資料Dmid(l)與左資料Dlft(l)不相等，即 表示中央資料Dmid(l)可能是錯誤的。 在此情況下，首先，控制單元210控制取樣時脈單元 250’藉由降低第1個左時脈訊號cift(l)與第1個DLL時 脈訊號Cdl 1(1)間的相位差ti與第1個DLL時脈訊號 Cdll(l)與第1個右時脈訊號Crght(l)間的相位差ti，調 整第1個左時脈訊號Clft(l)與第1個右時脈訊號 1345380 • 99年10月26曰修正

Crght(l)，以供取樣下—個週期Tc，的下n個 DI之用。 θ竹 第，4Β圖緣示下個位元資料Μ，、第⑽虹時脈訊 ' (1)、調整後的第1個左時脈訊號cift, (1)、 調整後的第1個右時脈職Grght，⑴在f4A圖的週期 TC之後的週期Tc，内之時序圖之一例。如第牝圖所示， 調整後的第1個左時脈訊號Clft，⑴與調整後的第W 右時脈訊號Crght，⑴係被產生，使得相位差ti，小於 φ 第4A圖中的相位差七土。 類似地，控制單元210判斷左資料Dlft，（1)、中 央資料Dmid (1)與右資料Drght，（1)是否相等。如第4B 圖所示，在調整過左時脈訊號Clft(1)與右時脈訊號 crg=：(i)後，左資料Dlft，（1)、中央資料Dmid，（1)與 右資料Drght’ （1)仍不相等。因此，相位差以，需再降 低。 若再降低的相位差ti，小於預設門檻值，則控制單 •元210判斷出DLL時脈訊號Cdll(l)與位元資料DI (1) 間的偏差太大，DLL時脈訊號Cdll(l)不適合用來取樣下 一個位元資料DI (1)。因此，控制單元21〇控制相位選擇 單元230選擇另一個pll時脈訊號作為基礎時脈訊號 Cbase ’以供取樣下N個位元資料之用。 第4C圖繪示下個位元資料DI” 、PLL時脈訊號 Cpll(l)、Cpll(2)、Cpll(3)、新選擇的基礎時脈訊號 Cbase”（1)、對應的左時脈訊號Clft”（1)、右時脈訊號 17 1345380 99年10月26曰修正

Crght”（1)在第4B圖的週期Tc，之後的週期Tc”内之時 序圖之一例。 在第4C圖的例子中’控制單元21 〇控制相位選擇單 元230選擇PLL時脈訊號Cp 11(2)作為新選擇的基礎時脈 訊號Cbase”。接著，DLL單元240類似地依據新的基礎 時脈訊號Cbase”產生對應的n個DLL時脈訊號Cdll” 。 類似地’取樣時脈單元250依據新的DLL時脈訊號Cdll” 產生N個左時脈訊號cift”與N個右時脈訊號Crght”。 在本實施例中，第i個左時脈訊號Cl ft”（i)與第i個DLL 時脈訊號Cdll”（i)間的相位差ti，以及第i個dll時脈 訊號Cdll”（i)與第i個右時脈訊號Crght”（i)間的相位 差ti係被設定為一預設初始值，此預設初始值係大於預 設門根值。 請參考第4C圖’在產生新的基礎時脈訊號Cbase” 後，第1個位元資料DI”（1)係依據第丨個左時脈訊號 cift”（1)、第1個£)1^時脈訊號CdU，，（1)與第！個右時 脈訊號Crght”（1)的上升緣取樣於其中央區域Μ (丨）。取 樣得到的第1個左資料Dlft”（1)、第1個中央資料 Dmid (1)與第i個右資料沂肋七”（1)係被判斷是否相 等。若為相等’則表示新選擇的基礎時脈訊號Cbase”係 適合用來取樣下一組位元資料。 ，〜在本例令，雖然以位元資料DI ( 1)的取樣步驟為例 來忒明’其他位元資料DI (2)至M (N)的取樣步驟亦 與位το資料DI (1)的取樣步驟相似。下N個位元資料的

〇\J 备接本 4 ^ 99年10月26日修正 取樣乂驟亦重複此取樣步驟。 在本例中’資料閂鎖單元

時脈訊號與右時脈訊號的上 係以於左時脈訊號、DLL 在實際應用上，資料_、、樣請位兀資料為例。 取樣N個位元資料' ’儿260係可設計為於其下降緣 低通實Γ例中，取樣時脈單元咖包括一電荷泵、一 低通濾波态與數個壓控延遲鎖定ηα _ dft ^ N N ζΑ ^ 的相位，以調整相位差ti。 第5 依據本發明另1施狀接㈣統。請參 ::::與接收系統2°〇相較之下，接收系統_更包 ^ ;頻早凡2G1與—除頻單元咖。倍頻單元2()1將初 號Π的頻率加倍。除頻單元2〇2接著將初始時 ㈣找W，如此即可在產生PLL時脈訊號 _之前，校正初始時脈訊號CI &工作週期（d吻 咖小如此，無論初始時脈訊號π的工作週期為何， 經調整的初始時脈訊號CI，駐作週期係為5〇%。此外， 依據交調整的初始時脈訊號CI，所產生的時脈訊 號CdΠ的高頻抖動（j丨tter)係被降低。 本實施例之接收系統可判斷每個DLL時脈訊號與其 對應的位元資料之間的偏差是否過大。若此偏差過大、而、無 法正確地取樣位元資料，每個DLL時脈訊號與其對應的^ 時脈訊號間的相位差’以及每個DLL時脈訊號與其對應的 99年丨0月26日修正 =脈訊號間的相位差係被降低。若調整過的相位差不小 揭!!设門檻值，且峨触的騎脈減與右時脈訊號取 =到的資料為正確’則接收系統即判斷目前的Ν個DLL 時脈訊號係適合用來取樣下N個位元資料。 :經調整的相位差小於預設Η梭值，即表示不必再調 左日可脈訊號與右時脈訊號，接收系統的控制單元會選擇 P L L時脈訊號的另一個作為基礎時脈訊號，以產生另一組 DLL時脈訊號。此另―組DLL時脈訊號係適合用來正確地 取樣下N個位70資料。藉由選擇個PLL時脈訊號的另一個 ，為基礎時脈訊號’本實施例之接收系統可以自動地調整 母個=LL時脈訊號與對應的位元資料間的偏差，使得每個 位tl貝料可以正確地以DLL時脈訊號來取樣。因此，即使 初始時脈錢ci與第！個位元資料DI⑴間的偏差大於 位兀時間的—半’本接收系統仍可以依據初始時脈訊號CI 產生正確的N個DLL時脈訊號，使得N個位元資料Μ可 以正確地於其中央區域期間被取樣 ，而得到正確的資料。 次、,：此外’在本實施例中’由於接收系統係可於N個位元 貝料的中央區域内取樣N個位元資料，因此，通常出現於 位兀資料的貪料轉換區的高頻抖動不會影響到取樣結 果° ^此’本接收系統對於高頻抖動具有高容忍度。 一上所述’雖然本發明已以一較佳實施例揭露如上， =其並非用以限定本發明。本發明所屬技術領域中具有通 甲知識者’在不脫離本發明之精神和範圍内，當可作各種 飾。a此’本發明之保護範圍當視後附之申請 1345380 99年10月26日修正 專利範圍所界定者為準。

21 1345380 99年10月26日修正 【圖式簡單說明】 第1A圖繪示傳統接收系統100之方塊圖。 第1B繪示N個位元資料與n個時脈訊號之時序圖之 —例〇 第1C圖繪示N個位元資料與n個時脈訊號之時序圖 之另一例。 第2圖繪示本發明實施例之接收系統2〇〇之方塊圖。 第3A圖繪示N個位元資料、初始時脈訊號、依據初 始時脈訊號所產生的]||個PLL時脈訊號、一基礎時脈訊號 在初始時脈訊號的一個週期内之時序圖之一例。 第3B圖繪示第3A圖中的位元資料與基礎時脈訊號、 以及DLL時脈訊號於初始時脈訊號之一個週期内之時序 之一例。 第、3C圖繪示第3B圖中之位元資料與第1個DLL時脈

=以及第一個左時脈訊號與右時脈訊號於週期内的時 序圖之一例。 基礎=二繪t N個位元資料、前3個PLL時脈訊號、 與第1個=、第1個DLL時脈訊號、第1個左時脈訊號 時序m +右扦脈訊號在初始時脈訊號CI的一個週期内之 寸斤圖之另一例。 調整後^圖緣不下個位元資料、帛1個DLL時脈訊號、 在筮㈤個左時脈訊號、調整後的第1個右時脈訊號 4 4第八圖的週期之後的週期内之時序圖之一例。 C圖繪示下個位元資料、pLL時脈訊號、新選擇 22 1345380 99年10月26日修正 的基礎時脈訊號、對應的左時脈訊號、右時脈訊號在第4B 圖的週期之後的週期内之時序圖之一例。 第5圖繪示依據本發明另一實施例之接收系統。 【主要元件符號說明】 110 : DLL 單元 120 :資料閂鎖單元 201 :除頻單元 • 202 :倍頻單元 210 :控制單元 220 : PLL 單元 230 :相位選擇單元 240 : DLL 單元 250 :取樣時脈單元 260 :資料閂鎖單元 • 23

Claims (1)

1345380 99年丨0月2ό曰修正 十、申請專利範圍： I 一種具有自動偏差（Skew)調整功能之接收系統， 包括： 控制單兀’用以輸出一控制訊號與一選擇訊號； 相位鎖疋迴路（Phase i〇cked loop，PLL)單元， 用以依據一初始時脈訊號產生Μ個PLL時脈訊號，該第i 個PLL時脈訊號係領先該第（i + 1)個pLL時脈訊號 個該初始時脈訊號的週期’ i與Μ係為正整數，i<M ; 一相位選擇單元，用以依據該選擇訊號選擇該Μ個 PLL時脈訊號之一，作為一基礎時脈訊號； 延遲鎖疋迴路（Delay l〇cked ΐ〇〇ρ，DLL)單元， 用以依據該基礎時脈訊號，產生]^個DLL時脈訊號，該第 J個DLL時脈訊號係領先該第（j + 1)個DLL時脈訊號i/n 個初始時脈訊號的週期，]•與N係為正整數，i〈N ; 一取樣時脈單元，用以依據每該DLL時脈訊號產生N 個左時脈訊號、N個右時脈訊號，第k個DLL時脈訊號係 落後第k個左時脈訊號一相位差，且領先第k個右時脈^ 號該相位差，該相位差係由該控制訊號決定，k係為一^ 整數，k S N ;以及 —資料閃鎖單元，用以於該初始時脈訊號的一個週期 内依據該N個左時脈訊號、該！^個DLL時脈訊號與該^^個 右時脈訊號取樣N個位元資料，分別得到N個左資料、n 個中央資料與N個右資料，第^^個左資料、第中央資 料與第k個右資料係由該第k個左時脈訊號、該第1^個^ 24 ^45380 卯年10月26曰修正 =脈訊號㈣第k個右時脈訊號對第心位元資料取樣而 得； Λ其中，該些中央資料、該些左資料與該些右資料係回 授至該控制單元，以輪出該控制訊號與簡擇訊號來調整 该左時脈訊號、該DLL時脈訊號與該右時脈訊號間的相位 差，或重新選擇該基礎時脈訊號，以供取樣下N個位元資 料之用。 2. 如申請專利範圍第1項所述之系統，其中，該控 制單元判斷對應每該N個位元資料之左資料、中央資料與 右資料是否實質上相等，以輸出控制訊號與該選擇訊號， 以供取樣該下N個位元資料之用。 3. 如申請專利範圍第2項所述之系統，其中，當對 應每該N位元資料之左資料、中央資料與右資料實質上為 相等時，該控制單元輸出該控制訊號來保持該相位差相 同。 4·如申請專利範圍第2項所述之系統，其中，當對 應每該N位元資料之左資料、中央資料與右資料不相等 時’該控制單元輸出控制訊號來降低該相位差。 5.如申請專利範圍第4項所述之系統，其中，當該 相位差小於一預設門檻值時，該控制單元輸出該選擇訊號 來選擇該Μ個PLL時脈訊號之另一，作為該基礎時脈訊 號’以供取樣該下Ν個位元資料之用。 6·如申請專利範圍第1項所述之系統，其中，在產 生該Ν個PLL時脈訊號前，該PLL單元更將該初始時脈訊 25 99年10月26曰修ίΕ 99年10月26曰修ίΕ 以校正該初始時脈訊號的工作 破的頻率加倍，再除以_ 週期（Duty cycle)。 ^二具有自動偏差調整功能之接收系統，包括： 兀’用以輪出-控制訊號與-選擇訊號； .^ 〇. 依據一初始時脈訊號產生Μ個PLL 時脈訊號， 一相位選擇單元， PLL時脈訊號之-，似用以依據該選擇訊號選擇該⑽個 nTT ^作為一基礎時脈訊號； ULL· 7〇 > EB pt 時脈訊號； 依據該基礎時脈訊號產生N個DLL 個左時’用以依據每該dll時脈訊號產生N 個左時^域與“固右時脈訊號；以及 個Φ水鎖單70 ’用以依據該N個左時脈訊號、該N 、號與N個右時脈訊號來取樣N個位元資料’ 以得到N個左資料、N個中央資料與N個右資料； …其中’對應每該位元資料之該中央資料、左資料與右 貝料係被回授至該控制單元，以輪出該控制訊號與該選擇 efl5虎來於每該DLL時脈訊號、對應每該虹時脈訊 说之左4脈til號與右時脈訊號之相位差，或選擇該基礎時 脈訊號，以供取樣該下Ν個位元資料之用。 8.如申請專利範圍第7項所述之系統，其中，該控 制單70判斷對應每該位元資料之左資料、巾央資料與右資 料疋否相等，以輸出該控制訊號與該選擇訊號，以供取樣 該下Ν個位元資料之用。 26 1345380 99年10月26日修正 9·如申請專利範圍第8項所述之系統，其中，告對 應每該N個位元資料之該左資料、中央資料與右資料^質 上相同時，該控制單元輸出該控制訊號來保持該相位^相 同。 I 〇·如申請專利範圍第8項所述之系統，其中，當對 應每該位元資料所對應之左資料、中央資料與右資料不相 等時’該控制單元輸出該控制訊號來降低該相位差。 II ·如申請專利範圍第1 〇項所述之系統，其中，當 該相位差小於一預設門檻值時，該控制單元輸出該選擇訊 號選擇該Μ個PLL時脈訊號之另一，作為該基礎時脈訊 號’以供取樣該下Ν個位元資料之用。 12. 如申請專利範圍第7項所述之系統，其中，在產 生該Μ個PLL時脈訊號之前，該PLL單元更將該初始時脈 訊號之頻率加倍，再除以二，以校正該初始時脈訊號之工 作週期。 13. —種自動偏差（skew)調整方法，用於一接收系 統，包括： 依據一選擇訊號，選擇Μ個PLL時脈訊號之一，作為 一基礎時脈訊號； 以每Ν個DLL時脈訊號、每該Ν個DLL時脈訊號所對 應的左時脈訊號與右時脈訊號來取樣N個位元資料之一， 分別得到一中央資料、一左資料與一右資料，該N個DLL 時脈訊號係對應該基礎時脈訊號；以及 藉由選擇該Μ個PLL時脈訊號之另一作為該基礎時脈 27 1345380 99年丨0月26日修正 訊號，或藉由調整每該Ν個DLL時脈訊號與其對應的左 脈訊號與右時脈訊號間的相位差，直到每個下位元資 料的左資料、右資料與其中央資料相等，來重複對該 個位元資料進行資料取樣步驟，其中當該些相位差小於一 預設門檻值時，選擇該]^個PLL時脈訊號之另一，作為該 基礎時脈訊號，以供取樣該下N個位元資料之用。 14.如申請專利範圍第13項所述之方法，其中，該 方法更包括： ' 以 依據一初始時脈訊號產生該M個PLL時脈訊號。 15·如申請專利範圍第14項所述之方法，其中，在 產生該Μ個PLL時脈訊號之步驟前，該方法更包括： 將°亥初始時脈訊號之頻率加倍，再除以二，以校正該 初始時脈訊號之工作週期。 16.如申請專利範圍第13項所述之方法，其中，詨 方法更包括： / 依據該基礎時脈訊號產生該Ν個DLL時脈訊號。 17·如令請專利範圍第13項所述之方法，其中，該 方法更包括： ~ 之該左時脈訊號與該 產生對應每該N個DLL時脈訊號 右時脈訊號。 18. 如申請專利範圍第13項所述之方法，1 方法更包括： τ @ 輸出該N個中央資料作為N個輸出資料。 19. 如_請專利範圍第13項所述之方法，其中，該 28 1345380 99年10月26日修正 方法更包括 決定對應每該N個位元貪料之左貢料、中央資料與右 資料是否實質上相等。 • 20.如申請專利範圍第19項所述之方法，其中，當 對應每該N個位元資料之左資料、中央資料與右資料不相 等時，調整每該左時脈訊號、其所對應的DLL時脈訊號與 右時脈訊號間的相位差，或選擇該Μ個PLL時脈訊號之另 一作為該基礎時脈訊號。 • 21.如申請專利範圍第20項所述之方法，其中，當 對應每該Ν個位元資料之左資料、中央資料與右資料不相 等時，降低該些相位差。

29 L345380 99年10月26日修正 七、 指定代表圖： I (一） 本案指定代表圖為：第2圖 (二） 本代表圖之元件符號簡單說明： • 210 :控制單元 220 : PLL 單元 230 :相位選擇單元 240 : DLL 單元 250 :取樣時脈單元 • 260:資料閂鎖單元 八、 本案若有化學式時，請揭示最能顯示發明特徵 的化學式： 無