TWI343608B - Forming reverse-extension metal-oxide-semiconductor device in standard cmos flow and method for forming thereof - Google Patents

Forming reverse-extension metal-oxide-semiconductor device in standard cmos flow and method for forming thereof Download PDF

Info

Publication number
TWI343608B
TWI343608B TW096128173A TW96128173A TWI343608B TW I343608 B TWI343608 B TW I343608B TW 096128173 A TW096128173 A TW 096128173A TW 96128173 A TW96128173 A TW 96128173A TW I343608 B TWI343608 B TW I343608B
Authority
TW
Taiwan
Prior art keywords
region
source
lightly doped
conductivity type
semiconductor device
Prior art date
Application number
TW096128173A
Other languages
English (en)
Other versions
TW200830428A (en
Inventor
Yung Chih Tsai
Chih Ping Chao
Chih Sheng Chang
Michael Yu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200830428A publication Critical patent/TW200830428A/zh
Application granted granted Critical
Publication of TWI343608B publication Critical patent/TWI343608B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1343608 % 第96128173號專利說明書修正本 修正曰期：96.9.5 九、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體裝置，特別是有關於一種具 有反向性延伸之金屬氧化物半導體（reverse-extension • metal-oxide-semiconductor; REMOS)裝置及其製作方法。 【先前技術】 互補式金屬氧化物半導體（complementary metal-oxide-semiconductor; CMOS)元件是現行之積體電 路的關鍵構件。為了達到元件應用要求的效能及可靠性 係提供各種互補式金屬氧化物半導體元件的設計。 在第1圖中顯示普遍使用之互補式金屬氧化物半導 體元件的其中之一種。該互補式金屬氧化物半導體，包 括閘極介電層4及閘極電極6形成於P型井區域16上。 接著 ’ η 型輕摻雜汲/源極（lightly doped drain/source; LDD) 區域12形成於該P型井區域（well regi〇n)l6内的通道區 域附近，且上述η型輕摻雜汲/源極區域12位於閘極介電 層4下方。之後，ρ型袋狀區域（packet region)14形成於 鄰接η型輕摻雜汲/源極區域12的區域，且較佳係位於η 型輕摻雜汲/源極區域下方。接著，形成η型深源/汲極區 域10緊鄰各別的η型輕摻雜汲/源極區域12。上述金屬 氧化物半導體（metal-oxide-semiconductor; MOS)普遍可 稱為 η 型金屬氧化物半導體（n-type metal-oxide-semiconductor; NMOS) 0 0503-A32507TWFl/yungchieh 5 1343608 修正日期：96.9.5 第96丨28173號專利說明書修正本
具有上述結構的金屬氧化物半導體元件，一般會遭 文兩個問題。帛1個問題是袋狀區域14的結構，由於袋 狀區域14具有與n型輕摻雜汲/源極區域]2及n型深源/ 汲極區域10相反的導電類型，因此，會明顯地影響金屬 氧化物半導體元件特性之間的搭配性。據此，若要提升 金屬氧化物半導體元件間的搭配性，將會形成不具有袋 狀區域的金屬氧化物半導體元件。第2個問題是當金屬 氧化物半導體元件開啟時會在Ρ型井區域16產生熱載子 (hot carriers)。由於熱載子具有高的能量，以及一般會被 傳送至鄰近閘極介電層4與ρ型井區域]6之間的介面， 因此會損傷閘極介電層4。 據此，亟需一種可解決上述問題的半導體裝置及其 製作方法，同時，上述製作方法可以使用現行的製程， 而不需要導入額外的步驟。 【發明内容】 有鑑於此，本發明之第一目的係提供一種半導體裝 置。上述半導體裝置，包含一半導體基底；一閘極介電 層，形成於該半導體基底的上方；一閘極電極，形成於 該閘極介電層上；一輕摻雜汲/源極區域，形成於該半導 體基底之中，且該輕摻雜汲/源極區域具有一部分延伸於 5亥閘極電極的下方；一深源/汲極區域，形成於該半導體 基底之中；以及一嵌入區域，係由該半導體基底的一頂 部表面、該輕摻雜汲/源極區域及該深源/汲極區域圍繞的 0503-A32507TWF1 /yungchieh 6 1343608 修正日期：96.9.5 第96128173號專利說明書修正本 區域。 上述半導體裝置，其中該嵌入區域係一第一導電類 型，而該輕摻雜汲/源極區域及該深源/汲極區域係與該第 一導電類型相反的一第二導電類型，其中該輕摻雜汲/源 極區域、該嵌入區域及該深源/汲極區域形成於該半導體 基底内之係該第一導電類型的一次區域之中。 本發明之第二目的係提供一種金屬氧化物半導體。 上述金屬氧化物半導體，包含一半導體基底；一閘極介 電層，形成於該半導體基底的上方；一閘極電極，形成 於該閘極介電層上；一第一導電類型的一嵌入區域，形 成於泫半導體基底之中，且該嵌入區域大體上對準該閘 極電極的一邊緣；一第二導電類型的一輕摻雜汲/源極區 域，开>成於該半導電基底之中，且該第二導電類型係與 第一導電類型相反；一閘極間隙壁，形成於該閘極電極 的一側邊上；以及一該第二導電類型的深源/汲極區域， 形成於該半導體基底之中，且該深源/汲極區域係大體上 對準該閘極間隙壁的一邊緣。 本發明之第三目的係提供一種半導體裝置。上述半 導體裝置’包含-半導體基底’該半導體基底包含一第 一導電類型的一第一區域及與該第一導電類型相反之一 第二導電類型的一第二區域；以及一反向性延伸金屬氧 化物半導體裝置，形成於該第—區域上’且一附加的金 屬氧化物半導體元件形成於該第二區域，其中該反向性 延伸金屬氧化物半導體裝置包含：一閘極介電層，形成 0503-A32507TWFl/yungchieh 7 (S ) 1343608 第96128173號專利說明書修正I 紅日期：96.9.5 於該半導體基底的上方；一閘極電極，形成於該閘極介 電層上，一輕摻雜汲/源極區域，形成於該半導體基底之 中，且遠輕推雜〉及/源極區域具有一部分延伸至該閘極電 極底下；一嵌入區域，係由該半導體基底的一頂部表面、 該輕摻雜汲/源極區域及該深源/汲極區域圍繞的區域，其 中該嵌入區域係該第-導電類型，且該輕推雜沒/源極區 域及該深源/汲極區域係該一第二導電類型。 在上述半導體裝置巾之形成於該二區域之該附加的 金屬氧化物半導體裝置’其包含—附加的閘極介電層， 形成於該半導體基底的上方；—附加的閘極電極，^成 於該附加的開極介電層上；一附加的輕摻雜汲/源極區 域，形成於财導縣底之中；—附加的錄區域，形 成於該半導體基底之中，爲附加㈣狀區域具有一部 分鄰接於該附加的輕摻雜汲/源極區域的一底部；一該 二導電類型之附加的深源/沒極區域，形成於該半導^ 較佳實施例中’該嵌入區域與該附加的： 高域包含一相同的雜質，且大體上-相同的厚产， ===區域與該附加的袋狀區域包含一;同 町雜貝及大體上一相同的厚度。 法t發明之第四目的係提供一種半導體裳置的製作方 法。上述半導體裝置的f作方、丰6u 幻衣作方 底，μ a - 作方法，包括提供一半導體基 :”〔二=導電類型的一區域；形成-間極堆叠 入該使用該閉極堆疊層作為-翠幕，植 導電類型的一第一雜質，以形成一嵌入區域於 0503- A32507TWFl/yungchieh 8 1343608 修正日期：96.9.5 第96128173號專利說明書修正本 忒半導體基底之令；植入一第二導電類型的—第二雜 質’以形成-輕#㈣/源極區域。上述半導體裝置=製 作方法，更包括形成該第二導電類型的—深源"及極區 域，於該半導體基底之t。在—較佳實施㈣，該h 區Ϊ係由該半導體基底的—頂部表面、該輕摻雜區域及 該/米源/>及極區域圍繞的區域。 本發明之第五目的係提供一種半導體裝置的势作方 法。上述半導體裝置的製作方法，包括提供—半導體基 底’其包含-第一區域及一第二區域，其中該第一區二 係一第一導電類型，且該第二區域係與該第一導電類型 相反的一第二導電類型；形成一第一閘極堆疊層於該半 導體基底上方的該第一區域内，且一第二閘極堆疊層於 該半導體基底上方的該第二區域内；植人該第—導^類 型的一第一雜質，以同時地形成一嵌入區域於該第一區 域之中，及一第二輕摻雜汲/源極區域於該第二區域之 中；植入該第二導電類型的—第二雜f，以同時地形成 一第一輕摻雜汲/源極區域於該第一區域之中，及一袋狀 區域於該第二區域之中；形成該第二導電類型的一第一 深源/汲極區域於該半導體基底；以及形成該第二導電類 型的一第一深源/汲極區域於該半導體基底之中。 【實施方式】 接下來，將詳細說明本發明之較佳實施例的製作及 其應用H可以了解是本發明提供許多可應用於廣 0503-A32507TWFl/yungchieh 9 1343608 第96128173號專利說明書修正本 修正曰期：96.9.5 ' 泛領域之具體實施的發明概念。所提出具體實施例僅用 以說明本發明的製作及其應用，並不用以限制本發明的 範圍。 本發明提供一種新的金屬氧化物半導體 • (metal-oxide-semiconductor; MOS)裝置及其製作方法，其 中上述金屬氧化物半導體也可以稱為反向性延伸金屬氧 化物半導體（reverse-extension metal-oxide-semiconductor; ' REMOS)。圖示一開始係顯示本發明之較佳具體實施例之 ® 製作過程中之中間步驟的剖面圖。接著，以較佳具體實 施例的各種變化說明。遍及本發明各種形式之圖示及說 明的實施例中，相似元件符號係用以表示相似的元件。 第2圖顯示一基底20，其中該基底20包括以淺溝槽 隔離（shallow trench isolation; STI)區域隔離的第一區域 100及第二區域200。上述基底20較佳可以是包含一整 個矽的基材，當然，也可以是使用其它一般通常的結構 或材質，例如石夕於絕緣層上（silicon-on-insulator; SOI)及 ® 矽合金。第一區域1 〇〇包含用來形成η型反向性延伸金 屬氧化物半導體（REMOS)元件的Ρ型井（p-weii)區域5〇， 而第二區域200包含用來形成一般的p型金屬氧化物半 導體（PMOS)元件的N型井（N-well)區域60。 在第2圖中’形成一閘極介電層22於基底20上。 依形成之金屬氧化物半導體（MOS)的類型，上述閘極介電 層22可以是氧化矽（silicon oxide)或高介電常數(high幻 材料。在一較佳實施例中，例如是氧化石夕的閘極介電声 0503-A32507TWFI /yungchieh 10 1343608
V ' 第96128173號專利說明書修正本 修正日期：96.9.5
• 22較佳可用來形成輸入/輸出的金屬氧化物半導體（I/O MOS)元件，而例如是高介電常數材料的閘極介電層22 較佳可用來形成核心電路（core circuit)。形成上述閘極介 電層22之較佳的方式，包括例如低溫化學氣相沈積（l〇w temperature chemical vapor deposition; LTCVD)、低壓化 學氣相沈積（low pressure chemical vapor deposition; I^PCVD)、快速熱處理化學氣相沈積（rapid thermal ' chemical vapor deposition; RTCVD)、電漿加強式化學氣 鲁 相沈積（plasma enhanced chemical vapor deposition; PECVD)的化學氣相沈積（chemical vapor deposition; CVD) 法及其它一般可用來形成閘極介電層22的方式。又如第 2圖所示，形成一閘極電極層24於上述閘極介電層22 上。閘極電極層24較佳可以是多晶石夕（polysilicon)、金 屬、金屬合金、金屬石夕化物及其相似物。 第3圖顯示，形成一閘極堆疊層。上述形成閘極堆 疊層的方式，包括圖案化閘極介電層22及閘極電極層 ® 24，以分別形成閘極堆疊層於第一區域100及第二區域 200。餘留之閘極電極層24及閘極介電層22的部分係分 別形成閘極電極1 04,204及閘介電層102,202，以分別構 成包含閘極電極104及閘介電層102的閘極堆疊層，以 及包含閘極電極204及閘介電層202的閘極堆疊層。 如第4圖所示，進行一植入步驟，以導入p型雜質， 進而分別形成欲入區域（embedded region)l 10及輕摻雜没 /源極（light doped drain/source)區域 210 於第一區域 1〇〇 0503-A32507TWF1 /yungchieh 1343608 修正日期：96.9.5 第96128173號專利說明書修正本 及第二區域200。在一較佳實施例中，植入步驟大體上是 垂直的，因此’嵌入區域110及輕摻雜汲/源極區域210 大體上疋分別對準閘極電極1 〇4及閘極電極2〇4的邊 緣。如通常技蟄中，接下來的退火步驟將會導致包括嵌 入區域110及輕摻雜汲/源極區域21〇的植入區域進行擴 散。因此，嵌入區域110及輕摻雜汲/源極區域21〇可些 微地，伸至各閘極電極丨04及閘極電極2〇4的下方。
第5圖顯示，藉由植入較佳係n型雜質的方式，分 別形成輕摻雜汲/源極區域U4及袋狀區域214於第一區 域j〇〇及第二區域200。在一較佳實施例中，上述植入製 程係分別地各以一傾斜α角的兩個步驟進行。也就是 說，先傾斜-α角後，進行植人n_f於閘極電極⑽ 之一側的第一區域100之中及閘極電極2〇4之—側的第 二區域200之中，接著再傾斜—α角’進行植入^型雜 質於閘極電極104及閘極電極2〇4之另一側的第一區域 100及第二區域2〇〇之中’以分別同時形成輕推雜汲/源 極區域114及袋狀區域2〗4。以上述傾斜植入的製程，各 別的輕摻雜區域】14及袋狀區域214延伸至各別的閉極 電極102及閘極電極202更底下的位置。在一較佳實扩 例中，在後續的退火製程之後，各別之輕摻雜區域 及袋狀區域214從嵌入區域m及輕摻雜區域2ι〇的底 :及其通道側邊圍住各別的嵌入區,或11〇及輕摻雜區域 如第6圖所示，接著形成閘極間隙壁116及間極間 〇5〇3-A32507TWFl/yungchieh 12 1343608 第96128173號專利說明書修正本 " 修正日期：96.9.5
隙壁216。形成上述閘極間隙壁n6及閘極間隙壁的 方式’可以是形成-或多個間隙壁層(圖未顯示)，且蝕刻 間隙土層的水平部分。在—較佳實施例中，閘極間隙壁 、及閘極間隙壁216可以是包括氮化次沈積層於氧化次 沈積層的襯塾上。形成上述閘極間隙I η 6及開極間隙 土 ^16的方式較佳可以是電聚加強式化學氣相沈積法、 低壓化學軋相沈積法、常壓化學氣相沈積 (sub-atmospheric chemical vapor deposition; SACVD)；^^ 其匕可形成間隙壁的方式。 在第7圖中，形成矽鍺應激物218於第二區域200， 以作為P型金屬氧化物半導體。在一較佳實施例中，形 成夕錯應激物218的方式，包括使用閘極間隙壁2 i 6及 閘極電極204作為-單幕，於第二區域200形成凹槽， 且蟲晶地成長補於該凹槽之中。料應激物218會提 供-壓縮應力i p型金屬氧化物半導體元件的通道區 域’因此’可提昇各別的W金屬氧化物半導體的效能。 第7圖又顯不’形成深源/汲極區域120及深源汲極 區域220_於基底20之中。藉由一光阻％遮蔽第二區域 200進仃一 n型雜質的植入步驟，以形成深源/汲極區域 接著和除光Ρ且26。同樣地，形成一光阻（圖未顯示） 遮蚊第-區域100’進行_ ρ型雜質的植人步驟，以形成 深源/汲極區域220。完成之深源/汲極區域12〇及深源/ 及極區域22G係大體上分別對準閘極間隙壁1 ^ 6及閉極 間隙壁216的邊緣。 〇5〇j-A32507TWFl/yungchieh 13 1343608 . 第96·73號專利說明書修正本 修正日期：96.9.5 形成矽化區域（圖未顯示）於深源/汲極區域12〇及金 屬氧化物半導體元件之閘極電極1〇4的暴露表面後，接 . 著形成一钱刻停止層（etch stop layer; ESL;圖未顯示）及一 層間介電層（inter-layer dielectric; ILD;圖未顯示），以完成 金屬氧化物半導體元件。形成矽化區域、蝕刻停止層及 層間介電層的方式可以是通常的技藝，因此在此並不再 贅述。 在前述之具體實施例中，形成一 η型金屬氧化物半 導體元件30於第一區域1〇〇，以及形成一 ρ型金屬氧化 物半導體元件32於第二區域200。第8圖顯示金屬氧化 物半導肢元件3 0於開啟的狀態下，嵌入區域11 〇係與各 別的深源/汲極區域120呈相反的導電類型，故嵌入區域 110也可稱為反向性延伸區域。由此，金屬氧化物半導體 元件30也可稱為一反向性延伸金屬氧化物半導體 (reverse-extension metal-oxide-semicoductor; REM0S)元 φ 件。由於深源/汲極區域120具有很高的濃度，部分的嵌 入區域110會被深源/汲極區域12〇中的η型雜質中和， 使得嵌入區域110會被縮小至大體上閘極電極1〇2及閘 極間隙壁116底下的區域。如第8圖所示，當提供一閘 極電壓（Vg)至閘極電極104’且開啟反向性延伸金屬氧化 物半導體元件30，使得一 n型導電路徑存在於源極及汲 極之間。第8圖中，為了清楚的表示，導電路徑係色彩 較暗的部分。 值付’主思的疋，嵌入區域11 〇係ρ型推雜區，因此 0503-A32507TWFl/yungchieh 1343608 第96128173號專利說明書修正本 " 修正日期：96.9.5 :::可：為隔離區域。例如若產生熱載子_ carrier) 广刘2 #區戈1〗0會使得熱載子遠離閘極介電層102的 102的;^⑵如第8圖所示。因此，可降低閘極介電層 人㈣貝劳。更特別的是，一般在鄰接之邊角130的閘極 二會比較強。在本實施例中，形成嵌入區 -曰增加深源/沒極區域丨2〇與閘極電極104底部的 角130之間的距離。目此，不但可降低鄰接之邊角㈣ 的閘介電| 1G2的電場，也可降低閘極電極底部之 130放電的可能性。 反向性延伸金屬氧化物半導體與元件之間的特性具 有良好的搭配性。其中一的理由是，在典型金屬氧化物 半導體7L件中，具有與各別的深源/汲極區域相反類型之 袋狀區域，且袋狀區域明顯地會影響元件之間之特性的 搭配性。在本實施例中，典型金屬氧化物半導體元件中 的袋狀區域會被轉變成為與源/没極區域相同類型的輕摻 雜汲極(LDD)區域114 ’因此可以提昇與元件間之特性的 搭配性。在本發明之較佳實施例中，雖然在形成嵌入區 域110時，同時導入與源/汲極區域相反類型的雜質於閘 極電極104的頂部區域，使得閘極電極]〇4的頂部區域 具有與源/汲極區域相反類型的摻雜區域，但由於與源/ 汲極區域相反類型的摻雜區域比較淺，且會被後續的/矽 化步驟消耗，因此不利的影響比較小。 本發明之較佳具體實施例的優點之一，在於使用相 同的罩幕及相同的製程步驟形成嵌入區域u〇及輕摻雜 〇503-A32507TWFl/yungchieh 15 1343608 第96128173號專利說明書修正本 修正日期：96.9.5 沒/源極區域210。同樣地，輕摻雜汲/源極區域〗14及袋 狀區域214也可以是使用相同罩幕及相同的製程步驟形 . 成。因此’形成反向性延伸金屬氧化物半導體元件並不 會產生額外的製作成本。此外，在同一晶片上同時形成 反向性延伸金屬氧化物半導體元件與傳統之金屬氧化物 半導體元件，並不會產生額外的製作成本。在另一實施 例中，也可以在不同的步驟使用不同的罩幕形成輕摻雜 汲/源極區域110及輕摻雜汲/源極區域210。在上述實施 • 例的優點之一，在於可分別調整嵌入區域1〗〇及輕摻雜 汲/源極區域210的深度及濃度，以理想化其效能。同樣 地，也可以分別地形成輕摻雜汲/源極區域〗14及袋狀區 域 214。 雖然上述實施例提供一種形成反向性n型金屬氧化 物半導體元件，可以了解的是，習知該領域者可依本發 明所教示的内容，實現具有與實施例中相反導電類型^ φ 各別井區域、嵌入區域、輕摻雜區域及深源/汲極區域的 反向性P型金屬氧化物半導體元件。如第9圖所示係一 反向性延伸p型金屬半導體元件，其中雜質的類型如第9 圖符號所示。在第10圖中，顯示另一具體實施例，形成 一原生反向性延伸n型金屬氧化物半導體於取代p型井 區域的Ρ型半導體基底_之中。另外，上述實施例也 適用於形成核心元件及輸入/輸出元件。 可以了解到的是’不同的應用需要嵌入區域ιι〇、輕 摻雜汲/源極區域210、輕摻雜區域114及袋狀區域214 0503-Α32507Τ WF1 /yungchieh 1343608 第96128173號專利說明書修正本 修正曰期：96.9.5 之不同的k佳摻雜漠度及深度n述較佳換雜 及深度以理想化積體電路的整體效能。在—實施例；^ 喪入區域〗10及輕摻雜沒/源極區域21G的摻雜漢度是相 同，級數’然而’習知之輕摻雜汲/源極區域的摻雜濃度 係高於袋狀區域的摻雜濃度一個級數。 /又 在第8圖至第10圖中的反向性延伸金屬氧化物半導 體元件是源極區域與汲極區域具有相似結構之對稱性的 反向性延伸金屬氧化物半導體（symmetric REMOS)元 件第11圖、第12圖及第13圖分別顯示一不對稱性的 反向性延伸n型金屬氧化物半導體（asymmetric nm〇s)元 件、一不對稱性的反向性延伸p型金屬氧化物半導體 (asymmetric PMOS)元件及一不對稱性的原生反向性延伸 金屬氧化物半導體（asymmetric native REMOS)元件。在每 一不對稱性的反向性延伸金屬氧化物半導體元件中，只 在源極側或汲極側，形成嵌入區域及輕摻雜區域。在一 較佳實施例中，形成嵌入區域及輕摻雜區域係源極側。 上述不對稱性的反向性延伸金屬氧化物半導體元件也可 以作為靜電放電（electro-static discharge)裝置。在一較佳 實施例中，在汲極側並不形成輕摻雜汲/源極區域。如第 11、12及13圖所示’上述元件分別設置於p型井區域 310、N型井區域320及p型半導體基底300上。 第14圖至第17圖係顯示不對稱性的高壓反向性延 伸金屬氧化物半導體（asymmetric high-voltage REMOS) 元件的各種變化形式’其中在第14圖至第15圖的元件 0503-A32507TWF1 /yungchieh 17 1343608 修正日期：96.9.5 第96128173號專利說明書修正本 係反向性延伸n型金屬氧化物半導體元件，且在第〗6圖 至第17—圖的元件係反向性延伸金屬氧化物半導體元 件。在每一上述反向性延伸金屬氧化物半導體元件中， 形成用以維持高電壓之低雜質濃度的嵌人井區域於沒極 側，此嵌入井區域例如是嵌入式N型井區域330或嵌入 式P型井區域340 ’如第14·17圖所示。在一較佳實施例 中在汲極側並不形成嵌入區域或輕摻雜區域。原因是 嵌入區域及輕摻雜區域的濃度，一般是嵌入井區域濃度 的-或多個級數’因此，在祕卿成的嵌人區域及輕 摻雜區域會抑制反向性延伸金屬氧化物半導體元件的能 力’以維持高電壓。 在第18圖至第20 @中的反向性延伸金屬氧化物半 導體元件也是不_性的金屬氧化物半導體元件，其中 形成嵌入區域及輕摻雜區域於源極側或汲極侧，以及形
成習知之姉㈣域及袋㈣域於未形成嵌人區域及輕 摻雜區域的源極側或汲極側。 、第21圖至第23圖係具有核心嵌入區域、輕摻雜汲， 源極區域於-側’以及輸入/輸出輕摻雜汲/源極區域州 於另-側之非對稱性結構的金屬氧化物半導體元件。在 一較佳實施例中’輸入/輸出輕摻雜沒/源極區域35〇係較 :木:核心嵌入輕摻雜沒/源極區域，且輸入/輸出輕摻雜汲 源極區域的濃度係低於核心嵌人輕摻雜汲/源極區域。 導體可^解的是，有很多的反向性延伸金屬氧化物半 ¥體几件貫施例存在。不管反向性延伸金屬氧化物半導 〇5〇3.A32507TWFl/yungchieh 18 1M3608 第96128173號專利說明書修正本 修正曰期：96.9.5 广件，對稱性或非對稱性的，以及不管上述反向性延 金屬氧化物半導體元件是否隨著習知之金屬氧化半導 /件形成於同-晶片上’僅需要修改各別之光罩的佈 局，且並不需要增加額外的成本。 本發明之較佳實施例中具有許多的優點。如上述 ，由於可藉由嵌入區域保護閘極介電層，因此反向性 延伸金屬氧化物半導體具有較佳的可靠性。而且，形成 本發明之各種；j;同變化的實施例並不需要額外的光罩。 =外’反向性延伸金屬氧化物半導體元件與元件間的特 性具有良好的搭配性。 雖然本發明及其優點已詳細說明如上，可以了解到 2 ’不同的變化、組成及替換在不麟本發明的精神 、把圍内皆應屬於本發明的範圍。再者，本發明的範圍 並不侷限於說明書所述敘之製程、機構、製造、組成、 =能、製作方法以及步驟之特定的實施例。習知該領域 者很輕易了解到，從本發明揭露之製程、機構、製造、 組成、功能、製作方法或步驟，及根據本發明利用目前 存在或之後將發展，其可大體上完成與上 例中相同的功能或可大體上達到與上述對應的 =的結果。據此，後附之範圍應包括在製程、機構、 製造、組成、功能、製作方法以及步驟的範圍内。 〇503-A325〇7TWF]/yungchieh 1343608 第96128173號專利說明書修正本 修正日期：96.9.5 【圖式簡單說明】 點H來配σ圖不明，使得更加了解本發明及其優 的么Ϊ广n &具有輕摻雜$及/源極區域及袋狀區域 的金屬氧化物半導體； 第2圖至第7圖千制从c；二κ 口4不衣作反向性延伸金屬氧化物半 導體元件之中間步驟的剖面圖；
^圖顯示反向性延伸n型金屬氧化物半導體元件 的刼作狀態； 第9圖顯示—對稱性的反向性延伸P型金屬氧化物 半導體元件；
第10圖顯示-對稱性的原生反向性延伸 化物半導體元件； 〃 I 第11圖至第13圖顯示非對稱性的反向性延伸金 氧化物半導體元件；
第14圖至第17圖顯示非對稱性的高壓反向性延伸 金屬氧化物半導體元件； 第18圖至第20圖顯示非對稱性的反向性延伸金屬 氧化物半導體元件’其H人區域及—輕摻雜沒/源極 區域係形成於該深源極或汲極兩者之一側，而另—輕摻 雜汲/源極區域及一袋狀區域係形成於上述嵌入區域及摻 雜〉及/源極區域之另一側；以及 第21圖至第23圖顯示非對稱性的反向性延伸金屬 氧氧化物半導體元件，其中—嵌入區域及一輕摻雜汲/源 0503-A32507TWFl/yungchieh 20 1343608 修正日期：96.9.5 而 第96128173號專利說明書修正本 極區域係形成於該深源極或汲極兩者之一側，而—輸入/ 輸入輕摻雜汲/源極區域係形成於上述嵌入區域及摻雜汲 /源極區域之另一側。 【主要元件符號說明】 相關技術的元件符號： 4〜閘極介電層； 6〜閘極電極； 8〜閘極間隙壁； 10〜n型深源/汲極區域； 12〜η型輕摻雜汲/源極區域； 14〜ρ型袋狀區域； 16〜Ρ型井區域。 本發明實施例的元件符號： 20〜基底， 22〜閘極介電層； 24〜閘極電極層； 26〜光阻； 30〜η型金屬氧化物半導體； 32〜ρ型金屬氧化物半導體；
50〜Ρ型井區域； 60〜Ν型井區域； 100〜第一區域； 102〜閘極介電層； 104〜閘極電極； 11〇〜嵌入區域； 114〜輕摻雜汲源極區域； 116〜閘極間隙壁； 129〜底部邊角； 200〜第二區域； 204〜閘極電極； 120〜深源/汲極區域； 13 0〜邊角； 202〜閘極介電層； 210〜輕摻雜及/源極區域； 0503-A32507TWFl/yungchieh 21 1343608 第96128173號專利說明書修正本 214〜袋狀區域； 21 8〜矽鍺應激層； 300〜p型半導體基底； 320〜N型井區域； 340〜嵌入式P型井區域 修正日期：96.9.5 216〜閘極閘隙壁； 220〜深源/汲極區域； 3 10〜P型井區域； 330〜嵌入式N型井區域； 3 50〜輸入/輸出輕摻雜汲/源極區域。
0503-A32507TWF1 /yungchieh 22

Claims (1)

1343608 • 第96128173號申請專利範圍修正本 ⑴0年1月24曰修正替換頁 . <十、申請專利範園： ---- 1. 一種半導體裝置，包括： 一半導體基底； -« 一反向性延伸金屬氧化物半導體裝置，包含： . 一閘極介電層，形成於該半導體基底的上方； 一閘極電極，形成於該閘極介電層上； 一第一輕摻雜汲/源極區域及一第二輕摻雜汲/源極 區域，分別形成於該閘極電極兩側之半導體基底之中， _ 且該些輕摻雜汲/源極區域具有一部份延伸至該閘極電極 底下，其中該些輕摻雜汲/源極區域係一第一導電類型； 一第一深汲/源極區域及一第二深汲/源極區域，分別 形成於該閘極電極兩侧之半導體基底之中’其中該第 一、第二深汲/源極區域分別與該第一、第二輕摻雜汲/ 源極區域位於該閘極電極之同一側，且該些深没/源極區 域係該第一導電類型； Φ 一嵌入區域，係該第二導電類型，且為由該半導體 基底的一頂部表面、該第一輕摻雜汲/源極區域及該第一 深汲/源極區域圍繞的區域；及 一袋狀區域，係該第二導電類型，形成於該半導體 基底之中，且該袋狀區域具有一部份鄰接於該第二輕摻 雜 >及/源極區域的《—底部。 2. 如申請專利範圍第1項所述之半導體裝置，其中 第一導電類型係p型而第二導電類型係η型。 3. 如申請專利範圍第1項所述之半導體裝置，其中 0503-A32507TWF2/cindy 23 S 1343608 第96128Π3號申請專利範圍修正本 1〇〇年〗月24曰修正替換頁 第一導電類型係n型而第二導電類型係p型。 \ * 4. 如申請專利範圍第1項所述之半導體裝置，其中 該些輕摻雜汲/源極區域、該些深汲/源極區域、該嵌入區 域及該袋狀區域形成於該半導體基底内之該第二導電類 . 型的一次區域之中。 .. 5. 如申请專利範圍第4項所述之半導體裝置，其中 該次區域包括一井區域。 6. —種半導體裝置的製造方法，包括： 提供一半導體基底； φ 形成一反向性延伸金屬氧化物半導體裝置，包含： 形成一閘極介電層於該半導體基底的上方； 形成一閘極電極於該閘極介電層上； 分別形成一第一輕摻雜汲/源極區域及一第二輕摻雜 及/源極區域於該閘極電極兩侧之半導體基底之中，且該 些輕摻雜汲/源極區域具有一部份延伸至該閘極電極底 下，其中該些輕摻雜汲/源極區域係一第一導電類型； 为別形成一第一深汲/源極區域及一第二深汲/源極 _ 區域於該閘極電極兩側之半導體基底之中，其中該第 一、第二深汲/源極區域分別與該第一、第二輕摻雜汲/ 源極區域位於該閘極電極之同一侧，且該些深汲/源極區 域係該第一導電類型； 形成一嵌入區域於一由該半導體基底的一頂部表 面、該第一輕摻雜汲/源極區域及該第一深汲/源極區域圍 繞的區域，其尹該嵌入區域為第二導電類型；及 [S} 0503-A32507TWF2/cindy 24 第96128173號申請專利範圍修正本 Κ)0年u 24曰修正替換頁 :成-袋狀區域於該半導體基底之中 部份鄰接於該第二輕推雜沒/源極區域的一底 /、中該袋狀區域為第二導電類型。 7.如申4專㈣圍第6項所述之半導體裝置的製造 法，其中第-導電類型係P型而第二導電類型係n型。 、8.如申請專利範圍第6項所狀半導體裝置的製造 方法，其中第-導電類型係η型而第二導電類型係ρ型。
、9.如申请專利範圍第6項所述之半導體裝置的製造 、法八中該些輕摻雜汲/源極區域、該些深汲/源極區 域該嵌入區域及該袋狀區域形成於該半導體基底内之 該第二導電類型的一次區域之中。 & 1〇·如申請專利範圍第9項所述之半導體裝置的製 造方法，其中該次區域包括一井區域。 〇503-A32507TWF2/cindy 25
TW096128173A 2006-08-01 2007-08-01 Forming reverse-extension metal-oxide-semiconductor device in standard cmos flow and method for forming thereof TWI343608B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/496,838 US20080029830A1 (en) 2006-08-01 2006-08-01 Forming reverse-extension MOS in standard CMOS flow

Publications (2)

Publication Number Publication Date
TW200830428A TW200830428A (en) 2008-07-16
TWI343608B true TWI343608B (en) 2011-06-11

Family

ID=39028317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096128173A TWI343608B (en) 2006-08-01 2007-08-01 Forming reverse-extension metal-oxide-semiconductor device in standard cmos flow and method for forming thereof

Country Status (3)

Country Link
US (1) US20080029830A1 (zh)
CN (1) CN100530694C (zh)
TW (1) TWI343608B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178930B2 (en) * 2007-03-06 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to improve MOS transistor on-breakdown voltage
JP2009004493A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置及びその製造方法
US8216906B2 (en) * 2010-06-30 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing integrated circuit device with well controlled surface proximity
US10269658B2 (en) 2012-06-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit devices with well regions and methods for forming the same
JP2015141996A (ja) * 2014-01-28 2015-08-03 株式会社東芝 半導体装置及びその製造方法
US10312334B2 (en) * 2016-04-29 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid doping profile
CN110034013B (zh) * 2018-01-12 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445980A (en) * 1988-05-10 1995-08-29 Hitachi, Ltd. Method of making a semiconductor memory device
US5362982A (en) * 1992-04-03 1994-11-08 Matsushita Electric Industrial Co., Ltd. Insulated gate FET with a particular LDD structure
JP2586844B2 (ja) * 1994-12-28 1997-03-05 日本電気株式会社 半導体装置の製造方法
US5811338A (en) * 1996-08-09 1998-09-22 Micron Technology, Inc. Method of making an asymmetric transistor
US6667512B1 (en) * 2000-01-28 2003-12-23 Advanced Micro Devices, Inc. Asymmetric retrograde halo metal-oxide-semiconductor field-effect transistor (MOSFET)

Also Published As

Publication number Publication date
US20080029830A1 (en) 2008-02-07
TW200830428A (en) 2008-07-16
CN100530694C (zh) 2009-08-19
CN101118929A (zh) 2008-02-06

Similar Documents

Publication Publication Date Title
US7678636B2 (en) Selective formation of stress memorization layer
TWI525794B (zh) 包含金屬閘極及形成在隔離結構上之含矽電阻器的半導體裝置
JP4937253B2 (ja) コンタクト絶縁層および異なる特性を有するシリサイド領域を形成するための技法
CN101789397B (zh) 半导体装置的制造方法
US7719064B2 (en) High voltage CMOS devices
TWI312556B (en) Semiconductor structure and fabricating method thereof
US8404551B2 (en) Source/drain extension control for advanced transistors
TWI408735B (zh) 半導體元件的製造方法
TWI343608B (en) Forming reverse-extension metal-oxide-semiconductor device in standard cmos flow and method for forming thereof
US6768179B2 (en) CMOS of semiconductor device and method for manufacturing the same
US8115271B2 (en) Reducing device performance drift caused by large spacings between active regions
TWI385735B (zh) 於半導體裝置中形成應變通道之方法
US9219124B2 (en) Metal gate semiconductor device
US7166876B2 (en) MOSFET with electrostatic discharge protection structure and method of fabrication
US7718494B2 (en) Method for forming high-drain-voltage tolerance MOSFET transistor in a CMOS process flow with double well dose approach
TW201010009A (en) Method for fabricating a semiconductor device and semiconductor device therefrom
US20160197019A1 (en) Semiconductor device and method for fabricating the same
JP2000196079A (ja) Ｍｏｓ半導体の製造方法
TWI495016B (zh) 包括縮減高度之金屬閘極堆疊的半導體裝置及形成該半導體裝置之方法
TW200937522A (en) Dual contact etch stop layer process
TW201125123A (en) High-k/metal gate transistor with L-shaped gate encapsulation layer
JP2004508717A5 (zh)
US8216907B2 (en) Process to fabricate a metal high-K transistor having first and second silicon sidewalls for reduced parasitic capacitance
TW201240096A (en) Performance enhancement in transistors by reducing the recessing of active regions and removing spacers
US8647951B2 (en) Implantation of hydrogen to improve gate insulation layer-substrate interface