TWI343606B - A metal oxide semiconductor device and a method of forming a gate stack containing a gate dielectric layer having reduced metal content - Google Patents

A metal oxide semiconductor device and a method of forming a gate stack containing a gate dielectric layer having reduced metal content Download PDF

Info

Publication number
TWI343606B
TWI343606B TW095135580A TW95135580A TWI343606B TW I343606 B TWI343606 B TW I343606B TW 095135580 A TW095135580 A TW 095135580A TW 95135580 A TW95135580 A TW 95135580A TW I343606 B TWI343606 B TW I343606B
Authority
TW
Taiwan
Prior art keywords
gate
layer
dielectric layer
metal
forming
Prior art date
Application number
TW095135580A
Other languages
English (en)
Other versions
TW200721321A (en
Inventor
David L O'meara
Youngjong Lee
Cory Wajda
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200721321A publication Critical patent/TW200721321A/zh
Application granted granted Critical
Publication of TWI343606B publication Critical patent/TWI343606B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1343606 九、發明說明： 【交又參考之相關申請案】
本發明係關於申請於2004年9月30日之讓渡予本讓渡人的 美國專利申請案編號11/711,721名為「A METHOD FOR FORMING A THIN COMPLETE HIGH-PERMITTIVITY DIELECTRIC LAYER」之申请案’特將其所有内容包含於此作參 考0 【發明所屬之技術領域】 本發明係關於一種閘極堆登的形成方法，更呈體而古，係關 含量以及對整合到閘極堆叠中之閘極;電層:金屬深 【先前技術】 対ιΐί::微電子裝置的最傾徵部尺寸正在接近深 付更快速、更低率之微處理器及數位電路的丨r 2金屬氧化物半導體(CM0S)的尺寸 === ? ’在此等級下穿隧電流可大幅地n，及(、力二埃’ 為了增加裝置可靠度及減少經由電的效能及可靠度。 (電晶體通道)之間極介電層的漏電，; 节數(high-k)閘極介電材料。以電曰曰體技術使用高介電 的介電材料通常被稱為高介電^〜3.9)作為特徵 可以指沈積到基板上(例如，7 外，兩介電常數材料 t如，叫、恥為}的介電材之在基板表面上成長 f或氧化物（例如，Tk2〇5(k〜26) 數材料可包含矽化金 •宁而δ，臨界電壓(Vt) 5 1343606 :移ί ί挑戰之一。此外’閘極材料可與下層 ^材枓進仃學反應或擴散進入下層閘極介電材料。在一 如極電極層可與含Hf的高介電常數材料(例 上列門顯2ί 人’並形成不觸石夕化物材料。被用來解決 至二擴)。然而，此方法將一沈積步獅 r此額外層增加了閘極介電材料的實賴，其可2、=二 的總介電常數，藉此影響到電晶體效能。 11 【發明内容】 ίίϊϊ供一？包含閘極介電層之閘極堆疊的形成方法。 在本七明之-貫施例中，提供一種閘極堆疊的形 電I列ΪΖΐί,基板提供至處理室；在基板上沈積閘極^ 曰，k擇性地自閘極介電層的至少一部分來蝕刻金 量Γίΐί閘極介電層;及在崎閘:介電 ?，成閘电極層。在—例中，該閘極介電層 i屬氧氮化物、金屬矽化物或氮化之金屬矽化物: 在本伽實關巾，提供—侧轉疊 猎由下列步驟所達成：將基板提供至處理室； 代 Ϊ 層 形成ί=;施= 氧其t導，)裝置包含:具有換雜區 /取” r町丞板’及形成在基板上介於摻 =極堆疊包含-形成在基板上且具有金元素 數膜，而間極電極係形成於該高介電常數膜ί該 數膜與問極電極介面處的金屬空乏區域，兮全 部分乏_之金料素濃度係實紅低於該_常^的= 【實施方式】 具體:ΐ而;關===係，閣極堆疊的形成方法，更 斜金由控做屬深度輪廓來達成減少金屬含量。 材料的控制具有下列效果：減少閘極電極 白下方閘極介電材料間的化學反應；減少雜質、金屬及h 望^蛋電極材料擴散；及允許吾人將閘極堆疊的功函數調整至^ 現參關示’圖1絲據本發明之實麵 =圖^極堆疊動包含：基板112，具有推雜區域113^ ’，極區域113及没極區域114);閘極介電層116，形成於基板 2上’及閘極電極1Π ’形成於閘極介電層U6上。例如，基 U2可包含Si、Ge、Si/Ge或GaAs。此外，基板112可包含g缘 體上覆矽(soi)材料。例如，絕緣體可為Si〇2。根據所形成之裝置 類型，Si基板可為n型或p型。基板(晶圓）可為任何尺寸，&如 200 mm基板、300 mm基板或甚至更大的基板。 根據本發明之一實施例，閘極介電層116可為包含金屬氧化 物至屬氧氮化物、金屬砍化物或氣化之金屬碎化物的高介電常 數層，包含 Ta205、TaSiOx、TaSiOxNy、Ti02、Zr02、A1203、Y2〇3、 Hf02、HfSiOx、HfSiOxNy、HfOxNy、HfA10x、HfTaOx、HfH〇x、 Zr02、ZrSiOx、ZrSiOxNy、ZrOxNy、SrOx、SrSiOx、SrSiOxNy、LaOx、 LaSiOx、LaSiOxNy、LaA10x、La2Hf203、LaSc03' DySc03、Pr〇2、 Pr203、Ce02、Nd02、Y〇x、YSiOx 或 YSiOxNy ’或其兩種或更多 種之組合或混合物。例如，閘極介電層116之厚度可介於約i〇埃 至約200埃。或者，閘極介電層116之厚度可介於約20埃至約50 埃。 1343606 116^其然ιΜ1中未圖示，閘極堆疊〗〇〇更可包含在間極介電層 /、基板112之介面處的薄介電介電層。例如，該介面岸 =(例如’ Si〇2)、氧化層(例如，肌)或氧氮化層(例如，泌ν )， $其兩種或更多種之組合。包含si基板之積體電路通““ ⑽2及域机〜介電介面層，該電特性包含高 =遷㈣及低電子_密度。包含由叫及域⑽ 介電常數相祕堆疊可允許介面介電層僅具有 f Si基板上沈制極介電層或接續_初始沈積之閘極 二可導致^基板的氧化並在Si基板與介電層的介面處 化介面層。Si基板之氧化係經由氧自介電層往外擴 二丁’藉此增加了閘極介電層的相對金屬含量 明 兀素丄以減少該富含金屬之閘極介電層的金屬含量。在一 ΖΞΪίί叙酿介電射的錢含餅低__始沈積之 雷托ί =中’例如問極電極層117之厚度可為約麵埃。閘極 含全(例如，有推雜之多晶Si或SiGe)，或金屬或 f 了、=、H細、Ti、TiN、T_、Re、Ru、c。、pd、犯、 ' In2〇3、〇S2〇3、Ru〇2、Ir〇2、Zn〇、M〇〇2 及 r吨。 極摊之—實施例中’具有圖1中所示之例示性結構的閘 或输於閘極電極層沈積至閘極介電層上之期間 1343606 之接續處理(例如，回火)期間内、或包含閘極堆疊之裝置之使用 間内的雜質擴散。例如，本發明可減少多晶Si閘極電極層及含册 閉極介電層(例如，卿、Ηβί0χ或删〇χΝ>)間會引起曰不利之介 面化合物(如，铪矽化物)的化學反應，並可減少硼自 散至含Hf閘極介電層。 又曰日 曰擴 ^ ’可湘減少金屬含量及控制閘極介電材料之金屬深度輪 廓，來改變該初始沈積之介電層的介電常數。在一例中，在某種 私度上依據έ玄初始沈積之閘極介電層中的相對石夕含量，其可^且 有介電常數介於約1G至約15的介電常數聰咕。根據^發明^ 一實施例，可使Hf金屬含量自該初始沈積之Ηβί〇χ層中的含量， 降低至貫質上具有接近^〇2(即，3.9)介電常數之]^^*空乏之&〇 中的含量，或任何介於其間的組成。 卫 χ ”，蒼照圖2姻3的是根據本發明之—實施例之形成閘極堆 豐之處理流程圖。圖3A.3D係根據本發明之實施例之閘極堆疊之 意圖。在步驟搬巾，將基板搬(圖3Α中所示)提供至處 理至中。例如，該處理室可為圖5中所示的批次處理系統， 导晶片處理系統。可清理基板302以自基板移除污染物及/或原生 ，外在沈積步驟204前，可將上所述之薄介電介面層形 成於已清理之基板302上。 ，步驟204中如圖3Β中所示，將閘極介電層3〇4沈積於基板 可自各齡屬氧化物、金屬雜物或其概物來選擇閘極 "“ k 304例如，可藉由各種沈積處理來沈積閘極介 ， =但不限制為：熱(非電漿)化學氣相沈積(TCVD)、賴增強化 子氣相尤積(PECVD)、原子層沈積(ALD)及物理氣相沈積(pVD)。 ⑽TCVD處理巾將基板3G2暴露至包含含金屬前驅物 =理C體中-段時期’以沈積期望之閘極介電層3Q4。可沈積閘 電層之處理條件可由真接實驗及/或實驗設計絲決定。例 .、二調處理參數尤其包含：沈積時間、溫度(例如，基板 /皿又）、理至壓力、處喊體及處理氣體之相對氣體流量。例如， 9 1343606 沈積處理之處理參數空間可包含：低於約lOTorr之處理室壓力、 低於2000 seem之處理氣體流量、低於1〇〇〇 sccm之前驅物氣體流 量、及介於約20 °C至約600 °C之基板溫度。 在一例中，當使用TCVD來沈積高介電常數金屬氧化介電層 日守’將包含含金屬别驅物的處理氣體通入至包含已加熱之待處理 基板的處理室中。將基板暴露至處理氣體中一段時間，以沈積期 望之高介電常數金屬氧化層。高介電常數金屬氧化層可由有機金 屬化學氣相沈積(MOCVD)前驅物來沈積。在Hf及Zr(M=Hf, Zr) 之例示性案例中’MOCVD前驅物可包含在高於約300〇c之基板溫 度下可沈積氧化金屬的烧氧基金屬（例如，M(〇R)n)及烧醯胺金屬 (例如，M(NR)4)。例如，烧氧基金屬前驅物可選自四配位錯合物， 如 M(OMe)4、M(OEt)4、M(OPr)4 及 Μ(ΟΒιι)4、其中 Me 為曱基、
Et為乙基、Pr為丙基而But為第三丁基。例如，烧醯胺金屬前驅 物可選自 M(NMe2)4、M(NEt2)4 及 M(NPr2)4。MOCVD 前驅物亦可 選自六配位錯合物，如Μ(ΟΒιι%(ΜΜΡ)2及M(MMP)4，其中MMP 為OCMhO^OMe。熟悉此項技藝者應注意：在不脫離本發明之 範疇下，可使用其他含金屬前驅物。
Hf(OBu)4為含铪之MOCVD前驅物，能夠沈積Hf〇2、Ηβί〇χ 严HfSiOxNy南介電常數層。Ηί*(〇Βιι%具有相對高的蒸氣壓(在65
°C下Pvap〜1 Torr)，因此需要對前驅物及前驅物輸送管線進行最少 的加熱來將前驅物輸送至纽室。此外，项⑽办在溫度低於約 200 °C下不分解，因而大幅地減少了因與腔錢交互個之前驅 物分解以及氣相反應。例如，可使用包含了維持在5〇〇c或更高溫 度之蒸發H驗體注«騎顷〇邮4輪送錢理冑。可使惰性 載氣(fj如’ He、NO與已蒸發之前驅物混合，以助於將前驅物輸 送至處理室。 在適當處理條件下成長理想配比(伽咖_㈣ if Λ所^=金屬，兩者’藉此提供較低的處理複雜度。 然而，包含MQCVD賴物的處理氣體更可包含第二含氧氣體來 1343606 作為弟一氧源，以促進理想配比(stoichiometric)層成長。 類似地’可自MOCVD前驅物及含矽氣體來沈積高介電常數 矽化金屬材料。例如，可使用Hf(0But)4前驅物及含矽氣體將高介 电禾數HfSi〇x層沈積至基板上。例如，該含石夕氣體可包含：石夕烧 [Sii^]、乙矽烷(¾¾]、二氯矽烷[siH2Cl2]、六氯乙矽烷[Si2Cl6]、 雙(第二丁胺基)石夕烧[細2 (NBj) 2]或四(二曱胺基)矽烧[8吻施2) 4]四乙基矽[TE0S ’ Si(OEt)4] ’或其兩種或更多種之組合。高介 ，常數矽化金屬更可包含氮，例如HfSi〇xNy，其中可藉由將含氮 氣體(例如，NH3)添加至處理氣體或藉由離子植入將氮「充填 (stuffing)」進入已沈積之ΗβΚ)χ膜中，來包含氮。 用以成長氧化金屬或矽化金屬之處理氣體更可包含載氣(例 如’惰性氣體)及氧化氣體。該惰性氣體可包含Ar、出、Ne、Ne、 fr、je及Ns中至少一種。例如加入惰性氣體可稀釋處理氣體或 调域理氣體之分壓。例如，該氧化氣體可包含含氧氣體，其包 丨3二、H2〇2、N〇、恥2及N2〇中至少-種。在乙積 祕力用可為：填滿高介電常數氧化金屬或石夕化金 的任何較缺’錢變氧化金屬前驅物的化學性質。此 相中或在沈積表面上之含氧氣體與氧化金屬前驅物間 列氣2参在步驟206中，將閘介電層304暴露至蝕 閘極介電層遍之至少—部分細金屬元 屬元辛的任;二义可，含能夠選擇性地自閘極介電層钱刻金 姓刻氣體或經電椠激化_氣體 ^=激t 所诂夕4登撙W·紅+丨a A , 低傅个知H月之一貫施例，此處 H〇 目L ’選擇性侧處理係由於在钱刻步驟施期間優先 1343606 形成揮發性的含金屬反應產物。在—例卜 餘刻氣體可形成揮發性氧化給或 反:7路至HC1 閘極介電層中之石夕並未被大晉祕匕給反應產物，但HfSixOy 速率的速率受到_ _或以低秘金Μ素之侧 根據本务明之—貫施例，钱 肥、晒、m或其混合 二二1二體’包含HF、 可包含X2氣體，包含F2、α2 4 ΐ f =貫％例’钱刻氣體 =另，例，綱氣體可包含CA氣體 】據$】
該=體I包含#重_Ar，但此並 夕卜二上述的餘刻氣體通入至電聚或非電聚環境中。此 外，在_處理之前可制倾氣體來進行電_ =續蝴之高介電常數層。此技術係揭露於美國專财請案號 711,721中，特將其包含於此作為參考。 八）u 又，在蝕刻步驟206中尤其可調整的處理參數 、處理室壓力、峨體二= 之相對虱粗 。例如，蝕刻步驟206處理之處理參數空 用：低於約1000 Torr之處理室壓力、低於2000 s 流量、及介於約20〇C至約100代之基板溫度。之㈣乱體 圖3C顯示已触刻之閘極介電層3〇6。根據本發明之實施例， 已蝕刻之閘極介電層306在整個厚度的各處可具有實質上均勻的 金屬含量，其中金屬含量係低於未蝕刻之閘極介電層3〇4。在一例 中，έ亥初始沈積介電層304可為矽化金屬或氮化之矽化金屬層， 例如 TaSiOx、TaSiOxNy、HfSi〇x、HfSiOxNy、ZrSiOx、ZrSiOxNy、 SrSiOx、SrSiOxNy、LaSiOxNy 或 YSi〇xNy。在 HfSi〇x 或 HfSiOxNy 的案例中，已蝕刻之閘極介電層306在整個厚度的各處可具有實 貝上均勻的Hf含里。根據本發明之另一實施例，已姓刻之閘極介 電層306可具有緩變金屬深度輪廓，其中在層3〇6低部處的金屬 12 1343606 含量高於層306之頂部。在一例中’初始沈積之介電層304可為 HfSiOx4 HfSiOxNy，而已蝕刻之閘極介電層306可具有緩變Hf 深度輪廓，其中層306實質上包含其頂部處的si〇x(其中X係小於 或等於2)，以及其底部處的HfSi〇x4HfSiOxNy。 緩變金屬深度輪廓可為：自已餘刻至未姓刻區域的金屬濃度 驟然改變，形成類階梯輪廓。或者，可獲得自已蝕刻至未蝕刻區 域之金屬濃度的逐漸改變。例如，在HC1的案例中，金屬濃度輪 廟係藉由HC1及Hf-Cl揮發性物種輕由Si〇2/HfSi〇2層的擴散係數 所決定。當HC1的分壓夠低時，輪廓深度為自我限制，而可獲得 驟然轉變。若未將金屬移除處理完成’即會產生棋声於应。又 在另一例中，初始沈積之介電層304可包含屬層（例 如 ’ Ta205、Ti02、Zr02、Al2〇3、Y2〇3、Hf〇2、zr〇2、sr〇x 或 LaOx、 Y〇x)，而姓刻步驟206可藉由在已姓刻之閘極介電層306中產生 金屬空洞來減少初始沈積之介電層304中的金屬含量。 根據本發明之一實施例，已蝕刻之介電層比初始沈積之介 j有更㈣表®粗糙度。可考慮：由於通常觀察到初始沈積之 1層在層表面具有高金屬含量，因此將介電層暴露錄刻氣體 性侧金屬it素所產生之已侧介電層的表面會比初始沈 積之；I電層的表面更平坦。具有平坦表面之介電 J性整合’其對應到可行之最薄的連續介電層。尤1’若声 ，更多介電膜可橫跨區域以阻止漏電流，藉此改‘ 二勻的電場籍著減少沿職s 生刻部分_，絲刻部分3_的金屬含量實^並 13 1 步驟206的改變。在一例 或HfSi〇xN 2始沈積之介電層304可為·〇x 纖及未飿刻部分^^^實質上包含观邹分 之厚度自3-2(H矣。在另—貫施例中，已颠刻之SiOx部分 3-10埃。例如，即 『' 也歹，，已钱刻之SiOx部分之厚度自 明之金屬空乏層，之介電層，但不像本發 外，吾人並未期望所吹戶夕&電層增加了閘極堆疊的總厚度。此 所能提供的連續且平坦^層=，之”刻層實施例 層中之任何表面知#仏u Γ仍更進一步，在初始沈積介電 上之氧化層沈積，ί此;ί金屬含量所引起），可打斷在介電層 根據本發明所產生“；：二斤沈積之氧化層的電性質。然而， 全覆蓋該初始沈積介提供具有保形性的吨層並完 五人Γ 積電層’導致較佳的電性質。 3〇4b間阻具有在閘極電極材料與未侧部分 以改變已蝕刻戶3丨ο的胜卜/ Υ度。可改玄母—處理之處理參數 刻至未_ ; = Ϊit。雖然在圖㈣實施例中顯示自已餘 已触㈣八^ ，但如上所述，可獲得逐漸轉變。又， 3G4a可具有上述已_層3()6的任何特性。 ί:二V ί圖3D及3F中所示，在已侧問極介電層 可包人U '極層3°8。如參照圖1中所述，閘極電極層308 才准之夕晶S1或siGe)、金屬或含金屬材料，包含w、 、a、TaN、TaSiN、Mo、MoN、Zr、V、HfN、HfSiN、 R1。1 τ。祕、％、RU、C〇、Pd、Ni、k、Pt、In2〇3、〇S2〇3、 Ru02、Ir〇2、ZnO、Mo02 及 Re〇2。 ，一例中，將介電層暴露至蝕刻氣體的影響係使用包含厚 腦〇外介電層(Hf〜35原子百分比、Si〜8原子百分比、〇〜4〇原 子百分比、N〜17原子百分比)的石英基板來檢查。將ΗβΚ)χΝγ介 ，層於400 Torr之處理室壓力及85〇 〇c之基板溫度下暴露至Ηα 氣體40分鐘。經侧之介電層的化學分析顯示：暴露至Ηα氣體 14 厚度自約150 nm減少至約85 nm D在匕外，介 ii5原子百分比減少至小於約g.5原子百分比。經選擇性 」ί 1:層主要包含Si0x，與^英(si〇2)基板具有類似的組成。 粗y·^地將介電㈣整合至難堆疊的—必要條件為：介電材 降上形成一完整膜層，及該完整層具有良好的厚度均 靠要具有良好厚度均句性的完整介電層，以增加裝置ΐ 又並、..里由介電層自閘極電極漏到基板的電子。 =在將_或膜層沈制基板上時，可能會制不同的膜 心η，—6·薄膜成長之特徵在於：藉由將膜 1於乂 板上之理想蟲晶層，但v°lmei"Webei*薄膜成長之特茂 0 Stranski-Krast-- Ζίίΐϊ 板上的逐層成長。在使用介電材料時，常ί 的成=式為 voImer_Weber 及域 stransMrasian〇v 成長見 士敫ΐίΐ發Γί一實施例形成具有經控制之金屬含量的薄 f基板402上的島狀介電材料4〇3。圖例顯示了將f輸；^ $ 403時的Vb丨跡We成長。沈積處理形成具有 = ^ = 403的島部而使基板4〇2在介電材料4〇3的島有部之間裸， :代替城具有無間隙以及良好厚度均勾性的薄完整介^
Der Mer成長模式）。例如，具有厚度D初之島G 义:至約50入’或更大。厚度〇4〇3及島部的棒向尺寸合分M L，403的類型以及基板4〇2的表面製備(例如介 材料403的沈積及退火條件而改變。 、據;丨電 在圖4A巾更將介電材料4〇3沈積至基 4B中所示之基板402上的厚完整介電層4〇4。 =如圖 稱為完全覆蓋介電層(例如，連續覆蓋 電層 紐電層姻可具 的居度D· ”於約3〇A至約越。在獲得完整層之前介電層= 15 1343606 朗的最厚度會在介電材料之間改變，但 。；,，;而，厚度D404對於許多例如需要厚产D ^ χ ^ A的半導裝置而言可能太厚了 ^ mi無法輕易地沈積至基板4021。因此藉由^發^之l ’科_4度d•之完整介電層，接著將盆 選擇性地_層404中的金屬元素，以獲得低 圖4C顯示根據本發明之一實施例形成薄整 ==係藉由下列方式所形成:首二； :斤二電層404’接著將層4〇4暴露至_劑氣體以形 ^D4G7_完整介電層術，薄完 !ί；；?ί^ 5 si0x) j 戶^ D 例，厚度D4Q4可介於約30 A至約200 A。或者， $ 於約5〇 A至約⑽A。根據本發明之 iir〇r^5 A至約5G A。或者，厚度‘可介於約^ 上。圖4D顯示將閘極電極層權形成於已敍刻之閘極介電層衛 成方in’圖4八’顯示一種超薄完整机閑極介電層的形 至A招卜=下列步驟：將厚魏金屬錢化之魏金屬層沈積 有:Li;述初始沈積介電層選擇性地钱刻掉實質上的所 /: 沈積/選擇性餘刻方法提供一種超薄完整Si〇x介電 曰二二^無法輕易地藉由其他方法直接沈積到基板上。 豆且古、壶拉 批-人處理糸統1包含：一處理室10 ;處理管25， ϋ ?7 Μ至排氣官8〇的上端23及密封連接至圓柱形歧管2之 喷ϊ鸹24。排氣管80將來自處理管25的氣體排放至真空 之壓之⑽:以在處理系統1中維持預定的大氣壓力或低於大氣 I罘級之方式(在垂直間隔處的各自水平平面中）支撐複 16 數片基板(晶圓)40的基板支撑件35 禮件35設置於—轉盤26上 ^置處理$ 25，。基板支 轴21上並盤係固定於貫穿罩蓋27的旋轉 租的膜均自度，或者，在處改善整 定於升降裝置22上，_#基板支^ ，27係固 當罩蓋27位於盆最高位置時，置傳入或傳出處理管25。 -氣體輸送端。 歧管2設置複胁菊㈣通人至處理處IG。可圍繞著 管線供給至處^ ，複數種氣體軸氣體供給 條氣係=氣顯示- „或乾，基板4〇:^ί 聚源95 ‘作性電95供給—或多觀體，該電 而連接至處理室電%及藉由《供給管線45 電漿源或由統胖仏能量之^ ϋ波電祕、射頻㈣ 微波能量可介於的情況下’ 為2.45 GHz或8.3 GHz。在一例〇 九J頻率可 設置圓柱形= 二：蓋 3。具，—，表面以抑制由===射J 加熱态15及排^^加熱器7〇所 可g
道。例如，加似Πί A10之室壁中以作為冷卻媒體通 至約90(Γ(：ϋ 可將基板40的溫度維持在約20 V 制哭#=真空_6、收錢84及自動壓力控 ⑻升(i更大的ν:ί;ίί、*86可Γ觸歧 )钇式真工泵浦。在處理期間，可藉由氣體輸送 1343606 系統97之氣體供給管線45來將氣體通入處理室1〇 +，並 APC82來調整處理壓力。收集器84可 = 前驅物材料以及魅物。 ，，監測系統92包含能夠進行即時處理監測的感測器7 ΪΙΪί例i°質譜儀MS、FTIR光譜儀或粒子計數器。控制器90 L 3微處理為、€憶體及數位輸入/輪出接口，該數入 =產溝Ϊ及活化至處理系統1之輸入並且監測自處ΐ 糸、、·充之輸出的控制電壓。此外，控制器90係連 統97、馬達28、處理監測系統92、加熱器2〇、15、 空泵抽系統88，並與上述交換資訊。 61G™ _嶋.亦可以#通== P太二數處理#來施行控制器9G，使基板處理設備施 部Jf步驟’以對執行包含於電腦可讀媒 或多個序列的控制119G作回應。電腦可 二體係用以容納根據本發明之教示所撰寫的程式指 μ納㈣結構、表格、記錄或其他此處所述之資料。 (ΕΡ向媒如光碟、硬碟、軟碟、磁帶、磁光碟、PR〇Ms
* 〇M、快閃 EPR0M )、DRAM、SRAM、SDRAM 生媒t光碟(如cd-rom)或任何其他光學媒體、 -# 、我朮，或/、他具有孔洞式樣之實體媒體、載波〇下述） 或任何其他t腦碑取之舰。 或内在處理系統1之附近，或其可藉由網際網路 置在處理糸統1之遠端。因此，控制器90可使用直 1 。連接至客戶端(即，裝置製造者)之内部網路， 雷^接至仏應商端之内部網路(即，機台製造者）。而且，另一台 内制器、飼服器等)可使用控制器90以藉由直接連結、 内π:路’網際網路中之至少一種來交換資料。 圖5中所示之批次處理系統】僅作為例示性目的， 18 1343606 热知本技蟄者應明白，尚可使用許多不同之特定硬體來施行本發 ，。例如’圖5中之處理系統丨可處理任何尺寸之基板，如2〇〇mm 土板、300 mm基板或甚至更大之基板。且處理系統】可同時處理 上至約200片或更多之基板。或者，處理系統可同時處理上至約 25片基板。 ，者根據本發明之—實施例，可使用單―晶圓沈積系統來沈 極介電層。在申請於2。。4年9月30日之編號為 ， 之名為「A METHOD FOR FORMING A THIN HIGH-PERMITTIVITY DIELECTRIC LAYER」的美
敘述單晶圓沈積系統的一例，特將其全部内容包 f，解可利用本發明的各種修改及變化來施行本發明。因 申請專利範圍的範圍内，可在所述之具體細節之外 【圖式簡單說明】 Ξ ϋ根ΐ本發明之一實施例之_堆疊的橫剖面圖。 本發明之一實施例之形成間極堆叠的處理流程圖。 1據本發明之實施例之閘極堆疊的形成示意圖。 圖。圖4A-4D係根據本發明之一實施例之閑極堆疊的形成示意 的簡據本發明之—實關之處縣_之批次處理系統 【主要元件符號說明】 1 :批次處理系统 2 :歧管 10 :處理室 15 :上加熱器 20 :主加熱器 21 :旋轉車由 19 1343606 22 :升降機 23 ··上端 24 :下端 25 ··處理管 26 :轉盤 27 :罩蓋 28 :馬達 30 :加熱反射器 35 :支撐件 40 ·基板(晶圓） • 45 :氣體供給管線 65 :底加熱器 70:排氣管加熱器 75 :感測器 80 :排氣管 82 :自動壓力控制器(APC) 84 :收集器 86:真空泵浦 88 :真空浦泵系統 _ 90:控制器 92 :處理監測系統 94 :第一氣體源 95 :(遠端)電漿源 96 :第二氣體源 97 :氣體輸送系統 100 閘極堆疊 112 基板 113 摻雜區域 114 摻雜區域 20 1343606 116 :閘極介電層 117 :閘極電極 200 ··處理 202 :將基板提供至處理室 204 :將閘極介電層沈積至基板上，其中該閘極介電層包含金屬元 素 206 :自該閘極介電層的至少一部分選擇性蝕刻該金屬元素，以形 成具有較少金屬含量的已蝕刻閘極介電層 208 :在該已蝕刻閘極介電層上形成閘極電極層 302 :基板 304 :未蝕刻之閘極介電層 304a :已蝕刻部分 304b :未钱刻部分 306:已蝕刻之閘極介電層 308:已蝕刻之閘極介電層 310 :閘極電極層 402 :基板 403 :島狀介電材料 404 :厚完整介電層 407 :薄完整介電層 408 :閘極電極層 21

Claims (1)

1343606 99年6月9曰修正替換頁 95135580(無劃線）、 嗲正本 十二申請專利範圍： h ―，極堆4的形成方法，包含下列步驟： 二基板提供步驟，將基板提供至處理室中； · 該間驟’將閉極介電層沈積至該基板上， 部分;有#自=電層的至少- 頂表。介電層的該部分至少包括該閘極介電層的“ 層 —閑極電極層形成步驟’在該已_介電層上形賴極電極 專利範㈣i項之閘輯疊的軸綠，其巾該閘極介 祕ΪΪΪ屬、魏化金屬、魏金屬或氮化之魏金属，或其 兩種或更多種之組合。 S L、 3電專利範圍第1 堆疊的形成方法’ *中該間極介 办2〇5、TaSiOx、TaSiOxNy、Ti〇2、Zr〇2、Α12〇3、γ2〇3、Hf〇2、 HfSi〇x、HfSi〇xNy、HfOxNy、HfA10x、Hfra〇x、ΗΓΠ〇χ、Zr〇2、 ZrSi〇x、ZrSi〇xNy、Zf〇xNy、Sr〇x、⑽咚、s⑸〇xNy、La〇^ 〇、 LaSiOxNy、LaA10x、La2Hf2〇3、LaSc03、DySc〇3、pr〇2、pr2〇3、 Ce〇2、Nd〇2、Y〇x、YSi〇x或YSi〇xNy ’或其兩種或更多種之組 合。 4. 如申請專利範圍第1項之閘極堆疊的形成方法，其中該閘極介 電層之選擇性蝕刻步驟包含： 將該閘極介電層暴露至熱触刻氣體。 5. 如申請專利範圍第1項之閘極堆疊的形成方法，其中該蝕刻氣 體包含1^、\2、〇^或,〇^\，或其兩種或更多^之組合。” 6. 如申請專利範圍第5項之閘極堆疊的形成方法，其中該蝕刻氣 22 99年6月9日修正替換寅 體句今Ur TT^ 95135580(無劃線） 7.如申於衷1、H>Bl•或HI’或其兩種或更多種之組合。 體包含Γ η’丨耗圍第5項之閘極堆叠的形成方法，其中該触刻氣 8·如申或12 ’或其兩種或更多種之組合。 氣體5項之閘極堆疊的形成方法，其中該成 而該C Η χ5 = - ίΐ_、明或CF4 ’或其兩種或更多種之組合’ 或更。包含啊、卿2、或，或其兩種 盡。 賺’丨电層之5玄至少一部分中的該金屬元素耗 侧在項之閉姆4的形成方法’射該選擇性 侧減少該閘極介電層的厚度甲。2豐的形成方法’其中該選擇性 形成方法’其中該選擇性 度。 體之姻極介電層的表面的表面粗糙 層包含該金屬元素實質上空乏的，而紅_閘極介電 專利_ 13項之閘極堆i的形成方法，其中該叫 15.如申請專利範圍帛i項之閑極堆 電層包含石夕化金屬層或氮化之石夕化^v成方法Ά亥閘極介 層包含未蝕刻部分及已蝕刻部分，兮：蝕刻閘極介電 實質上空乏的SiOx層。 Μ已蝕刻刀包含該金屬元素 】6.如申請專利範圍第1項之間 電廣包含氧化金屬層或氮化之氧化成f法’其中該閘極介 層包含未蝕刻部分及已蝕刻部分 ^而就蚀刻開極介電 以已蝕刻部分具有減少的金屬 23 1343606
含量。 如申晴專利範圍第】項之閘極堆疊的形成方法，其中該閘極電 極層包含下列至少一者··多晶Si、W、WN、Al、Ta、TaN、TaSiN、 Μ〇、MoN、Zr、V、HfN、HfSiN、Ti、TiN、TiSiN、Re、Ru、Co、 Pd、Ni、lr、pt、In2〇3、〇s2〇3、Ru〇2、i 、Zn〇、M〇 R 及 SiGe 〇 如申凊專利範圍第1項之閘極堆疊的形成方法，其中自該閘極 "電層之至少一部分選擇性蝕刻金屬元素包含： 形成已餘刻閘極介電層’包含該金屬元素實質上空乏的Si 層。 x =·如申請專利範圍第18項之閘極堆疊的形成方法，其中該已蝕 介電層更包含未酬㈣化金屬部分或未酬之氮化的石夕 I U孟/蜀〇丨4分。 種閘極堆疊之形成方法，包含下列步驟： 基板提供步驟，將基板提供至處理室中； 20.- —閘極介電層之沈積步驟，將HfSi〇x或H⑸〇χΝ問極 沈積至該基板上； 电嘈 ώ八了閘極介電層之選擇性蝕刻步驟，自該閘極介電層的至少一 ^刀，擇性蝕刻該Hf元素以形成已蝕刻閘極介電層，該閘極介電 二部分至少包括該閘極介電層的整個頂表面，其中該選擇 蝕J包含將該閘極介電層暴露至Ηα蝕刻氣體；及 層。-閘極電極層軸步驟’在該已㈣介電層上形成閘極電極 21.如申凊專利範圍第2〇項之閘極堆疊之形成方法，苴中_ =極介電層包含未細部分及包含Hf實質上空乏之Si〇: J 已蝕刻部分。 x曰9、J 如申请專利範圍第2〇項之閘極堆疊之形成方法，盆 "窀層更薄，且為Hf實質上空乏。 Ί 24 丄： 99年Μ 9日修正替換頁 專概㈣22狀料1成 24·—種金氧半導體(MOS)元件，包含： 一基板’具有摻雜區域形成於其中；及 堆疊包ί極知，職摘基板上介_特祕_，該閘極 .數:成且其rfi屬元素； ‘，該金屬s乏:—孝—曲 〔: :=:1餘部分’該“乏區 utm第。24項之金氧半導離0s)元件，其+該金 ί空埃2=金氧半導體_)元件’其中該金 ϊ空項之金氧半導體峰件，其中該金 ====_物(應财，其中該金 專利範圍第24項之金氧半導體(m〇s)元件，致㈣人 數^。°°或之表面的表面_度低於不具有空乏區域的高介電^ 十一'圖式： 25
TW095135580A 2005-09-30 2006-09-26 A metal oxide semiconductor device and a method of forming a gate stack containing a gate dielectric layer having reduced metal content TWI343606B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/239,321 US7470591B2 (en) 2005-09-30 2005-09-30 Method of forming a gate stack containing a gate dielectric layer having reduced metal content

Publications (2)

Publication Number Publication Date
TW200721321A TW200721321A (en) 2007-06-01
TWI343606B true TWI343606B (en) 2011-06-11

Family

ID=37902418

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095135580A TWI343606B (en) 2005-09-30 2006-09-26 A metal oxide semiconductor device and a method of forming a gate stack containing a gate dielectric layer having reduced metal content

Country Status (3)

Country Link
US (1) US7470591B2 (zh)
TW (1) TWI343606B (zh)
WO (1) WO2007041040A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436034B2 (en) * 2005-12-19 2008-10-14 International Business Machines Corporation Metal oxynitride as a pFET material
KR20080087200A (ko) * 2007-03-26 2008-10-01 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
DE102009010883B4 (de) * 2009-02-27 2011-05-26 Amd Fab 36 Limited Liability Company & Co. Kg Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
CN106847704B (zh) * 2017-02-09 2020-05-01 京东方科技集团股份有限公司 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
US11011613B2 (en) * 2018-12-04 2021-05-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible substrate with high dielectric-constant film and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891231B2 (en) 2001-06-13 2005-05-10 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier
US20060060565A9 (en) 2002-09-16 2006-03-23 Applied Materials, Inc. Method of etching metals with high selectivity to hafnium-based dielectric materials

Also Published As

Publication number Publication date
US7470591B2 (en) 2008-12-30
WO2007041040A2 (en) 2007-04-12
US20070077701A1 (en) 2007-04-05
WO2007041040A3 (en) 2009-04-23
TW200721321A (en) 2007-06-01

Similar Documents

Publication Publication Date Title
TWI475603B (zh) 金屬閘極結構及其形成方法
TWI242262B (en) Integrating n-type and p-type metal gate transistors
KR101615292B1 (ko) 기판상에 막 스택을 형성하는 방법
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
CN103681285B (zh) 包括无氟钨阻挡层的半导体器件及其制造方法
TWI446522B (zh) 半導體裝置及其製造方法
TWI447908B (zh) 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體
CN110066984A (zh) 实现无缝钴间隙填充的方法
TW201009936A (en) Semiconductor device gate structure including a gettering layer
TW201142947A (en) NMOS metal gate materials, manufacturing methods, and equipment using CVD and ALD processes with metal based precursors
JP2020501344A (ja) パターニング用途のためのボトムアップ柱状体の形状制御
US10170359B2 (en) Diffusion barrier layer formation
TW200931527A (en) Plasma surface treatment for Si and metal nanocrystal nucleation
TWI343606B (en) A metal oxide semiconductor device and a method of forming a gate stack containing a gate dielectric layer having reduced metal content
CN103545211A (zh) 半导体器件制造方法
CN103094325A (zh) 半导体器件及其制造方法
JPWO2007139041A1 (ja) 金属化合物層の形成方法、半導体装置の製造方法及び金属化合物層の形成装置
JP2005116693A (ja) 半導体装置及びその製造方法
TW200929384A (en) Vapor deposition of tungsten materials
KR20190051082A (ko) Pvd 루테늄을 사용하는 방법들 및 디바이스들
WO2007142010A1 (ja) 半導体装置およびその製造方法
JP2000049349A (ja) 集積回路に電界効果デバイスを製造する方法
US20110254060A1 (en) Metal Gate Structure and Fabricating Method thereof
JP4907839B2 (ja) 半導体装置の製造方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees