TWI339411B - - Google Patents

Download PDF

Info

Publication number
TWI339411B
TWI339411B TW097102250A TW97102250A TWI339411B TW I339411 B TWI339411 B TW I339411B TW 097102250 A TW097102250 A TW 097102250A TW 97102250 A TW97102250 A TW 97102250A TW I339411 B TWI339411 B TW I339411B
Authority
TW
Taiwan
Prior art keywords
plasma doping
substrate
discharge time
sheet resistance
plasma
Prior art date
Application number
TW097102250A
Other languages
English (en)
Other versions
TW200834679A (en
Inventor
Yuichiro Sasaki
Katsumi Okashita
Keiichi Nakamoto
Hiroyuki Ito
Bunji Mizuno
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW200834679A publication Critical patent/TW200834679A/zh
Application granted granted Critical
Publication of TWI339411B publication Critical patent/TWI339411B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Plasma Technology (AREA)

Description

1339411 九、發明說明： 【發明所屬之技術領域】 本發明係有關半導體裝置之製造方法及半導體製造裝 置，特別是有關於在半導體基板導入雜質之電漿摻雜。 【先前技術】 在經由向矽基板等半導體基板的表面導入雜質來形成所 要的導電型雜質區域所製造的半導體裝置細微化持續發 展’而要求著在微小區域高精度地形成淺雜質區域。作為 在固體樣品表面導入雜質的技術，使雜質離子化用低能源 來導入到固體中的電漿摻雜（PD)法一向為人所知（譬如參 照專利文獻1)。 進而’為了提高根據電漿摻雜被導入半導體基板的劑量 之重現性（reproducibility)，本發明之發明人提出如下之電 製摻雜方法：該電漿摻雜方法設有準備期間，該準備期間 係用來經由在電漿摻雜裝置的維修後一定期間地重複放電 來使得劑量相對於累積放電時間穩定（參照專利文獻2)。 具體來說，在專利文獻2公開了 ：在譬如使用B2H6/He電 漿之電漿摻雜中’連續放電時在製程室（charnber)内部將形 成含蝴的膜’相對於電漿摻雜的累積放電時間硼的劑量將 會增加；以及，若是持續放電時會存在有一個期間，在該 期間’相對於累積放電時間的硼劑量之增加將會逐漸變少 而對於累積放電時間的增加硼劑量幾乎成為一定。並且， 專利文獻2還提出：經由將不依存累積放電時間而劑量幾 乎成為一定的期間來作為製程窗口，將能夠獲得穩定的劑 I28275.doc 里。圖24係為專利文獻2中所公開的能夠控制劑量的電漿 穆雜方法之流程圖。如圖24所示，在步驟S1001中實施電 裝捧雜裝置的維修之後，在步驟810〇2令將不依存累積放 電時間劑量成為一定的期間設定為製程窗口來決定導入被 處理基板的劑量。此後，在步驟Si〇〇3中以步驟S1002所決 疋的劑量設定為目標值來實施電漿摻雜。其後，除去作為 雜質導入用的光罩之抗蝕劑後，進行用來使導入被處理基 板的雜質活性化之回火（anneal)處理。 [專利文獻1]美國專利第49 12065號說明書 [專利文獻2]國際公開第06/121131號公報 【發明内容】 -解決課題- 本發明之發明人在進一步重複進行實驗之後，發現：即 使在不依存累積放電時間劑量成為一定期間之後，有著極 為微小㈣量持續增加’其後，在㈣时施電衆推雜的 被處理基板之間於回火之後所獲得的薄片電阻㈣⑽ resistance)產生著變動。換言之，即使在抵達上述期間之 後，以同樣條件來繼續實施電漿摻雜時，#會產纟劑量超 過容許誤差範圍這樣的問題。 本發明係鑑於上述情況所思考出來，其目的在於提供— 種半導體裝置之製造方法及半導體製造裝置，經由提供— 種電衆摻雜方法’該電漿摻雜方法係為長期間對複數被處 理基板重複實施電聚摻雜時也能夠更高精度地控制劑量， 而能夠在長期間高精度地來形成可靠性高的雜質區域。 128275.doc -解決手段- 為了達成上述目的，本發明之發明人思考出如下之發 明：在將基板曝露到含雜質的電漿來在該上述基板表面形 成雜質區域的電⑽雜方法t，&置基於累積放電時間修 正電衆摻雜條件之修正製程以使得導人上述基板的上述雜 質之劑量成為目標值，而基於該修正製程所修正的電毁推 雜條件對上述基板進行上述雜質的電漿摻雜。並且，所謂 累積放電時間意謂著用來使電漿活性化的總計放電時間， 在各被處理基板的電漿摻雜時間相同的情況時，作為與累 積放電時間等值的參數能夠採用處理基板的累積張數。 換言之，本發明涉及的半導體裝置之製造方法係在真空 容器内根據放電來生成由含雜質的氣體構成的電漿而使用 該電漿對複數基板依序實施上述雜質摻雜之半導體裝置之 製造方法，基於直到在上述真空容器内設置被處理基板為 止的累積放電時間來調整被處理基板的電漿摻雜條件。 若是根據本發明的半導體裝置之製造方法’由於基於直 到在真空谷器内設置被處理基板為止的累積放電時間來調 整被處理基板的電漿摻雜條件，因此，能夠考慮累積放電 時間所引起的劑量變動而謀求電漿摻雜條件之最佳化。因 此’即使長期間對複數基板重複實施電漿摻雜時也能夠高 精度地並且容易地控制劑量。 在本發明的半導體裝置之製造方法中，也可以是：經由 在對上述複數基板依序實施上述雜質摻雜之前設定成為基 準的電漿掺雜條件，並按照該電漿摻雜條件對複數代替 128275.doc 1339411 (dummy)基板依序實施上述雜質摻雜來事先求得累積放電 時間與劑量、或是與薄片電阻之相關關係，使用該相關關 係調整上述被處理基板的電漿摻雜條件。也可以是：此一 情況時，使用上述相關關係來預測直到在上述真空容器内 設置上述被處理基板為止的累積放電時間的劑量或是薄片 電阻與目標值之偏差量，而基於該預測結果來調整上述被 處理基板的電漿摻雜條件。 若是根據此一結構’在生產製程前使用代替基板事先求 得累積放電時間與劑量、或是與薄片電阻之相關關係，使 用該相關關係來調整被處理基板的電漿摻雜條件，因此能 夠高精度地並且容易地進行電漿摻雜條件之調整。 更具體而言，本發明的半導體裝置之製造方法係經由在 真空容器内根據放電生成由含雜質的氣體所構成的電漿而 將基板曝露於該電漿在上述基板表面形成雜質區域；其包 括製程（a)、係設定成為基準的第1電漿摻雜條件，製程 (b)、係基於直到在上述真空容器内設置上述基板為止的累 積放電時間來修正上述第丨電漿摻雜條件設定第2電漿摻雜 條件以使得導人上述基板的上述雜質之劑量成為目標值， 以及製程（c)、其係基於上述製程（b)設定的上述第2電漿摻 雜條件來對上述基板進行上述雜㈣電聚摻雜形成上述雜 質區域。 若是根據本發明的半導體裝置之製造方法，事先設定成 為基準的第丨電轉雜條件，基於累積放電時間修正第^電 渡摻雜條件所獲得之第2電淡摻雜條件來使得雜質的劑量 >28275.d, 1339411 成為目標值地進行電漿摻雜。換言之，能夠顧及累積放電 時間帶來的劑量變動使得電漿摻雜條件最佳化。因此，即 使長期間對複數被處理基板重複實施電漿摻雜時也能夠高 精度地並且容易地控制劑量’而能夠在長期間高精度地形 成雜質區域提高半導體裝置之可靠性。 在本發明的半導體裝置之製造方法中，進一步地具備維 修上述真空容器内之製程（d)，上述累積放電時間也可以是 上述製程（d)以後的累積放電時間。 若是根據此一結構’經由維修來將真空容器内重設為初 期狀態’並經由從該重設狀態計數累積放電時間，能夠高 精度地進行電漿摻雜條件之修正。 在本發明涉及的半導體裝置之製造方法中，上述製程 (b)也可以疋包含如下製程’即.預先在上述真空容器内中 對於至少兩個以上的個別基板在互相不同的累積放電時間 時基於上述第1電聚推雜條件來進行上述雜質之電聚換 雜、並且還對上述個別基板分別測量其劑量，此後，基於 直到在上述真空容器内設置上述個別基板為止的累積放電 時間、與在上述個別基板所分別測量的劑量之關係來修正 上述第1電漿摻雜條件設定上述第2電漿摻雜條件。 若是根據此一結構’由於是基於至少兩個以上不同的累 積放電時間時所測量的劑量來修正第1電漿摻雜條件，因 此能夠高精度地並且容易地進行電漿摻雜條件的修正。並 且’也可以取代測量劑量，在規定條件下進行與劑量以i 比1對應的薄片電阻之測量，基於累積放電時間與薄片電 128275.doc • 10- 阻測量值之關係來修正電漿摻雜條件。 在基於累積放電時間與劑量測量值之關係修正電漿摻雜 條件的情況時，也可以是：在上述個別基板的各自一部分 設置劑量測量用區域，在上述製程（b)中有關上述個別基板 的各自之劑量測量，使用上述個別基板的各自之上述劑量 測量用區域來加以進行。 若是根據此一結構，由於無需在量產製程用以外另外準 備測量劑量用的基板進行電漿摻雜處理而能夠進行劑量測 里’因此能夠提尚通量（throughput)。並且，在此一情況 時’也可以取代測量劑量，在個別基板的各自一部分設置 薄片電阻測量用區域來測量薄片電阻。 在基於累積放電時間和劑量測量值之關係修正電漿摻雜 條件之情況時，上述製程（b)也可以是包含如下製程，即： 變更導入上述基板所的上述雜質劑量之上述目標值，並且 還基於該變更後的上述目標值、與從上述關係所預測的劑 里之差異來修正上述第丨電漿摻雜條件並設定第3電漿摻雜 條件。 右根據此一結構，即使在變更劑量目標值之情況時，由 於基於變更後的劑量目標值、與從劑量和累積放電時間的 關係所預測的劑量差異來修正第！電漿摻雜條件，因此能 夠容易獲得所要劑量。並且，此_情況時，也可以使用薄 片電阻的測量值來取代劑量的測量值。 若是基於累積放電時間和劑量測量值之關係、來進行電衆 摻雜條件之修正，上述製程⑻也可以是包含如下製程， 128275.doc p ’使用上述個別基板各自所測量的劑量決定下列公式1 的參數A及B。 y=-A · Ln(t)+B . · ♦公式 1 (7為薄片電阻，Ln為自然對數，t為累積放電時間） 以下，說明有關此一結構以及由此一結構所獲得之效 果。本發明之發明人在重複種種實驗之結果，發現：在譬 如使用BzHVHe電漿的電漿摻雜中連續放電時在真空容器 内部將會形成含硼的膜，以及薄片電阻和累積放電時間之 間存在有公式1的關係。各薄片電阻係為經由對被處理基 板分別以同樣條件進行回火所獲得。 本發明之發明人，基於上述見解，思考出如下所述之方 法：其係在長期間的連續處理時能夠以良好穩定性及重現 性高精度地控制劑量。 在以同一電漿摻雜裝置的連續處理中譬如以基板處理張 數1 00〜2000張的期間設定為量產製程前的準備製程（決定 修正式（公式1)的參數A及B的製程）6此一準備製程，經由 求仔累積放電時間與劑量（正確來說為與薄片電阻）之關係 來算出公式1的參數A及B。於此，由於參數、即變數為兩 個，因此若是有至少兩個數據即能夠算出參數厶及B、換 言之決定公式I所示之曲線。 如此地使用算出參數A及B之公式1，本發明之發明人基 於累積放電時間預測基板處理張數第2〇〇〇張以後的薄片電 阻之推移。具體來說，薄片電阻仏的預測值係以基板處理 張數為N，能夠計算 )28275.doc •12- 1339411
Rs=-19.78 . Ln(N)+361.4 ...公式 3。 並且，基板處理張數（放電次數）N與累積放電時間t(秒） 在本質上係為相同參數。在前述實驗中使1次的放電時間 (母張基板的電聚推雜時間）為固定的60秒，但是基於在每 張基板改變放電時間的情況時並非計數基板處理張數而是 計量累積放電時間用於預測薄片電阻。換言之，在公式3 中置換N=t/60即可。 如同上述地’根據公式3能夠基於累積放電時間（放電次 數）來預測薄片電阻的程度》因此，也將能夠預測放電次 數為N時薄片電阻RS從目標值Rso偏差之程度。將其偏差 設定為ARs，能夠計算： △ Rs=Rso-(-19.78.Ln(N)+3 61.4)·..公式4。 但是，作為能夠使薄片電阻變化的參數（構成電漿摻雜 條件之參數），偏壓時間（每張基板的電漿摻雜時間）、b2h6 等氣體濃度和氣體流量等係為人所知。於此，因應放電次 數N(即累積放電時間t)調整這些參數來修正以公式4所計算 的偏差ARs。譬如放電次數N增加到6000次時，根據公式 4，薄片電阻RS的與目標值rso(譬如21〇Ω/〇)之偏差 成為20Ω/□左右。於此，可以得知：在放電次數為6〇〇〇 次時因應該ARs的大小來縮短偏壓時間即可。經由此，即 使累積放電時間（放電次數）增加也能夠獲得所要的目標中 的一定的薄片電阻。並且，在調整薄片電阻值時，除了以 縮短偏壓時間來加以調整之外，能夠經由降低譬如B2H6氣 體的濃度和流量來做調整。 128275.doc 1339411 基於累積放電時間和劑量測量值之關係來進行電漿摻雜 條件之修正時，上述製程（b)也可以包含如下製程，即^吏 用對上述個別基板所分別測量的劑量來決定在下列公式2 的下一個式子的參數A及B。 y=A_fB .··公式2 (y為薄片電阻’ t為累積放電時間） 若根據此-結構，雖然相較於使用公式丨時精度務微降 低，但是在實用範圍内能夠獲得大體上相同的效果。 在本發明的半導體裝置之製造方法中，上述製程（15)也 可以包含如下製程，即·‘基於直到在上述真空容器内設置 上述基板為止的累積放電時間來修正電漿摻雜時間。 右根據此一結構，經由修正電漿摻雜時間，將能夠抑制 其他參數的變更所引起的對累積放電時間與劑量（或是與 薄片電阻）的相關關係之影響，並且能夠容易地並且高精 度控制劑量^ 在本發明的半導體裝置之製造方法中，上述製程（b)也 可以包含如下製程，即：基於直到在上述真空容器内設置 上述基板為止的累積放電時間來修正上述氣體之濃度。 根據此一結構，譬如經由增加載子氣體的流量等來調整 氣體濃度能夠高精度地控制劑量β 在本發明的半導體裝置之製造方法中，上述製程（b)也 可以包含如下製程，即：基於直到在上述真空容器内設置 上述基板為止的累積放電時間來修正上述氣體的流量。 若根據此一結構，能夠譬如僅調整氣體供給裝置的質量 I28275.doc 14 1339411 流量控制器（mass flow contr〇iier)容易地調整氣體流量而 能夠由此高精度地控制劑量。 在本發明的半導體裝置之製造方法中，也可以是：在上 述真空容器内設有上述基板的基座（SUSCept〇r)與上述氣體 的供給部的距離保持一定。 若根據此一結構，能夠在不移動基座或氣體供給部、不 使這些位置關係變化之下，能夠容易調整劑量。並且，由 於能夠防止在真空容器内的部件移動造成微粒（particles) 的產生，因此能夠控制污染（contamjnation)的發生提高劑 量的控制性。 在本發明的半導體裝置之製造方法中，上述氣體也可以 包含由硼原子和氫原子所構成的分子BmHn(m、η為自然 數）。 在本發明的半導體裝置之製造方法中，上述氣體也可以 包含由含硼原子的氣體與氦的混合氣體所構成。此一情況 時，上述含棚原子氣體也可以是ΒζΗ6，在上述混合氣體中 的Β^6濃度也可以是〇 〇丨質量❶/〇以上且為1質量％以下。換 言之，若是氣體濃度為0.01質量％以上且質量％以 下則硼的導入將變得容易係為理想。另一方面，若是IK 氣體濃度未滿〇,〇 I質量％，硼的導入將變得困難，而若是 BZH6氣體濃度超過1質量％，則在基板表面含硼的累積物 將變得容易附著。 曰在本發明料導體裝置之製造方㈠，±述氣趙也可以 是包含BF;、AsH4或是PH3的任一個。 128275.doc 15 1339411 在本發明的半導體裝置之製造方法中，上述基板也可以 是碎基板。 並且，本發明的半導體製造裝置係經由將基板暴露於由 含雜質的氣體構成的電漿來在上述基板表面形成雜質區域 的半導體製造裝置；其具備：真空容器，向上述真空容器 内供給上述氣體之氣體供給部，從上述真空容器内排出上 述氣體之氣體排氣部，經由放電使上述氣體供給部使供給 到上述真空容器内的上述氣體電漿化之電漿生成部，控制 電漿摻雜條件之電漿摻雜條件控制部；上述電漿摻雜條件 控制部設定成為基準的第丨電漿摻雜條件、並且還基於直 到在上述真空容器内設置上述基板為止的累積放電時間修 正上述第1電漿摻雜條件並設定第2電漿摻雜條件、以使得 導入上述基板的上述雜質劑量成為目標值。 若根據本發明的半導體製造裝置，電轉雜條件控制部 設定成為基準的第丨電漿摻雜條件並且還基於直到在真空 容器内設置基板為止的累積放電時間來修正第1電漿摻雜 條件設定第2«摻雜條件，以使得導人基板的雜質劑量 成為目標值1言之’考慮到累積放電時間所造成的劑量 變動而能夠謀求電黎摻雜條件的最佳化。因此，由於即使 在長期間對複數被處理基板重複實施電漿摻雜也能夠高精 度地並且容易控制劑量，能夠在長期間以高精度地來形成 雜質區域而由此能夠提高半導體裝置之可靠性。 在本發明的半導體製造裝置中，也可以進-步地且備了 計數累積放電時間之計數器，在上述電_條件控制部 128275.doc •16- 基於上述計數器所獲得的累積放電時間修正上述第1電漿 推雜條件設定第2電漿摻雜條件。 若根據此一結構，只要具備計數器將能夠容易實現電聚 摻雜條件之修正。 '發明效果- 如上述所說明’根據本發明，譬如事先決定成為基準的 第1電漿摻雜條件測量在規定累積放電時間的劑量，基於 該測量結果，預測被處理基板被處理時的累積放電時間的 劑量目標值之偏差量，經由基於該預測結果來調整摻雜時 間、氣體濃度或是氣體流量等電漿摻雜條件，能夠精密控 制劑置。因此，將能夠穩定形成高精度地控制劑量之雜質 區域。 【實施方式】 (第1實施形態） 以下，參照附圖來說明本發明第丨實施形態之半導體裝 置之製造方法。 在說明本實施形態的半導體裝置之製造方法之前，以硼 的電漿摻雜為例說明本發明的基本概念。 譬如在使用hHe/He電漿的電漿摻雜中由於以複數基板 為對象的連續放電時在製程室（—〇㈣將會形成含棚 的膜，因此在生成的電漿中從含有附著於真空容器内壁的 删的膜所供給的财時會多於從製程氣體一⑽㈣所 供給的硼，有關這-點係眾所周去口。因此，隨著從開始放 電經過規定時間累積放電時間變&1的劑量將會增加， I28275.doc •17· 1339411 結果’摻雜後的基板薄片電阻 电丨且將變小。於此，本發明之發 明人進行種種實驗之結果得知τ *尹4 件夹了在累積放電時間t和薄片 電阻Rs之間，有著
Rs=-A.Ln(t)+B ...(公式厂） 之關係（A及B為參數、Ln為自块1认 曰热對歎）。於此，本發明之 發明人’基於以上見解思考出了如下之發明，『發明中 即使在長時間的電聚摻雜連續處料也能_定地提高劑 量之重現性。
圖1係本實施形態的半導體裝置之製造方法流程圖。與 ，圖24所示的向來技術之流程圖比較時明顯得知本實施形 態之主要特徵在於：本發明中設有基於累積放電時間來調 整電漿摻雜條件的參數之製程(步驟sl〇7)以便能夠獲得目 標值之劑量。經由& ’由於考慮了累積放電時間所引起的 劑量變動來謀求最合適的電漿摻雜條件，因此能夠在長時 間下獲得穩定的劑量。
具體來說，首先在步驟sl〇1進行電漿摻雜裝置的真空容 器清洗等維修之後，在步驟31〇2基於所要製造的元件之規 格決定劑量的目標值，此後在步驟S103設定成為基準的第 1電毁推雜條件。 其次’在步驟S104中，基於第1電漿摻雜條件，對被處 理基板實施電漿摻雜。並且，在步驟S105，測量在步驟 S1 〇4電聚摻雜結束時點的累積放電時間、也就是在直到真 1谷器内設置下一個被處理基板時點為止之累積放電時 間。此時’在步驟8105，也可以測量步驟81〇4中在實施電 128275.doc -18 - 1339411 漿摻雜的被處理基板所導入的雜質劑量。 其次，在步驟S106 ’比較在步驟S105所測量的劑量、和 在步驟S 1 02所決定的目標值來判斷測量的劑量是否在目標 值的規定範圍内。於此，也可以使用在步驟s丨〇5測量的累 積放電時間和後述的各種預測公式取代步驟S 106來預測薄 片電阻判斷該預測值是否在目標值的規定範圍内。此一情 況時，在步驟S 10 5的劑量測量將成為不需要。 在步驟S 1 06，判斷所測量的劑量係在目標值之規定範圍 内時，再次實施步驟S 104以後的處理。 在步驟S106，當判斷測量劑量並沒有在目標值之規定範 圍内時’在步驟S107調整電漿摻雜條件的參數來使得在下 一個被處理基板被導入的雜質劑量成為目標值，按照該結 果’在步驟S103重新設定第2電漿摻雜條件。換言之，修 正第1電漿摻雜條件並設定第2電漿摻雜條件。此後，在步 驟S 104，基於第2電漿摻雜條件，對下一個被處理基板實 施電漿摻雜之後’依序實施步驟S105以後的處理。 如上所述，由於在本實施形態的電漿摻雜條件之修正有 著各種形態，以下依序加以說明。 首先，在第1修正方法中所採用方法如下，即：在電漿 摻雜裝置的維修後，測量直到薄片電阻（即劑量）大體上成 為一定為止的累積放電時間與在該時點的劑量來求得劑量 的變化曲線》並且，由於難以直接測量劑量，因此在實施 電浆推雜後以回火來活化植入的雜質，此後，經由測量薄 片電阻來取代測量劑量。 128275.doc •19· 1339411 在本實施形態係將在電漿摻雜裝置的基板處理張數1〇〇· 2000張的期間視為進入量產（生產）製程之前的準備製程。 在此準備製程決定後述的薄片電阻的預測式等電漿摻雜 條件之修正式（正確來說為修正式中的參數）。以下，按照 此t正式實細•修正電漿摻雜條件的各種參數之製程（圖j 中步驟S 1 07之修正製程）。
圖2示出在前述準備製程所獲得的薄片電阻之推移（圈形 符號所示9個數據）。如圖2所示，可以得知若是所要的薄 片電阻為210〇/口（劑量lxH)i5 cm·2左右），當處理張數 2000張前後時薄片電阻將成為210Ω/□，移行至量產（生 產)製程的準備齊全。並且’在上述(公式r)被給予有關處 理張數在第2_張以後的薄片電阻之推移，並且還使用在 準備製程（決定修正式的製程）_獲得的9個數據（圈形符號） 能夠決定（公式Γ)中时數Α及參數Β，目&能夠預測處理 張數第2000張以後的薄片電阻之推移。
具體來說，薄片電阻以的預測值，如圖2中曲線〇所 示’使處理張數為Ν，能夠計算出
Rs=-19.78.Ln(N)+361.4...公式3。 於此，圖2中=〇.98意謂著以下的内容。以、在統計學上 眾所周知的決定係數，為相關係數的平方。經由評價Μ， 能夠測量在圖2中的在前述準備製程所獲得的9個薄片電阻 (圈形符號所示的9個數據)的變數中、根據處理張數N被說 明（決定）部分之比例。使R2為_〇以上、】以下的數值，若是 假設AO,則根據公式3’即使考慮處理張數N的差異在前 128275.doc •20- 1339411 述準備製程獲得的9個薄片電阻的變數也不會減少，換言 之’處理張數N完全沒有決定薄片電阻RS。另一方面，若 是R2=l，則對於在前述準備製程中的所有處理張數N公式3 正確地成立，換言之’將成為薄片電阻以是根據處理張數 N的公式3的對數式被完全加以決定。於此，得知：從此次 的R的評價結果為0.98、與1極為相近，前述的準備製程 所獲得的9個薄片電阻，根據處理張數n、即累積放電時間 極為良好受到說明（決定）。 並且，基板處理張數（放電次數）N係與累積放電時間 t(秒）為本質上相同的參數。雖然在前述實驗中使1次的放 電時間（每張基板的電漿摻雜時間）為固定的6〇秒，但是， 在基於每張基板來改變放電時間時並不是計數基板處理張 數N，而是計量累積放電時間用來預測薄片電阻。換言 之，在公式3中置換為N=t/60即可。換言之，如果置換累 積放電時間t(秒）與到該時點為止的基板（晶圓）處理張數 N、譬如以每張基板的放電時間為6〇秒、經由將處理張數 N乘以60秒能夠得出累積放電時間t。 若根據公式3，不僅能夠良好說明前述準備製程所獲得 的薄片電阻之推移，也能夠以極高精度地推測其後的量產 (生產）製程所獲得的薄片電阻之推移。換言之，能夠預測 基板處理張數(即累積放電時間)幾張時薄片電阻將為什麼 程度目此，也將能夠預測當基板處理張數N在某個值 時’薄片電阻RS從目標值Rs〇偏離多少、。若是使該偏差為 △Rs，則能夠計算出 128275.doc -21 ^ △ Rs=Rso-(-19.78*Ln(N)+361.4)· · ·公式 4。 然而，作為能夠使薄片電阻變化的參數（構成電漿掺雜 條件的參數）’偏壓時間（每張基板的電漿摻雜時間）、b2h6 等的氣體濃度或氣體流量等為人所知。於此，按照放電次 數N(即累積放電時間t)調整這些參數，來修正以公式4所計 算的偏差ARs。譬如放電次數N增加到6000次時，根據公 式4，與薄片電阻RS的目標值Rs〇(譬如210〇/口）的偏差 △Rs將成為20Ω/□左右。於此’得知：在放電次數6〇〇〇次 時’按照該△ Rs的大小縮短偏壓時間即可。經由此，即使 增加累積放電時間（放電次數），也能夠獲得所要的一定的 薄片電阻。並且’在調整薄片電阻上，除了根據縮短偏壓 時間來調整之外’譬如也能夠以降低b2h6氣體的濃度或流 量來進行調整。 以上為本實施形態的半導體裝置之製造方法的電漿摻雜 條件新的第1修正方法。 其次’說明有關第2修正方法。圖2中示出前述量產（生 產）製程所獲得的薄片電阻之推移（方形符號）。如圖2所 不’放電次數（處理張數）在從2〇〇〇次到3〇〇〇次之間，雖然 薄片電阻Rs在偏差容許範圍内，但是一旦放電次數超過 4000次’則薄片電阻以超出偏差容許範圍。因此，雖然在 向來技術之方法中在準備製程後的放電次數在從1〇〇〇次到 2000次之間能夠獲得穩定的薄片電阻，但是一旦在準備製 程後、放電次數成為2000次以上，則薄片電阻RS明顯地變 知低於目標值。換言之，劑量將會變得過高。另一方面， 128275.doc -22- 1339411 在本實施形態的半導體裝置之製造方法的電漿摻雜條件的 第2修正方法中，在表示薄片電阻Rs的預測值的圖2曲線c t 偏離偏差容許範圍時，根據修正電漿糝雜條件的參數，能 夠使得薄片電阻Rs進入偏差容許範圍内。並且，在本實施 形態中’將薄片電阻Rs的偏差容許範圍設定在目標值Rs〇 的±5°/。’但是這是一般被要求程度的容許範圍。 [電漿摻雜裝置] 以下，參照圖3之剖面結構圖說明實施本實施形態的電 激摻雜方法中所使用之電漿摻雜裝置。 如圖3所示，本實施形態之電漿摻雜裝置由真空容器 101、向真空容器内供給氣體之氣體供給裝置1〇2、作為從 真空谷器101排出氣體的排氣裝置之渦輪分子幫浦103、作 為控制真空容器ιοί内壓力的壓力控制裝置之調壓閥1〇4、 兼作設置被處理基板（基板）109的樣品台之樣品電極1〇6、 作為電漿源（根據放電使氣體電漿化的電襞生成裝置）之線 圈108-其係設置在成為與樣品電極1〇6相對的真空容器ι〇ι 天井部的介電質窗107附近、向線圈1〇8供給譬如i356 MHz的高頻電力之高頻電源105、作為向樣品電極1〇6供給 電壓的電壓源之高頻電源110 '冷卻樣品電極1〇6的冷卻水 供給組件（imit)lll、以及監視供給到樣品電極1〇6的電壓 之Vdc監視器117構成。 並且，也可以在真空容器HH内壁形成含雜質的膜。並 且，用來使電漿產生所需的氣體，從氣體供給裝置1〇2通 過氣體導入路徑113及介電質窗1〇7内部的氣體主路經u4 128275.doc -23- 1339411 而從氣體喷出口 115供給到真空容器1〇1内部。並且，由氣 體供給裝置102、渦輪分子幫浦1〇3、調壓閥1〇4及乾式幫 浦（dry pump)112控制著真空容器ι〇1内的真空度。進而， 對於真空谷器1〇1内的樣品電極106，從高頻電源u〇通過 . 匹配器（matching box)l 16來供給電力。經由此，向兼作樣 . 品台的樣品電極106上載置的被處理基板109供給電力。 本實施形態的電漿摻雜裝置之特徵在於具備電漿摻雜條 鲁 件控制裝置118，其係分別連接譬如氣體供給裝置1〇2、高 頻電源105及高頻電源11〇 ^電漿摻雜條件控制裝置u 8設 疋成為基準的電漿摻雜條件，並且還基於直到在真空容琴 101内設置被處理基板109為止的累積放電時間來調整電漿 摻雜條件，以使得被處理基板i 09導入的雜質劑量成為目 標值。於此，也可以經由進一步地預先設置計數累積放電 時間的計數器，電漿摻雜條件控制部118基於該計數器獲 得的累積放電時間調整電漿摻雜條件。 φ 以下，使用圖3所示的電漿摻雜裝置，說明在兼作樣品 台的樣品電極106上設置被處理基板1 〇9進行電聚照射的電 漿摻雜製程。 首先，向作為製程室（chamber)的真空容器1〇1内從氣體 供給裝置102導入規定的氣體並且還經由設定為排氣裝置 的渦輪分子幫浦103進行排氣，並用作為壓力控制裝置的 調壓閥104使真空容器1〇1内部保持規定壓力。並且，經由 以高頻電源105向作為電漿源的線圈1〇8供給譬如13·56 MHz的高頻電力，使真空容器ι〇1内發生誘導結合型電 128275.doc -24- 1339411 漿。在此一狀態，在樣品電極1〇6上來載置作為被處理基 板109、譬如矽基板。並且，經由以高頻電源1丨〇向樣品電 極106供給高頻電力來控制樣品電極丨〇6的電位，使得作為 樣品的矽基板（被處理基板1〇9)對電漿帶有負電位。並且， 也可以在樣品電極1〇6用的高頻電源11〇安裝計數基板處理 張數（放電次數）的計數器，在樣品電極1〇6每設定作為樣品 的矽基板則計算次數一次。或者，也可以是在樣品電極 106用的高頻電源110安裝計數器，該計數器係計數施加偏 壓的時間、即偏壓時間之累積值，來計數偏壓時間測量累 積放電時間。 [決定修正式之製程] 首先說明有關作為進入量產製程之前的準備製程之決定 修正式之製程。在本製程中也使用前述圖3所示的電漿摻 雜裝置來生成由IH6與He的混合氣體構成的電漿，在真空 容器101内壁形成含硼的膜。並且，圖3所示的電漿摻雜裝 置，除了電漿摻雜條件控制裝置118之外，具有通常使用 的裝置結構。並且，一般而言，經過真空容器1〇1内壁的 清洗專維修’在真空容器101内的樣品電極1〇6上設置作為 樣品的被處理基板109，實施真空容器1 〇 1内的真空排氣之 後’供給以所要的混合比混合的B2H6和He進行放電，經由 樣品電極106來向被處理基板109施加偏壓進行電漿摻雜。 並且，在以下的說明中有時省略有關此一通常的處理。 在本實施形態中’作為基準的電漿換雜條件，將B2H6和 He的氣體混合比設定為0.05%對99.95%，混合氣體的總流 128275.doc •25· 1339411 f設定為300 cm3/分（標準狀態），源極電力（從高頻電源 105所供給的電力）設定為2000 W，偏壓電力（從高頻電源 110所供給的電力）設定為135 W，壓力設定為〇.9 Pa。並 且’每張基板的電漿摻雜時間（偏壓施加時間）設定為60 秒^並且，基於成為此一基準的電漿摻雜條件，在結束維 修之後的真空容器101内中對直徑300 mm的複數矽基板進 行電漿摻雜之連續處理。然後，對第！張、第25張、第50 張、第100張、第200張、第400張、第800張、第1150張、 第1600張 '第1650張、第1800張、第1900張、第2000張、 第202S張、第2075張所處理的矽基板抽樣進行檢查。對柚 樣的矽基板以1 075°C、20秒鐘的條件進行熱處理。 並且，在本實施形態中，對於除了上述抽樣的矽基板以 外的所有矽基板，在實施電漿摻雜後、測量薄片電阻之 刖’以10751、20秒鐘的條件進行熱處理。由於在給予如 此大的熱量來進行回火的情況下，被導入的雜質將以高比 例活化成為載子，因此薄片電阻和劑量大體上反比例的關 係將成立。因此’若是使用上述的1075 °C、20秒鐘的回火 條件之情況’能夠將薄片電阻的分佈視為劑量的分佈a換 言之，這是由於劑量與薄片電阻之間存在1比1的關係β並 且’在本實施形態中，係對於在直徑300rnm的基板除了寬 度3 mm端部以外的主面内的121處來測量薄片電阻。在以 下說明中，若沒有特別加以說明之情況時薄片電阻值是上 述121處測量值之平均值。並且，在以下說明中，薄片電 阻的均一性係作為上述121處測量值之標準偏差（〗σ )來求 128275.doc • 26 · 1339411 付。在本實施形態，係使用測量了以上述條件實施電漿摻 雜及熱處理的、處理張數為第1〇〇_2〇〇〇張的樣品（矽基板） 之薄片電阻值，而如後述般來決定修正式。 於此，本發明之發明人，為了基於累積放電時間調整電 漿摻雜條件以使得劑量成為目標值，分別調查薄片電阻與 偏壓時間（每張基板的電漿摻雜時間）、與心仏和He的混合 氣體之總流量、以及與該混合氣體的氣體混合比之關係。 首先’有關偏壓時間與薄片電阻之關係進行如下之調 查。作為電漿摻雜條件’將8出6和He的混合氣體之氣體混 合比設定為0,05°/。對99.95%，該混合氣體的總流量設定為 300cm3/分（標準狀態），將源極電力設定為2〇〇〇 w，將偏壓 電力設定為135W，將真空容器内壓力設定為〇9 Pa。另— 方面，有關偏壓時間（電漿摻雜時間）分別設定為5秒、2〇 秒、60秒、90秒、120秒、200秒、400秒、800秒。並且， 對實施電漿摻雜的矽基板，以1 〇75°C、20秒鐘的條件進行 熱處理。有關薄片電阻的測量、和薄片電阻的面内均一性 之計算則如前所述。 其次’有關mU和He的混合氣體之總流量與薄片電阻的 關係如下地調查。設定為電漿摻雜條件，將源極電力設定 為2000 將偏壓電力設定為135 W、將真空容器内壓力 設定為0.9 Pa、將偏壓時間（電漿摻雜時間）設定為6〇秒。 另一方面，將BZH6和He的混合氣體之氣體混合比固定為 0.05%對99.95% ’有關該混合氣體之總流量分別設定在1 80 cm3/分（標準狀態）、300 cm3/分（標準狀態）、420 cm3/分（標 128275.doc -27· 1339411 準狀態）、540 cm3/分（標準狀態）。有關熱處理、薄片電阻 的測量、和薄片電阻之面内均一性的計算則如前所述。
其次’有關B2H6和He的混合氣體之氣體混合比與薄片電 阻的關係進行如下調查。作為電漿摻雜條件，將氏札和He 的混合氣體之總流量設定為300 cm3/分（標準狀態）、源極 電力設定為2000 W、偏壓電力設定為135 W、真空容器内 壓力設定為0.9 Pa、偏壓時間（電漿摻雜時間）設定為60 秒°另一方面，有關ΒζΗ6和He的混合氣體之氣體混合比分 別 δ又疋 0.05% 對 99.95%、0.04% 對 99.96¾、0.03% 對 99.97%、0.02%對 99.98%、〇 〇1%對 99 99%。有關熱處 理、薄片電阻的測量、和薄片電阻的面内均一性之計算則 如前所述。 本發明之發明人如上所述地調查了電漿摻雜條件的各參 數和薄片電阻的關係、之後，檢證了如下所述經由實際調整 電漿摻雜條件能夠獲得所要的薄片電阻。
[修正例A :根據偏壓時間之調整方法] 為了獲得所要的薄片電阻進行根據偏壓時間的調整時， 以決定修正式的製程（準備製程）預先取得偏料間和薄片 電阻的關係、。如此地所獲得的偏壓時間和薄片電阻的關传 之一例示出於圖4。如圖4所示，有 秒的樣品，獲得了 _□的薄=偏圖壓時間設定在⑼ 以□予以規格化。於此4::將_ 阻的關係，示出 -夠將偏壓時間和薄片電 y=A，fB ...公式 2 128275.doc •28, 1339411 (y為薄片電阻、t為偏壓時間）β公式2所示的修正式，經由 將圖4或圖5所示的測量值代入兩個以上，從圖4所示測量 值能夠求得Α = 538·86、Β=·〇 2173，從Β 5所示測量值能夠 求得Α=2.4056、β=-0.2173。經由將這些參數適用到公式 2，能夠求得為了獲得所要薄片電阻之所需偏壓時間。譬 如，從圖5可以清楚得知：若是將偏壓時間從6〇秒縮短2〇 秒設定為40秒，使偏壓時間以6〇秒時的薄片電阻為基準， 將能夠使薄片電阻值為10%左右。於此，在本實施形態’ 若根據將上述公式3的處理張數N置換成累積放電時間{的 薄片電阻Rs預測式（Rs = _19 78，Ln(t/6〇) + 361 4)，有關預測 薄片電阻值從所要的210Ω/□降低1〇%左右、累積放電時 間第6475分的樣品，偏壓時間將縮短4〇秒。 結果’如圖6所示，能夠使薄片電阻Rs值為218Ω /口。 如圖6修正例Α所示，可以得知：此包含在薄片電阻Rs的偏 差容許範圍（以210 Ω /□為中心的土5%範圍），經由採用根 據偏壓時間的電漿摻雜條件之修正方法，薄片電阻以接 近目標值。此外’圖6的圈形符號和方形符號示出與圖2 圈形符號和方形符號相同。並且’如圖6所示的式子：
Rs=-19.78 · Ln(t/60)+3 61.4 中 R2為 0.98，但是，這是僅以決 定修正式的製程所獲得的9個數據所計算出。 並且’從圖4所示6個測量值算出參數八=538 86、β=-〇·2173， 從圖5所示6個測量值算出參數α=2.4056、Β = -0.2173，經 由此’能夠獲得基於偏壓時間的差異以r2=〇 9918的極高 精度決定薄片電阻差異之預測式。相反的，由於在選擇公 128275.doc -29- 1339411 式2時使用R2來評價各種預測式的精能，目此，經由以兩 個以上的測量值代入本修正例所說明的公式2決定參數A及 B使用公式2 ’能夠高精度地決定薄片電阻和偏壓時間之關 係。 [t正例B .根據b#6和He的混合氣體總流量之調整方 法] 為了獲得所要的薄片電阻，進行根據32^和1^的混合氣 體的總流量（以下僅稱氣體流量）之調整時，在決定修正式 的製程（準備製程）預先取得氣體流量和薄片電阻的關係。 由此所獲得的氣體流量和薄片電阻之關係之一例示於圖 7 °並且’圖7所示數據為在累積放電時間從59〇〇分到68〇〇 分之間所取得的數據。如圖6所示，相對於累積放電時間 2000分時氣體流量為300 cm”分（標準狀態）、薄片電阻以 為等同於目標值的210 Ω /□，其後，隨著累積放電時間的 增加，與薄片電阻Rs的目標值之偏差變大。結果，如圖7 所示，相對於在累積放電時間從5900分到6800分之間的氣 體流量為300 cm3/分（標準狀態）、薄片電阻RS成為190Ω/ΙΙ1。 在本實施形態中修正氣體流量以使得即使在此一情況也能 夠獲得作為薄片電阻Rs的目標值之2 10 Ω /□，但是可以得 知如圖7所示，該修正值為230 cm3/分（標準狀態）。於此’ 在本實施形態中，有關累積放電時間為第6825分的樣品， 氣體流量降低到230 cm3/分（標準狀態）。 該結果’如圖6所示，能夠使薄片電阻Rs值為205 Ω /口。 可以得知：如圖6修正例B所示，此包含在薄片電阻Rs的偏 128275.doc -30- 1339411 差容許範圍（以2則/□為中心±5%範圍），經由使用根據 氣體流量的電漿摻雜條件之修正方法，能夠使得薄片電阻 Rs接近目標值。 並且，也可以是：在決定修正式的製程令，預先取得以 氣體μ量為褕轴、以薄片電阻值為縱軸的如圖7所示數 據，接著經由將圖7之縱轴以300 emV分（標準狀態）予以規 格化所作成的圖8來進行前述的電漿摻雜條件之修正。 [修正例C :根據ΒζΗ6和He混合氣體的氣體混合比之調整 方法] 為了獲得所要的薄片電阻，在進行以82仏和…的混合氣 體之氣體混合比（以下有時稱8汨6/^氣體濃度）之調整時， 在決定修正式的製程（準備製程）預先取得B2h6濃度和薄片 電阻的關係。如此所獲得的濃度和薄片電阻關係的一 個例子不出於圖9。並且，將圖9的縱軸以b2H6濃度為〇 〇5 質里時的薄片電阻予以規格化。並且，如圖9所示結果 疋在維修前取得。如圖9所示，可以得知：在B2H6/He氣體 濃度為0.05質量％/99.95質量％時獲得的薄片電阻為基準， 想要將薄片電阻提高1〇%時將IHVHe氣體濃度調整為 0_038質量％/99.962質量％即可。於此，在本實施形態中， 累積放電時間為第7025分的樣品，將B2H6/He氣體濃度設 定為0.038質量％/99.962質量％。 其結果’如圖6所示，能夠使得薄片電阻Rs的值為208Ω/ΙΙ]。 可以得知：如圖6的修正例C所示，這是包含在薄片電阻RS 的偏差容許範圍（以210Ω/□為令心的±5%範圍），經由使 128275.doc •31 - 1339411 用根據IHVHe氣體濃度的電漿摻雜條件之修正方法，能 夠使得薄片電阻RS接近目標值。換言之，經由預先取得如 圖9所示數據將能夠進行前述的電漿摻雜條件之修正。
圖〗〇示出使BZH6氣體濃度從0.02質量％變化為〇〇5f量％ 時的薄片電阻之均一性。並且，圖1I(a)〜(e)示出使氣 體濃度從0_02質量％變化到〇.05質量％的晶圓（基板）上的薄 片電阻之分佈。如圖1〇及圖u(a)〜(e)所示，在修正前的 B#6氣體濃度（ο.”質量％)的薄片電阻的均一性為】 2.1%，相對的，修正後的Ik氣體濃度（〇 〇38質量的薄 片電阻的均-性為2.0%。換言之’有關氣體流量不從基準 的cm3/分（標準狀態）改變，經由調整體的濃 度即Β2Ηδ氣體濃度，能夠將薄片電阻的均一性維持在 2%左右的高水準’達到能夠獲得所要的薄片電阻之效
[決定修正式的製程所使用 之關係式] 之薄片電阻與累積放電時間 其次，說明如上 中所實際使用的、 為該關係式，在如 所述在根據各種參數修正電漿摻雜條件 •4片電阻和累積放電時間之關係式。作 y=-A.Ln(t)+B ...公式 i 對數式型所示的關係式（譬 地使用譬如 如前述的公式3)以外 能夠實用 y=A’fB ，.·公式2 (y為薄片電阻、t為累積放電時間） 128275.doc • 32 - 1339411 乘方式型所示關係式。換言之，根據使用公式2，能夠 與使用了對數式型的關係式大體相同精度獲得所要的薄片 電阻。 並且，有關薄片電阻和累積放電時間之關係式，能夠從 在基板處理張數100-2000張的期間、即在進入量產（生產） 製程時之前的準備製程所獲得的譬如9個數據（規定的累積 放電時間之薄片電阻：參照圖2、圖6)來求出。並且，薄片 電阻和累積放電時間的關係式，以y為薄片電阻、t為累積 放電時間、A及B為參數，能夠以 對數式型：y=_A . Ln(t)+B . . ·公式1 乘方式型：y=A . ΓΒ * ..公式2 指數式型：y=A . eXp(-B . t). . ·公式5 多項式型：y=-A.Ln⑴+B展開式（詳細如後述）...公式6 來表示。 有關上述各種各樣的薄片電阻和累積放電時間之關係 式，本發明之發明人嘗試使用該各關係式來預測累積放電 時間為2000分以後的樣品之薄片電阻、並經由評價該預測 精度來求得本實施形態之理想關係式。並且，預測精度的 評價，係基於累積放電時間從2000分到5925分之間所獲得 的11個數據來進行。具體來說’能夠如下地來求得預測精 ^首先求出在累積放電時間從從2000分到5925分之間 所求侍的11個數據（規定累積放電時間的薄片電阻之實際 測量值）、與根據薄片電阻和累積放電時間的各種關係式 所求得的薄片電阻的預測值之差之自乘平均值。其次，有 128275.doc •33- 1339411 關在累積放電時間從2000分到5925分之間所獲得的丨丨個數 據，求得薄片電阻的平均值。並且，以上述平均值來除以 上述自乘平均值的結果使用來作為預測精度的尺度。並 且在以下所說明的各種關係式的參數是使用成為前述基 準的電漿摻雜條件所求得。 圖12(a)及（b)示出求得將薄片電阻值與累積放電時間（正 確的為以60秒來除累積放電時間的處理張數）的關係式設 定為公式1的對數式型的預測精度之結果。如圖n(b)所記 載的R2=0_978，經由使用公式1能夠基於累積放電時間的 差異說明在準備製程的9個薄片電阻之推移。並且，如圖 12(a)及（b)所示’若是使用公式1的對數式型的關係式，累 積放電時間從2〇00分到5925分（處理張數從2〇0〇張到5925 張）的預測精度為0.82%，此不僅能夠說明在準備製程的薄 片電阻之推移，也將能夠高精度地預測其後生產製程之薄 片電阻。 圖13(a)及（b)示出求得使薄片電阻與累積放電時間（正確 的為以60秒來除累積放電時間之處理張數）的關係式為公 式2的乘方式型之預測精度結果。如圖13(b)R2=〇 9819所記 載’經由使用公式2能夠基於累積放電時間的差異說明在 準備製程的9個薄片電阻之遷。並且，如圖13(〇及（1>)所 示’即使採用公式2的乘方式型之關係式，累積放電時間 從2000分到5925分（處理張數從2〇〇〇張到5925張）的預測精 度也為1.83%，此不僅能夠正確說明在準備製程的薄片電 阻之推移，也將能夠以實用水準高精度地預測在其後的生 128275.doc -34- 產製程中之薄片電阻。 圖14⑷及⑻係示出求得使薄片電阻與累積放電時間（正 7的以6G秒來除累積放電時間的處理張數）的關係式為公 \的U式型之預测精度結果。如圖i4(b)所記載 R ~〇.8251，經由使用公式5雖然相較於公式1和公式2精度 有所降低，但是能夠基於累積放電時間的差異說明在準備 势:程的9個薄片電阻之推移。不過，如圖U⑷及⑻所示， 若是使用公式5的指數式型之關係式，累積放電時間從 2000分到5925分（處理張數從2刪張到5925張）的預測精度 為U).6〇%將大幅度惡化。換言之，若是使用指數式型來定 義薄片電阻與累積放電時間的關係式，雖然能夠說明在準 備製程的薄片電阻之推移，但是有關以該關係式預測其後 的生產製程之薄片電阻之推移，基於該預測結果修正電漿 摻雜條件時，㈣其所獲得的薄片電阻從目標值偏離 以上。目此，將薄片電阻與累積放電時間的關係式設定為 指數式型並不理想。 圖15(a)及（b)示出求得使薄片電阻與累積放電時間（正確 的以60秒來除累積放電時間的處理張數）之關係式為尸a . Ln(t)+B的展開式、即2次多項式的預測精度結果，圖吨) 及（b)示出求得使薄片電阻與累積放電時間（正確的以6〇秒 來除累積放電時間的處理張數）之關係式為y=_A . Ln⑴+b 的展開式、即3次多項式之預測精度結果，圖17(a)及（b)示 出求知使薄片電阻與累積放電時間（正確的以6〇秒來除累 積放電時間的處理張數）之關係式為y=_A . Ln⑴+B的展開 128275.doc -35. 1339411 式、即4次多項式的預測精度結果，圖18(3)及（1))示出求得 薄片電阻與累積放電時間（正確的以6〇秒來除累積放電時 間的處理張數）的關係式為y=_ A . Ln(t)+B的展開式、即5次 多項式的預測精度結果。如圖15(b)、圖16(b)、圖17(b)、 圖 18(b)各自所 §己載 R2=〇_95868、R2=0.99371715、 ^=9.968)(10-1(即 0.9968)、R2 = 9_969xl(rl(即 〇 9969)，經由 分別使用y=-A.Ln(t)+B的展開式、即2次、3次、4次、5次 之多項式，能夠基於累積放電時間的差異，以與公式i和 公式2相同的高精度來說明準備製程的9個薄片電阻之推 移。但是，如圖15(a)及（b)所示，若是使用y=_A . Ln⑴+B 的展開式之2次多項式，累積放電時間從2〇〇〇分到5925分 (處理張數從2000張到5925張）的預測精度將成為53.丨3〇/〇， 如圖10(a)及（b)所示，若是使用y=_A.Ln(t)+B的展開式之3 次多項式，累積放電時間從2〇〇〇分到5925分（處理張數從 2〇〇〇張到5925張）的預測精度將成為173.36%，如圖n(a)及 (b)所示，若是使用y=_A.LiUt)+B的展開式之4次多項式， 累積放電時間從2000分到5925分（處理張數從2〇〇〇張到 5925張）的預測精度將成為645 82%，如圖18(勾及（b)所 示，若是使用y=-A.Ln⑴+B的展開式之5次多項式，累積 放電時間從2000分到5925分（處理張數從2〇〇〇張到5925張） 的預測精度將成為1896.65%。換言之，若是使用严A Ln(t)+B 的展開式之多項式型的關係式，雖然能夠說明在準備製程 的薄片電阻之推移，但是有關在此後的生產製程之薄片電 P之推移，無論哪個次數之多項式，該預測精度極為惡 128275.doc -36 - 1339411 劣，而難以將其作為薄片電阻和累積放電時間的關係式加 以使用來進行電聚摻雜條件之修正使薄片f阻配合J ° 值。 π 圖19(a)及（b)不出综合性地評價根據前述各種關係式之 薄片電阻預測精度結果。如ffil9(a)及（b)所示彳以得知： 作為在決定修正式的製程所使料、薄片電阻與累積放電 時間（正確的以60秒來除累積放電時間的處理張數）之關係 式，在公式1的對數式型以外，能夠使用公式2的乘方式 型，經由使用公式2的乘方式型能夠獲得與使用公式丨的對 數式型同樣的效果。 [實施例] 以下參照附圖說明前述的本發明所涉及之、使用基於累 積放電時間來修正電漿摻雜條件之本實施形態中的半導體 裝置製造方法之一例。 圖20(a)〜(h)示出本實施形態的半導體裝置之製造方法之 各製程剖面圖。 首先如圖20⑷所示，準備s〇I(siHc〇n 〇n丨则丨at〇r)基 板，該基板是在矽基板1的表面隔著氧化矽膜2互相貼合η 型的矽層3加以形成，在該s〇I基板表面形成氧化矽膜4來 作為間極絕緣膜。 ^次，如圖20(b)所示在氧化矽臈4上形成成為間極電極 7多結晶矽層5A之後，如圖20(e)所示，根據微影在多結 曰曰夕層5A上形成覆蓋閘極電極形成區域的光罩R。此後， 圖0(d)所示，使用光罩R來圖案化多結晶矽層形成閘 128275.doc •37- 1339411 極電極5。此時，以蝕刻法來除去閘極電極5外側的氧化矽 膜4。接著，如圖20(e)所示，以閘極電極5為光罩，經由電 漿摻雜譬如向矽層3導入硼，其植入深度為5 nm以上並且 為2〇 nm以下左右、劑量為卜⑺丨％^2以上並且為ixi〇Ucm·2 以下左右的淺p型雜質區域6。於此，電漿摻雜時進行前述 的本發明之基於累積放電時間的電漿摻雜條件之修正。 此後，如圖20(f)所示譬如以LPCVD〇()w pressui>e
chemical vapor deposition)法在基板整面形成氧化矽膜了之 後，經由各向異性蝕刻法對氧化矽膜7進行回蝕。經由 此，如圖20(g)所示，只在閘極電極5的側壁殘留氧化矽膜 7 ° 其次，如圖20(h)所示，以氧化矽膜7和閘極電極5為光 罩，經由離子植入譬如向石夕層3植入蝴形成&為源極，沒極 區域的P型雜質區域8。此後，進行熱處理來使植入的蝴離 子活性化。
根據以上所說明的製程能夠形成M〇SFET(metal odde 其係在由p型雜質區 semiconductor field effect tranjistor)， 域8構成的源極.汲極區域内側形成有由淺p型雜質區域6構 成的延長區域。 並且，如圖20⑷所示，雖•然在形成淺？型雜質區域6的製 程中使用了譬如圖3所示的電聚摻雜裝置來實施電装摻 雜，但是，此時使得作為基座的樣品電極1〇6和用來供終 氣體的氣體噴出口 115的距離保持 般，經由調整電漿摻雜時間、調整 固定，並且如同前述 氣體濃度、或是調整氣 128275.doc -38· 1339411 體流量的其中任一個修正方法來獲得所要的劑量。在上述 實施例中’以2。/〇左右的高水準維持薄片電阻的均一性同 時以高精度地形成具有規定雜質濃度的p型雜質區域6。具 體而言，以在此一P型的雜質區域6的薄片電阻為±5%的偏 差容許範圍能夠連續生產的基板處理張數為每張基板的電 紫摻雜時間為60秒而至少在5000張以上。若換算成放電時 間，此相當於5000分以上。另一方面，在向來技術之例子 中，以如此高精度地能夠連續生產的基板處理張數為2〇〇〇 張左右（即換算成放電時間為2〇〇〇分左右），因此可以得知 根據本發明將大幅度提高處理能力。 並且，在決定修正式的製程（準備製程）t，為了測量劑 置（或係薄片電阻）也可以使用另外的代替晶圓，或是如圖 21所示，也可以在碎基板（被處理基板）ι上譬如預先設置1 公分左右方形的測量用區域Rd而使用該區域Rd來測量劑 量（或薄片電阻）。 (第2實施形態） 以下，參照附圖說明本發明第2實施形態相關的半導體 裝置之製造方法。 圖22係用來說明本實施形態之半導體裝置製造方法中的 電聚摻雜條件之修正方法。本實施形態的電襞摻雜條件之 修正方法與第1實施形態不同之處如下。 換言之，如圖22所示，首先，設定成為基準的第1電漿 摻雜條件之後（參照圖！步驟Sl〇3)，在累積放電時間的期 間R1中基於第1電漿摻雜條件進行電漿推雜。於此，在期 128275.doc •39· 1339411 間R1内的累積放電時間不同的兩個時點、譬如ρ Η及p ^ 2分 別對各基板按照第1電漿摻雜條件進行電漿摻雜，此後對 每張該各基板來測量劑量（薄片電阻卜並且，使用這些測 量值，求得直到期間R1為止的電漿摻雜裝置之累積放電時 間與劑量(薄片電阻)的關係，決定在第i實施形態中所說明 了的各種修正式的其中任一個，基於該決定的修正式修正 第1電漿摻雜條件而求得第2電漿摻雜條件。 此後，當按照第1電漿摻雜條件實施電漿摻雜的樣品薄 片電阻隨著累積放電時間的增加而下降在大體上成為目標 值的時點，從第1電漿摻雜條件切換為第2電漿摻雜條件、 直到薄片電阻超過容許範圍的時點為止（即在累積放電時 間的期間R2中），按照第2電漿摻雜條件來進行電漿摻雜。 於此，在期間R2内的累積放電時間不同的兩個時點、譬如 P21及P22分別對各基板按照第i電漿摻雜條件來進行電漿 摻雜，此後，測量每張該各基板的劑量（薄片電阻）^並 且’使用這些測量值來求得直到期間尺2為止的電漿摻雜裝 置的累積放電時間和劑量（薄片電阻）之關係，以第i實施形 態中所說明的各種修正式中的任一個，按照該決定的修正 式來修正第1電漿摻雜條件求得第3電漿摻雜條件。 此後’從第2電漿摻雜條件切換為第3電漿摻雜條件，直 到4片電阻超過偏差容許範圍的時點（即在累積放電時間 的期間R3) ’按照第3電漿摻雜條件來進行電漿摻雜。 此後’逐漸實施同樣的電漿摻雜條件之切換。 根據本實施形態，經由隨著累積放電時間的增加來逐漸 128275.doc -40- 1339411 調整電漿摻雜條件即使在長期間對複數被處理基板重複實 施電漿摻雜的情況下也能夠更高精度地控制劑量，因此能 夠大幅度提高生產率。 (第3實施形態） 以下參照附圖來說明本發明第3實施形態相關的半導體 裝置之製造方法。 圖23係用來說明本實施形態之半導體裝置製造方法中的 電漿摻雜條件的修正方法。並且，本實施形態中，預先設 定成為基準的電漿摻雜條件，其後變更目標值（本實施形 態溥片電阻的目標值本實施形態係對於譬如進行少量 多種類的元件生產之情況、具體來說需要在基板處理張數 每200張時變更劑量目標值之情況時有效。本實施形態的 電漿摻雜條件之修正方法與第丨實施形態不同之處如下。 換言之，如圖23所示，首先設定成為基準的第}電漿摻 雜條件之後（參照圖〗步驟S103)，按照第丨電漿摻雜條件進 行電漿摻雜。此時，在累積放電時間和薄片電阻之間有著 以曲線H1所示的相關關係。曲線H1所示關係係使用按照 第1電漿摻雜條件所實施的電漿摻雜的兩個以上樣品所求 得的薄片電阻之數據群8〇。 在決定修正式的製程（準備製程）令，係按照從第1電漿 播雜條件所求得的相關關細預測的與目標值（第！目標值 ρυ之偏差量⑻也）來修正第lf漿摻雜條件以求得第2電 毅摻雜條件。經由按照由此所獲得的第2電漿摻 進仃電漿摻雜能夠求得所要的劑量。 、 128275.doc 1339411 並且在決疋修正式的製程（準備製程）令，將電漿摻雜 條件㈣正量以累積放電時間t的函數來表示能夠進行更 精度的问電浆摻雜條件之修正。有關其理由，譬如參照圖 23來說明。上述的偏差量（P1_H1)是累積放電時間t的函 數累積放電時間從tl到t5的範圍⑴<t2<t3<t4<t5)中tl時 的偏差莖與t2時的偏差量相比下相對較大。因此，把u時 的電漿摻雜條件之修正量設定為大於t2時的電漿摻雜條件 之修正量。以下，隨著累積放電時間變大為t2、t3、t4 ' t5 ’使電毅摻雜條件之修正量與t i時相比變小。如此地來 進灯電浆推雜條件之修正’將能夠以更高精度地獲得所要 劑量。 其次，說明薄片電阻的目標值從P1變更為P2之情況。 如前所述，一旦以P1為薄片電阻目標值之電漿摻雜處理 結束則按照第1電漿摻雜條件對代替晶圓等樣品進行電漿 摻雜並測量該樣品的薄片電阻。此時，在本實施形態中， 雖然在累積放電時間不同的兩個時點中獲得s丨及S2的測量 數據’雖然有程度差異，81及S2從曲線H1偏離。換言 之’在以P1為薄片電阻的目標值之電漿摻雜處理結束時 點，該電漿摻雜處理所引起的、薄片電阻（即劑量）和累積 放電時間之關係從曲線H1偏離，而具有從薄片電阻的數據 群SO以及S1及S2算出的曲線H2之關係。 於此’若是以P1為薄片電阻的目標值之電漿摻雜處理結 束，按照從相關關係H2所預測的與目標值（第2目標值p2) 之偏差量（P2-H2)修正第1電漿摻雜條件並求得第3電激推 128275.doc -42- 雜條件》經由按照由此獲得的第3電漿摻雜條件來進行電 漿摻雜將能夠獲得所要之劑量。 若是將薄片電阻的目標值從Ρ2變更到ρ3之情況也與前述 相同。 如同前述般，如果以Ρ2為薄片電阻的目標值之電漿摻雜 處理結束’則按照第1電漿摻雜條件對代替晶圓等樣品進 行電衆摻雜並測量該樣品的薄片電阻。此時，本實施形態 中’雖然在累積放電時間不同的兩個時點中獲得及的 測量數據，S3及S4雖然有程度差異，但是從曲線扣偏 離。換言之，在以P2為薄片電阻目標值的電漿摻雜處理結 束之時點，由於該電漿摻雜處理所造成的薄片電阻（即劑 量）和累積放電時間的關係從曲線H2偏離，具有從薄片電 阻的數據群SO以及S1、S2、S3及S4所算出的曲線H3之關 係。 於此’若是以P2為薄片電阻目標值之電漿摻雜處理結 束，按照從相關關係H3所預測的與目標值（第3目標值p3) 之偏差量（P3-H3)來修正第1電漿摻雜條件並求得第4電漿 摻雜條件經由按照由此所獲得的第4電聚摻雜條件來進 行電漿摻雜將能夠獲得所要的劑量。 並且，在以上所述的本發明各實施形態中，有關本發明 的應用範圍，僅不過示出有關電漿摻雜裝置（特別是作為 處理室的真空容器）之結構、形狀、配置等種種變形例之 部分。換言之，在應用本發明時，理所當然的能夠考慮 至J除了本發明各實施形態所示例子以外的各種變形例 128275.doc 1339411 並且’在以上所述的本發明各實施形態中，雖然示出在 樣品（被處理基板）為由矽所構成的半導體基板之情況，但 疋’在處理其他各種各樣的材質之樣品時也能夠適用本發 明。譬如’對於由矽與鍺所構成的應變矽基板、鍺基板、 • S01基板、玻璃基板上形成的非晶矽薄膜等之薄膜半導體 等’本發明也是有效。其理由在於：這些樣品的曝露於電 毁的表面部具有著與矽基板相同的構造。 $ 並且’在以上所述的本發明各實施形態中，雖然示出雜 質為硼之情況，但是，只要是樣品為半導體基板，即使雜 質為砒霜、磷、鋁或銻等，本發明也是有效。其理由在 於.經由這些雜質能夠在電晶體形成區域能形成淺層接合 雜質區域。 並且，在以上所述的本發明各實施形態中，雖然以雜質 為硼的情況為前提，作為電漿生成用含硼氣氣體使用了 B#6 ’但是並不受限於此，也能夠使用包含由硼原子和氫 • 原子構成的分子η為自然數）之氣體，並且，如果 在使用ΒΖΗ6和氦的混合氣體時，混合氣體中的的濃度 宜為在0.01質量％以上且以量％以下。並且，作為含^ 體，也可以用BF3來取代含BmHn(m、n為自然數）的氣體 或是也可以使用八汨4或PH;等作為含硼以外的雜質之氣 體。 並且’在第1〜第3實施形態所說明的本發明在含雜質的 氣體濃度為低濃度的情況時有效，特別是作為必須將劑量 予以高精度控制的電漿摻雜方法是有效的。 128275.doc • 44 - 1339411 並且，在第1〜第3實施形態所說明的電漿摻雜中，雖然 示出向真空容器（反應容器）内供給的氣體為含摻雜原料的 氣體之情況，但是即使是向反應容器内供給的氣體不含摻 雜原料而係從固體狀的雜質使之發生摻雜原料的形態j^發 明也係有效。換言之，將含雜質原子的固體配置在反應容 器内，並且使用由He等構成的電漿使雜質原子電製化來實 施漿摻雜之情況，本發明也是有效。 [產業上之利用可能性]
若根據本發明，由於能夠精密控制雜質導入量因此將能 夠實現形成淺層接合雜質區域。因此，本發明不僅對於矽 基板等的大量（bulk)半導體的雜質導入製程有用，對於在 液晶領域等所使用的薄膜電晶體等的薄膜元件之製造等用 途也是有用。 【圖式簡單說明】 圖H系本發明第1實施形態的半導體裝置之製造方法之流
園Z係用來說明本發明第 方法中的電漿摻雜條件之修正 圖3係為了實施本發明第Θ施形態的半導體裝置之製造 方法所使用之電漿摻雜裝置之剖面結構圖。 中=二出本發明第1實施形態的半導體裝置之製造方法 又什的偏壓時間和薄片電阻之關係圖。 圖5係將圖4縱轴予以規格化之圖。 圖6係示出本發明第1實施形態的半導體裝置之製造方法 128275.doc -45- 1339411 中薄片電阻和累積放電時間之關係圖。 圖7係不出本發明第1實施形態的半導體裝置之製造方法 中所獲得的氣體流量和薄片電阻之關係圖。 圖8係將圖7縱軸予以規格化之圖。 圖9係本發明第1實施形態的半導體裝置之製造方法中所 獲得的ΒΖΗ6濃度與薄片電阻之關係圖。 圖1〇係示出本發明第1實施形態的半導體裝置之製造方 法中薄片電阻的均一性與氣體濃度之關係圖。 圖11(a)〜(e)係示出本發明第1實施形態的半導體裝置之 製造方法中薄片電阻的分佈與氣體濃度之關係圖。 圖12(a)及（b)係示出本發明第1實施形態的半導體裝置之 製造方法中使薄片電阻和累積放電時間的關係式為對數式 型之情況時所求得的預測精度之結果圖。 圖13(a)及（b)係示出本發明第1實施形態的半導體裝置之 製造方法中使薄片電阻和累積放電時間的關係式為乘方式 型之情況時所求得的預測精度之結果圖。 圖14(a)及（b)係示出本發明第1實施形態的半導體裝置之 製造方法中使薄片電阻和累積放電時間的關係式為指數式 型之情況時所求得的預測精度之結果圖。 圖15(a)及（b)係示出本發明第1實施形態的半導體裝置 之製造方法中使薄片電阻和累積放電時間的關係式為 y=-A · Ln(t)+B的展開式之2次多項式之情況時所求得的預 測精度之結果圖。 圖16(a)及（b)係示出本發明第1實施形態的半導體裝置之製 128275.doc •46·
^方法中使薄片電阻和累積放電時間的關係式為y=_ A . Ln⑴+B 的展開式之3次多項式之情況時所求得的預測精度之結果 圖。 圖17(a)及（b)係示出本發明第丨實施形態的半導體裝置之製造 方法中使薄片電阻與累積放電時間的關係式為y=_ A · Ln(t)+B的 展開式之4次多項式之情況時所求得的的預測精度之結果 圖。 圖18(a)及（b)係示出本發明第丨實施形態的半導體裝置之製造 方法中使薄片t阻和累積放電時間的關係式為y=_A · Ln(t)+B的 展開式之5次多項式之情況時所求得的預測精度之結果 圖。 圖19(a)及（b)係示出綜合性地評價本發明第丨實施形態的 半導體裝置之製造方法中根據薄片電阻和累積放電時間的 各種關係式之薄片電阻的預測精度之結果圖。 圖20(a)〜(h)係示出本發明第丨實施形態的半導體裝置之 製造方法的各製程剖面圖。 圖21係示出本發明第1實施形態的半導體裝置之製造方 法中在被處理基板設置劑量(或是薄片電阻)測量用區域Rd 之情況圖。 圖22係用來說明本發明第2實施形態的半導體裝置之製 造方法中的電漿摻雜條件之修正方法。 圖23係用來說明本發明第3實施形態 造方法中的電漿摻雜條件之修正方法。導體裝置之製 圖24係為向來的電漿摻雜方法之流程圖。 I28275.doc •47· 1339411
【主要元件符號說明】 1 矽基板 2 氧化矽膜 3 ί夕層 4 氧化矽膜 5A 多結晶矽層 5 閘極電極 6 雜質區域 7 氧化矽膜 8 雜質區域 101 真空容器 102 氣體供給裝置 103 渦輪分子幫浦 104 調壓閥 105 局頻電源 106 樣品電極 107 介電質窗 108 線圈 109 被處理基板 110 而頻電源 111 冷卻水供給組件 112 乾式幫浦 113 氣體導入路徑 114 氣體主路徑 128275.doc -48· 1339411 115 116 117 118 氣體喷出口 匹配器 VDC監視器 電漿摻雜條件控制裝置 128275.doc •49-

Claims (1)

1339411 十、申請專利範圍： 1. 一種半導體裝置之製造方法，該製造方法係在真空容器 内經由放電生成由含雜質的氣體所構成的電漿、使用該 電漿來對複數基板依序推雜上述雜質，其中： 根據直到在上述真空容器内設置被處理基板為止的累 積放電時間調整該被處理基板的電漿摻雜條件。 2. 如申請專利範圍第1項所記載之半導體裝置之製造方 法，其中： 在對上述複數基板依序摻雜上述雜質之前設定成為基 準之電漿摻雜條件，基於該電漿摻雜條件，經由對複數 代替基板依序實施上述雜質之摻雜來事先求得累積放電 時間與劑量、或是與薄片電阻之相關關係，使用該相關 關係調整上述被處理基板之電漿摻雜條件。 3. 如申請專利範圍第2項所記載之半導體裝置之製造方 法： 使用上述相關關係預測直到在上述真空容器内設置上 述被處理基板為止的累積放電時間的劑量或薄片電阻之 與目標值之偏差量，並基於該預測結果調整上述被處理 基板之電漿摻雜條件。 + _ 一種半導體裝置之製造方法，該製造方法係在真空容器 内根據放電生成由含雜質的氣體所構成之電漿、經由使 基板曝露於該電漿而在上述基板表面形成雜質區域，該 製造方法具備·· 製程（a) ’係設定成為基準之第1電漿摻雜條件； 128275.doc 製程（b)，係'基於直到I上述真空$器内設置上述基板 為止的累積放電時間冑正上述第1電浆捧雜條件並設定 ^ 2電聚摻雜條件以使得導人上述基板的上述雜質之劑 置成為目標值； 製程（c) ’係基於上述製程（b)所設定的上述第2電漿摻 雜條件來對上述基板進行上述#質之電聚摻雜而形成上 述雜質區域。 5.如申請專利範圍第4項所記載之半導體裝置之製造方 法： 進步具備製程（d)，其係清洗上述真空容器内部； 上述累積放電時間為上述製程（d)之後的累積放電時 間。 6‘如申請專利範圍第4項所記載之半導體裝置之製造方 法： 上述製程（b)包含如下製程：預先在上述真空容器内對 至少兩個以上之個別基板，在互相不同的累積放電時 間，基於上述第1電漿摻雜條件進行上述雜質之電漿摻 雜’並且還分別測量上述個別基板之劑量，其後，根據 直到在上述真空容器内設置上述個別基板為止的累積放 電時間、與對上述個別基板所分別測量的劑量之關係修 正上述第1電漿摻雜條件並設定上述第2電漿摻雜條件。 7.如申請專利範圍第6項所記載之半導體裝置之製造方 法： 在上述個別基板的一部分分別設置有劑量測量用區 128275.doc ·2- 在上述製程（b)分別對上述個別基板所進行之劑量測量 係使用在i述個別基板之各自^述劑量測量用區域加 以進行。 如申請專利m圍第6項戶斤記載之半導體裝置之製造方 法： 上述製程⑻包含如下製程：變更導人到上述基板的上 述=質劑量之上述目標值，並且還基於該變更後的上述 目標值與從上述相關關係、所預測的劑量之差異修正上述 第1電漿摻雜條件並設定第3電漿摻雜條件。 如申請專利範圍第6項所記載之半導體裝置之製造方 法： 上，製程⑻包含如下製程：使用對上述個別基板所分 別測量的劑^ + 劑重采决疋在下列公式1中的參數Α及參數Β， y=-A‘Ln(t)+B .··公式 1 其中y為薄片電阻、Ln Α ά缺机虹 間。 η為自然對數、t為累積放電時 :申請專利範圍第6項所記載之半導體裝置之製造方 上述製程⑻包含如下製程：使用對 別測量的劑量來決 u⑴丞板所分 、在下列么式2的參數A及參數B， y=A^ .··公式 2 其中丫為薄片電阻、t為累積放電時間。 如申請專利範圍第4 @ 弟4項所S己载之半導體裝置之製造方 doc 1339411 法： 上述製程（b)包含如下製程：基於直到在上述真空容器 内設置上述基板為止的累積放電時間來修正電漿摻雜時 間。 12. 如申請專利範圍第4項所記載之半導體裝置之製造方 法： 上述製程（b)包含如下製程：基於直到在上述真空容器 内设置上述基板為止的累積放電時間來修正上述氣體的 濃度® 13. 如申請專利範圍第4項所記載之半導體裝置之製造方 法： 上述製程（b)包含如下製程：基於直到在上述真空容器 内ax置上述基板為止的累積放電時間修正上述氣體的流 量 ° 14. 如申請專利範圍第4項所記載之半導體裝置之製造方 法： 使传在上述真空容器内設有上述基板的基座與上述氣 體的供給部之距離保持為一定。 15·如申％專利範圍第4項所記載之半導體裝置之製造方 法： 上述良體包含由蝴原子和氫原子所構成的分子BmHn， m、n為自然數。 16.如申睛專利範圍第4項所記載之半導體裝置之製造方 法： 128275.doc 1339411 上述氣體由含硼原子的氣體與氦之混合氣體構成。 17.如申請專利範圍第16項所記載之半導體裝置之製造方 法： 上述含硼原子之氣體為b2h6。 « 18·如申請專利範圍第17項所記載之半導體裝置之製造方 法： 在上述混合氣體中的BZH6之濃度為〇.〇丨質量％以上、 並且為1質量％以下。 19. 如申請專利範圍第4項所記載之半導體裝置之製造方 法： 上述氣體係包含BF3、ASH*或PH3的其中任一個9 20. 如申s青專利範圍第4〜19項中任一項所記載之半導體穿置 之製造方法： 上述基板為矽基板。 21. —種經由使基板曝露於由含雜質的氣體所構成之電漿來 φ 在上述基板表面形成雜質區域之半導體製造裝置，該半 導體製造裝置包括： 真空容器， 向上述真空容器内供給上述氣體之氣體供給部， 從上述真空容器内排出上述氣體之氣體排氣部， 根據放電使上述氣體供給部供給到上述真空容器内的 上述氣體電漿化之電漿生成部， 控制電漿摻雜條件之電漿摻雜條件控制部， 上述電漿摻雜條件控制部設定成為基準的第】電漿摻 128275.doc 1339411 雜條件、並且還基於直到在上述真空容器内設置上述美 板的累積放電時間修正上述第】電漿摻雜條件並設定第2 電漿摻雜條件、以使得導入上述基板的上述雜質劑量成 為目標值。 22.如申請專利範圍第21項所記載之半導體製造裝置： 進一步具備計數累積放電時間之計數器， 上述電漿摻雜條件控制部根據從上述計數器所獲得的 累積放電時間修正上述第丨電毁摻雜條件並設定第^聚 摻雜條件。 ^
128275.doc
TW097102250A 2007-01-22 2008-01-21 Manufacturing method of semiconductor device and semiconductor manufacturing apparatus TW200834679A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007011941 2007-01-22

Publications (2)

Publication Number Publication Date
TW200834679A TW200834679A (en) 2008-08-16
TWI339411B true TWI339411B (zh) 2011-03-21

Family

ID=39644338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097102250A TW200834679A (en) 2007-01-22 2008-01-21 Manufacturing method of semiconductor device and semiconductor manufacturing apparatus

Country Status (4)

Country Link
US (1) US7754503B2 (zh)
JP (1) JP5237833B2 (zh)
TW (1) TW200834679A (zh)
WO (1) WO2008090763A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006106858A1 (ja) * 2005-03-31 2006-10-12 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及び装置
WO2008041702A1 (fr) * 2006-10-03 2008-04-10 Panasonic Corporation Procédé et appareil de dopage de plasma
JP5413002B2 (ja) * 2008-09-08 2014-02-12 ソニー株式会社 撮像装置および方法、並びにプログラム
JP2010161259A (ja) * 2009-01-09 2010-07-22 Toshiba Corp プロセスシミュレーションプログラム、プロセスシミュレーション方法、プロセスシミュレータ
US8373427B2 (en) * 2010-02-10 2013-02-12 Skyworks Solutions, Inc. Electron radiation monitoring system to prevent gold spitting and resist cross-linking during evaporation
US8535957B1 (en) * 2010-06-30 2013-09-17 Kla-Tencor Corporation Dopant metrology with information feedforward and feedback
JP5583076B2 (ja) * 2011-06-02 2014-09-03 住友重機械工業株式会社 プラズマ処理装置
CN103928639B (zh) * 2014-04-18 2016-08-24 上海和辉光电有限公司 一种逆构造oled的制备方法
US9711360B2 (en) * 2015-08-27 2017-07-18 Applied Materials, Inc. Methods to improve in-film particle performance of amorphous boron-carbon hardmask process in PECVD system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513022A (en) * 1983-01-10 1985-04-23 Xerox Corporation Process for amorphous silicon films
JPS59218732A (ja) * 1983-05-26 1984-12-10 Fuji Electric Corp Res & Dev Ltd 半導体保護膜形成方法
US4585719A (en) * 1983-09-05 1986-04-29 Canon Kabushiki Kaisha Photoconductive member comprising (SI-GE)-SI and N
JPH0644554B2 (ja) * 1984-03-28 1994-06-08 株式会社富士電機総合研究所 プラズマｃｖｄ装置
DE3520924A1 (de) * 1984-06-12 1985-12-12 Toyoda Gosei Co., Ltd., Haruhi, Aichi Plasmaverfahrensanlage
JPS63293167A (ja) * 1987-05-26 1988-11-30 Canon Inc マイクロ波プラズマｃｖｄ法による機能性堆積膜形成法
US4912065A (en) 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
KR930003857B1 (ko) * 1987-08-05 1993-05-14 마쯔시다덴기산교 가부시기가이샤 플라즈마 도우핑방법
JPH0525648A (ja) * 1991-07-15 1993-02-02 Matsushita Electric Ind Co Ltd プラズマｃｖｄ成膜方法
JP4802364B2 (ja) 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
US20030153101A1 (en) 2001-04-09 2003-08-14 Michihiko Takase Method for surface treatment and system for fabricating semiconductor device
JP2006128380A (ja) 2004-10-28 2006-05-18 Toshiba Corp 半導体装置の製造方法および製造装置
KR101177867B1 (ko) 2005-05-12 2012-08-28 파나소닉 주식회사 플라즈마 도핑 방법 및 플라즈마 도핑 장치
JP2007165512A (ja) * 2005-12-13 2007-06-28 Hitachi High-Technologies Corp プラズマ処理装置
JP2010034415A (ja) * 2008-07-30 2010-02-12 Hitachi High-Technologies Corp プラズマ処理方法

Also Published As

Publication number Publication date
WO2008090763A1 (ja) 2008-07-31
JPWO2008090763A1 (ja) 2010-05-20
TW200834679A (en) 2008-08-16
US20100075489A1 (en) 2010-03-25
US7754503B2 (en) 2010-07-13
JP5237833B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
TWI339411B (zh)
KR930003857B1 (ko) 플라즈마 도우핑방법
EP1826814B1 (en) Plasma doping method
US7759254B2 (en) Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device
TWI428982B (zh) 可切換中性射束源
US20070111548A1 (en) Plasma doping method and plasma doping apparatus
US8129202B2 (en) Plasma doping method and apparatus
US20070059848A1 (en) Method of controlling impurity doping and impurity doping apparatus
EP1865544A1 (en) Plasma doping method and apparatus
US7790586B2 (en) Plasma doping method
US7745803B2 (en) Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device
WO2006049076A1 (ja) プラズマ処理方法およびプラズマ処理装置
EP0930643A2 (en) Method for formation of a doped region in a semiconductor substrate and apparatus therefor
US20110065266A1 (en) Method for manufacturing semiconductor device
US7923268B2 (en) Method of measuring resistivity of sidewall of contact hole
TWI281692B (en) Ion implantation apparatus and method
WO2006104145A1 (ja) プラズマドーピング方法およびこれに用いられる装置
KR20140083882A (ko) 플라즈마 도핑 장치 및 플라즈마 도핑 방법
US20140094024A1 (en) Plasma doping apparatus, plasma doping method, and method for manufacturing semiconductor device
JP4083878B2 (ja) 不純物量の測定方法
JP2012178475A (ja) プラズマドーピング装置及びプラズマドーピング方法
RU2355065C1 (ru) СПОСОБ КОНТРОЛЯ КАЧЕСТВА ХИМИЧЕСКОЙ ОЧИСТКИ ПОВЕРХНОСТИ ПОЛУПРОВОДНИКОВЫХ КРЕМНИЕВЫХ ПЛАСТИН В РАСТВОРАХ С рН>7

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees