JPS59218732A - 半導体保護膜形成方法 - Google Patents

半導体保護膜形成方法

Info

Publication number
JPS59218732A
JPS59218732A JP58093221A JP9322183A JPS59218732A JP S59218732 A JPS59218732 A JP S59218732A JP 58093221 A JP58093221 A JP 58093221A JP 9322183 A JP9322183 A JP 9322183A JP S59218732 A JPS59218732 A JP S59218732A
Authority
JP
Japan
Prior art keywords
film
semiconductor
container
vacuum
vacuum container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58093221A
Other languages
English (en)
Other versions
JPH0118578B2 (ja
Inventor
Yasukazu Seki
康和 関
Noritada Sato
則忠 佐藤
Osamu Ishiwatari
石渡　統
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Corporate Research and Development Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Corporate Research and Development Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP58093221A priority Critical patent/JPS59218732A/ja
Priority to US06/610,638 priority patent/US4627991A/en
Priority to DE19843419079 priority patent/DE3419079A1/de
Publication of JPS59218732A publication Critical patent/JPS59218732A/ja
Publication of JPH0118578B2 publication Critical patent/JPH0118578B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は半導体素子の劣化防止のために半導体素体表面
上に保護膜を形成する方法に関する。
〔従来技術とその問題点〕
この棟の保勲膜の代表的な例としては、半導体基体表面
に形成する熱酸化膜があるが、この形成方法は、たとえ
ば半導体基体にシリコン結晶を用いると、シリコン結晶
を１’０００℃以上に加熱し、水蒸気中に載置すること
によシ、シリコン結晶表面で化学反応を生じさせて酸化
膜を形成させるものである。また別の一例として熱窒化
膜がある。
熱窒化膜の形成は８００℃以上の高温で′！４″導体基
体、たとえばシリコン結晶を、アンモニア僧の窒素を含
むガス中に載置、シ、シリコン結晶表面で化学反応を生
じさせて窒化膜を形成させるものである。これらの保護
膜のうち５ｉｏ２膜はぶつ酸に対して反応分解するとい
う欠点を有している。そのため、その後の表面処理工程
においてぶつ酸を含む酸溶液およびその蒸気に触れるお
それがある場合には用いることはできない。−力、Ｓ　
ｊ　３Ｎ４　膜は熱濃シん酸に対して反応分解する。従
って、その後の表面処理工程においてシん酸を含む酸溶
液およびその蒸気に触れるおそれがある場合には用いる
ことができない。
〔発明の目的〕
本発明はこのような半導体元素の化合物からなる保睦膜
の化学薬品との反応性による半導体素子製造工程におけ
る表面処理の困難さを除去するだめに、耐薬品性半導体
保護膜を形成する方法を提供することを目的とする。
〔発明の要点〕
この目的は、酸化膜あるいは窒化膜のような半導体元素
の化合物からなる膜を表面に有する半導体素体を真空容
器内に収容し、４００℃以下の所定の温度に加熱し、そ
の容器にジボランガスを導入し、容器内にグロー放電を
発生させジボランの分解によって生じたほう素を化合物
膜の上に堆積させることにより上記の目的を達成する。
〔発明の実施例〕
第１図は本発明を実施するための反応装置で真空容器１
内に陽極２および陰極３が対向配置され、直流電源４に
接続されている。陰極３には加熱用ヒータが取り付けら
れ、電源６に接続されている。
真空容器１にはジボランガスボンベ７が流量調整のだめ
のマスフローなどのコントローラ８を介して、真空排気
系９か排気量調整パルプ１０を介してまた真空計１１が
それぞれ連結されている。
絶縁保護膜が形成された半導体素体１２を陰極３の上に
置き、まず真空排気系９によって真空容器内を排気し、
約１　ｘ　１０−７Ｔｏｒｒの高真空にした後、調整バ
ルブ１０を絞り、排気系９の排気速度を下げると同時に
、容器１にガス流量コントローラ８全通してジボランを
導入し、容器内の圧力を０．１〜１０　Ｔｏｒｒ　Ｋ調
整する。半導体素体１２はヒータ５によシ、例えば３０
０℃に加熱しておく。
その後公知のやシ方で電極２，３間に面流雷源４によυ
電圧を印加し、グロー放電を発生さぜると、ジボランが
分解して半導体素体１２の保ｅ　ＩＩ上にほう素膜が形
成される。
一例として第２図に示すようにシリコン単結晶２１の±
に絶縁保護膜として形成された５ｉｏ２膜２２の上に本
発明によるほう素膜２３を形成した。
形成条件は次の通υである。
基　　体：ｐ型シリコン単結晶、比抵抗０５Ωｍ鏡面仕
上げ、表面に厚さ１μｍの熱 酸化層 基体温度：３００℃ 使用ガス：水素によって１０００　ＰＰｍ　に希釈した
ジボラン（Ｂ２Ｈ６） グロー放電時の圧カニ　２．０　’ｌ’ｏｒｒ放電バ’
７−：Ｄｃ４−ｏｏｖ 電極間距離：５０■ 放電時間＝６０分 このようにして形成されだにう素膜をぶつ酸。
硝酸、ふつ酸十硝骸、熱部硫酸、塩酸、王水、水酸カリ
ウム、アンモニア、トリクレン、エチルアルコールの１
０種類の薬品の液または蒸気に１時間接触させたか、゛
全く反応分解せず、耐薬品性にすぐれていることが確認
できた。従ってこのほう素膜で稙われ／こシリコンウェ
ーハの保護膜はそのあとのエツチング時にどのような薬
品によって処理しても侵されることがない。同時に下の
酸化膜あるいは蟹化Ｂ’ｐｓと共にすぐれたパンシベー
ション税きして役立つ７、丑りここの膜を部分的に形成
するか、あるいは全曲形成後アルゴンふん囲気中でのス
パッタリングによシ局部的に除去すれば、選択エツチン
グのすぐれたマスクとして役立つ。さらに、はう来はダ
イヤモンドについて硬度が高いので機械的な保簡の役目
もする。
なお、本発明によ多形成されるほう素膜と半導体素体の
間には酸化膜などの層が介在しているので、はう素が半
導体素体中に拡散して導電型あるいは導電率を変化させ
ることがない。
第３回は本発明によ多形成されたほう素膜をＥＳＣＡＣ
Ｘ線光電子分元装置を用いて分析した結果である。ＥＳ
ＣＡｉ、１入射エネルギーに特性Ｘ肪を用い、試料よシ
放出される光電子のエネルギー測定による殻準位の決定
から元素分析を行う方法で、曲線３１，３２，３３．３
４はそれぞれほう素。
酸累、炭素、窒素の１８状態を示している。図のＸ軸は
ほう素膜表面から深さ方向を示し、Ｙ軸は単位時間当た
りの放出光電子のカウント数を示している。曲線３２，
３３．３４による酸素、炭素。
蟹素の値はブランク試料における卸と変化かなく、空気
中の元素による汚染であることを示し、膜中のほう素が
他の化合物である可能性はない。
上の実施例では基体温度を３００℃としたが、この基体
温度は３００℃以１であっても、３００℃以上であって
も差支えない。しかし半ｄｔ体素体が有している高ライ
フタイムや結晶の安全性全損わ々いてほう素膜を短時間
に形成するには３００℃程度を上限にするのが望ましく
、高くとも４００℃で行うべきである。このように４０
０℃以下で良質のはう累ル・を形成しうるのは、ジボラ
ンが従来のＣＶＤ法に用いられたほう素のハ四ゲン化物
と異なりプラズマ中での分解温度が低いためと推量して
いる。
〔発明の効果〕
本発明ケよ既に保６＜１欣を形成された半導体素体にさ
らにジボランのグロー放電分館によって向１薬品性、釦
緑耗性の高いほう素膜を形成するもので、半寿体累体の
々ａ　’Ｊｔ型、治、電率を変化させることがなく、力
・つ半橢杯累体の温度を高めることもないのででき上が
る半導体素子の特性に影響を与えない。これにより半導
体素体およびその上の保睡膜は、その後のエツチングな
どの化学処理においてどの榮品にも侵芒！ｌることかな
いので半導体素子製造工程の自由度がＪ冒加し、得られ
る効果は極ｙ・て大きい。
第１図は木兄り」の実施のための反応装置？Ｖの一例の
概略構成図、第２図は本発明の一実施例によυはう素膜
被覆されたシリコン単結晶の断面図、第３図は本発明に
より得られるはう素膜のＥＳＣＡによる表面分析プロフ
ァイル図である。
１・・・・・・真空容器、２・・・・・・陽極、３・・
・・・・陰（り、４・・・・・・直流電源、５・・・・
・・加熱用ヒータ、７・・・・・・ジボランガスボンベ
、９・・・・・・Ｘ窒お１気系、１２・・・・・・基体
、２１・・・・・・シリコン単結晶、２２・・・・・・
５ｉ０２＆、、　　２３・・・・・・はう素膜。
ら１ジｌ　１．：’ｊｌ 第２１′ん 第３１ソ１ 手続補正書（自刃 １．事件の表示　　　特願昭（δ−９越Ｚｉ７補正をす
る者　　　　　　　１４：ｌ願〕、３°事件との関係 住　　所　　川崎市川崎区田辺新田１番１号補正の内容 １、明細書第４頁第１４行目に「０．５Ωｍ」とあるを
、「１０〜３０　ＫΩＧ」と訂正します。
２、明細書第５頁第１６行目に「スパッタリング」とあ
るを「スパッタリング」と訂正しまず。
３、明細書第６頁第４行目に「第３回」とあるを「第３
図」と訂正します。

Claims (1)

    【特許請求の範囲】
  1. １）半導体元素の化合物からなる膜を表面に有する半導
    体素体を真空容器内に収容し、該素体を４００℃以下の
    ハを定の温度に加熱し、前記容器にジボランガスを導入
    し、前記容器内にグロー放電を発生させることを特徴と
    する半導体保護膜形成方法。
JP58093221A 1983-05-26 1983-05-26 半導体保護膜形成方法 Granted JPS59218732A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58093221A JPS59218732A (ja) 1983-05-26 1983-05-26 半導体保護膜形成方法
US06/610,638 US4627991A (en) 1983-05-26 1984-05-16 Method for forming a protective film on a semiconductor body
DE19843419079 DE3419079A1 (de) 1983-05-26 1984-05-22 Verfahren zur bildung eines schutzfilms auf einem halbleiterkoerper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58093221A JPS59218732A (ja) 1983-05-26 1983-05-26 半導体保護膜形成方法

Publications (2)

Publication Number Publication Date
JPS59218732A true JPS59218732A (ja) 1984-12-10
JPH0118578B2 JPH0118578B2 (ja) 1989-04-06

Family

ID=14076500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58093221A Granted JPS59218732A (ja) 1983-05-26 1983-05-26 半導体保護膜形成方法

Country Status (3)

Country Link
US (1) US4627991A (ja)
JP (1) JPS59218732A (ja)
DE (1) DE3419079A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5064683A (en) * 1990-10-29 1991-11-12 Motorola, Inc. Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop
WO2008090763A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置の製造方法及び半導体製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2836911C2 (de) * 1978-08-23 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Passivierungsschicht für Halbleiterbauelemente
SU836202A1 (ru) * 1979-08-30 1981-06-07 Могилевский технологический институт Способ местного борировани стальныхдЕТАлЕй и COCTAB дл ЕгО ОСущЕСТВлЕНи
DD148349A1 (de) * 1979-12-28 1981-05-20 Gerhard Ebersbach Verfahren zur herstellung extrem harter,verschleissfester schichten erhoehter haftfestigkeit
JPS56116673A (en) * 1980-02-19 1981-09-12 Sharp Corp Amorphous thin film solar cell
US4436762A (en) * 1982-07-26 1984-03-13 Gte Laboratories Incorporated Low pressure plasma discharge formation of refractory coatings
US4438183A (en) * 1982-08-25 1984-03-20 The United States Of America As Represented By The United States Department Of Energy Photoelectrochemical cell having photoanode with thin boron phosphide coating as a corrosion resistant layer

Also Published As

Publication number Publication date
DE3419079C2 (ja) 1992-07-02
JPH0118578B2 (ja) 1989-04-06
US4627991A (en) 1986-12-09
DE3419079A1 (de) 1984-11-29

Similar Documents

Publication Publication Date Title
US3106489A (en) Semiconductor device fabrication
EP0157052B1 (en) Low resistivity tungsten silicon composite film
EP0416774A1 (en) A method of treating a sample of aluminium-containing material
US4217375A (en) Deposition of doped silicon oxide films
JPS60153119A (ja) 不純物拡散方法
US3093507A (en) Process for coating with silicon dioxide
JPS6324923B2 (ja)
US4292343A (en) Method of manufacturing semiconductor bodies composed of amorphous silicon
JPH07230957A (ja) ボロン含有ポリシリコン膜の形成方法
JP2814445B2 (ja) 選択的な金の低温化学蒸着
US3396052A (en) Method for coating semiconductor devices with silicon oxide
EP0469824A1 (en) Method of depositing fluorinated silicon nitride
US3837905A (en) Thermal oxidation of silicon
US4762803A (en) Process for forming crystalline films by glow discharge
US6174805B1 (en) Titanium film forming method
JPS59218732A (ja) 半導体保護膜形成方法
JPH0245326B2 (ja)
JPS5884111A (ja) ケイ素の改良されたプラズマ析出法
US3668095A (en) Method of manufacturing a metallic oxide film on a substrate
JP2518406B2 (ja) 容量絶縁膜の形成方法
JP3153644B2 (ja) 薄膜形成方法
JPH0228892B2 (ja)
JPH1064909A (ja) 反射防止膜の製造方法
JPH06120355A (ja) 半導体装置の製造方法
JPS5973413A (ja) 薄膜状絶縁材とその製造方法