JPH0118578B2 - - Google Patents

Info

Publication number
JPH0118578B2
JPH0118578B2 JP58093221A JP9322183A JPH0118578B2 JP H0118578 B2 JPH0118578 B2 JP H0118578B2 JP 58093221 A JP58093221 A JP 58093221A JP 9322183 A JP9322183 A JP 9322183A JP H0118578 B2 JPH0118578 B2 JP H0118578B2
Authority
JP
Japan
Prior art keywords
film
boron
container
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58093221A
Other languages
English (en)
Other versions
JPS59218732A (ja
Inventor
Yasukazu Seki
Noritada Sato
Osamu Ishiwatari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Corporate Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Corporate Research and Development Ltd filed Critical Fuji Electric Co Ltd
Priority to JP58093221A priority Critical patent/JPS59218732A/ja
Priority to US06/610,638 priority patent/US4627991A/en
Priority to DE19843419079 priority patent/DE3419079A1/de
Publication of JPS59218732A publication Critical patent/JPS59218732A/ja
Publication of JPH0118578B2 publication Critical patent/JPH0118578B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は半導体素子の劣化防止のために半導体
素体表面上に保護膜を形成する方法に関する。
〔従来技術とその問題点〕
この種の保護膜の代表的な例としては、半導体
基体表面に形成する熱酸化膜があるが、この形成
方法は、たとえば半導体基体にシリコン結晶を用
いると、シリコン結晶を1000℃以上に加熱し、水
蒸気中に載置することにより、シリコン結晶表面
で化学反応を生じさせて酸化膜を形成させるもの
である。また別の一例として熱窒化膜がある。熱
窒化膜の形成は800℃以上の高温で半導体基体、
たとえばシリコン結晶を、アンモニア等の窒素を
含むガス中に載置し、シリコン結晶表面で化学反
応を生じさせて窒化膜を形成させるものである。
これらの保護膜のうちSiO2膜はふつ酸に対して
反応分解するという欠点を有している。そのた
め、その後の表面処理工程においてふつ酸を含む
酸溶液およびその蒸気に触れるおそれがある場合
には用いることはできない。一方、Si3N4膜は熱
濃りん酸に対して反応分解する。従つて、その後
の表面処理工程においてりん酸を含む酸溶液およ
びその蒸気に触れるおそれがある場合には用いる
ことができない。
〔発明の目的〕
本発明はこのような半導体元素の化合物からな
る保護膜の化学薬品との反応性による半導体素子
製造工程における表面処理の困難さを除去するた
めに、耐薬品性半導体保護膜を形成する方法を提
供することを目的とする。
〔発明の要点〕
この目的は、酸化膜あるいは窒化膜のような半
導体元素の化合物からなる膜を表面に有する半導
体素体を真空容器内に収容し、400℃以下の所定
の温度に加熱し、その容器にジボランガスを導入
し、容器内にグロー放電を発生させジボランの分
解によつて生じたほう素を化合物膜の上に堆積さ
せることにより上記の目的を達成する。
〔発明の実施例〕
第１図は本発明を実施するための反応装置で真
空容器１内に陽極２および陰極３が対向配置さ
れ、直流電源４に接続されている。陰極３には加
熱用ヒータが取り付けられ、電源６に接続されて
いる。真空容器１にはジボランガスボンベ７が流
量調整のためのマスフローなどのコントローラ８
を介して、真空排気系９が排気量調整バルブ１０
を介してまた真空計１１がそれぞれ連結されてい
る。
絶縁保護膜が形成された半導体素体１２を陰極
３の上に置き、まず真空排気系９によつて真空容
器内を排気し、約１×10-7Torrの高真空にした
後、調整バルブ１０を絞り、排気系９の排気速度
を下げると同時に、容器１にガス流量コントロー
ラ８を通してジボランを導入し、容器内の圧力を
0.1〜10Torrに調整する。半導体素体１２はヒー
タ５により、例えば300℃に加熱しておく。その
後公知のやり方で電極２，３間に直流電源４によ
り電圧を印加し、グロー放電を発生させると、ジ
ボランが分解して半導体素体１２の保護膜上にほ
う素膜が形成される。
一例として第２図に示すようにシリコン単結晶
２１の上に絶縁保護膜として形成されたSiO2膜
２２の上に本発明によるほう素膜２３を形成し
た。形成条件は次の通りである。
基体：ｐ型シリコン単結晶、比抵抗10〜30KΩcm
鏡面仕上げ、表面に厚さ1μｍの熱酸化膜 基体温度：300℃ 使用ガス：水素によつて1000ppmに希釈したジボ
ラン（B2H6） グロー放電時の圧力：2.0Torr 放電パワー：DC400V 電極間距離：50mm 放電時間：60分 このようにして形成されたほう素膜をふつ酸、
硝酸、ふつ酸＋硝酸、熱濃硫酸、塩酸、王水、水
酸カリウム、アンモニア、トリクレン、エチルア
ルコールの10種類の薬品の液または蒸気に１時間
接触させたが、全く反応分解せず、耐薬品性にす
ぐれていることが確認できた。従つてこのほう素
膜で覆われたシリコンウエーハの保護膜はそのあ
とのエツチング時にどのような薬品によつて処理
しても侵されることがない。同時に下の酸化膜あ
るいは窒化膜と共にすぐれたパツシベーシヨン膜
として役立つ。またこの膜を部分的に形成する
か、あるいは全面形成後アルゴンふん囲気中での
スパツタリングにより局部的に除去すれば、選択
エツチングのすぐれたマスクとして役立つ。さら
に、ほう素はダイヤモンドについて硬度が高いの
で機械的な保護の役目もする。
なお、本発明により形成されるほう素膜と半導
体素体の間には酸化膜などの層が介在しているの
で、ほう素が半導体素体中に拡散して導電型ある
いは誘電率を変化させることがない。
第３図は本発明により形成されたほう素膜を
ESCA（Ｘ線光電子分光装置）を用いて分析した
結果である。ESCAは入射エネルギーに特性Ｘ線
を用い、試料より放出される光電子のエネルギー
測定による殻準位の決定から元素分析を行う方法
で、曲線３１，３２，３３，３４はそれぞれほう
素、酸素、炭素、窒素の1s状態を示している。図
のＸ軸はほう素膜表面から深さ方向を示し、Ｙ軸
は単位時間当たりの放出光電子のカウント数を示
している。曲線３２，３３，３４による酸素、炭
素、窒素の値はブランク試料における値と変化が
なく、空気中の元素による汚染であることを示
し、膜中のほう素が他の化合物である可能性はな
い。
上の実施例では基体温度を300℃としたが、こ
の基体温度は300℃以下であつても、300℃以上で
あつても差支えない。しかし半導体素体が有して
いる高ライフタイムや結晶の安全性を損わないで
ほう素膜を短時間に形成するには300℃程度を上
限にするのが望ましく、高くとも400℃で行うべ
きである。このように400℃以下で良質のほう素
膜を形成しうるのは、ジボランが従来のCVD法
に用いられたほう素のハロゲン化物と異なりプラ
ズマ中での分解温度が低いためと推量している。
〔発明の効果〕
本発明は既に保護膜を形成された半導体素体に
さらにジボランのグロー放電分解によつて耐薬品
性、耐摩耗性の高いほう素膜を形成するもので、
半導体素体の導電型、導電率を変化させることが
なく、かつ半導体素体の温度を高めることもない
のででき上がる半導体素子の特性に影響を与えな
い。これにより半導体素体およびその上の保護膜
は、その後のエツチングなどの化学処理において
どの薬品にも侵されることがないので半導体素子
製造工程の自由度が増加し、得られる効果は極め
て大きい。
【図面の簡単な説明】
第１図は本発明の実施のための反応装置の一例
の概略構成図、第２図は本発明の一実施例により
ほう素膜被覆されたシリコン単結晶の断面図、第
３図は本発明により得られるほう素膜のESCAに
よる表面分析プロフアイル図である。 １……真空容器、２……陽極、３……陰極、４
直流電源、５……加熱用ヒータ、７……ジボラン
ガスボンベ、９……真空排気系、１２……基体、
２１……シリコン単結晶、２２……SiO2膜、２
３……ほう素膜。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体元素の化合物からなる膜を表面に有す
    る半導体素体を真空容器内に収容し、該素体を
    400℃以下の所定の温度に加熱し、前記容器にジ
    ボランガスを導入し、前記容器内にグロー放電を
    発生させることを特徴とする半導体保護膜形成方
    法。
JP58093221A 1983-05-26 1983-05-26 半導体保護膜形成方法 Granted JPS59218732A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58093221A JPS59218732A (ja) 1983-05-26 1983-05-26 半導体保護膜形成方法
US06/610,638 US4627991A (en) 1983-05-26 1984-05-16 Method for forming a protective film on a semiconductor body
DE19843419079 DE3419079A1 (de) 1983-05-26 1984-05-22 Verfahren zur bildung eines schutzfilms auf einem halbleiterkoerper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58093221A JPS59218732A (ja) 1983-05-26 1983-05-26 半導体保護膜形成方法

Publications (2)

Publication Number Publication Date
JPS59218732A JPS59218732A (ja) 1984-12-10
JPH0118578B2 true JPH0118578B2 (ja) 1989-04-06

Family

ID=14076500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58093221A Granted JPS59218732A (ja) 1983-05-26 1983-05-26 半導体保護膜形成方法

Country Status (3)

Country Link
US (1) US4627991A (ja)
JP (1) JPS59218732A (ja)
DE (1) DE3419079A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5064683A (en) * 1990-10-29 1991-11-12 Motorola, Inc. Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop
WO2008090763A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置の製造方法及び半導体製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2836911C2 (de) * 1978-08-23 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Passivierungsschicht für Halbleiterbauelemente
SU836202A1 (ru) * 1979-08-30 1981-06-07 Могилевский технологический институт Способ местного борировани стальныхдЕТАлЕй и COCTAB дл ЕгО ОСущЕСТВлЕНи
DD148349A1 (de) * 1979-12-28 1981-05-20 Gerhard Ebersbach Verfahren zur herstellung extrem harter,verschleissfester schichten erhoehter haftfestigkeit
JPS56116673A (en) * 1980-02-19 1981-09-12 Sharp Corp Amorphous thin film solar cell
US4436762A (en) * 1982-07-26 1984-03-13 Gte Laboratories Incorporated Low pressure plasma discharge formation of refractory coatings
US4438183A (en) * 1982-08-25 1984-03-20 The United States Of America As Represented By The United States Department Of Energy Photoelectrochemical cell having photoanode with thin boron phosphide coating as a corrosion resistant layer

Also Published As

Publication number Publication date
DE3419079C2 (ja) 1992-07-02
JPS59218732A (ja) 1984-12-10
DE3419079A1 (de) 1984-11-29
US4627991A (en) 1986-12-09

Similar Documents

Publication Publication Date Title
JP3529989B2 (ja) 成膜方法及び半導体装置の製造方法
US4142004A (en) Method of coating semiconductor substrates
US4217375A (en) Deposition of doped silicon oxide films
Ito et al. Plasma‐enhanced thermal nitridation of silicon
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
US6383302B2 (en) Apparatus and method for manufacturing semiconductor device
JPS60200966A (ja) 複合被膜
JPS6324923B2 (ja)
US3556879A (en) Method of treating semiconductor devices
GB1571306A (en) Apparatus for producing a semiconductor device
US4341818A (en) Method for producing silicon dioxide/polycrystalline silicon interfaces
US5045346A (en) Method of depositing fluorinated silicon nitride
EP0481706B1 (en) Method of producing CVD silicon oxynitride film
JP3071933B2 (ja) 解離したハロゲン系腐蝕性ガスに対する耐蝕性部材およびその製造方法
US4762803A (en) Process for forming crystalline films by glow discharge
JPH0118578B2 (ja)
JPS621565B2 (ja)
JPH0245326B2 (ja)
JP2518406B2 (ja) 容量絶縁膜の形成方法
US3668095A (en) Method of manufacturing a metallic oxide film on a substrate
JP3153644B2 (ja) 薄膜形成方法
JPH08190994A (ja) プラズマ処理装置の電極
JP3133961B2 (ja) 耐蝕性部材、その使用方法およびその製造方法
JPH02148843A (ja) 半導体装置の製造方法
JPH01129972A (ja) シリコン窒化酸化膜の形成方法