TWI338453B - Divide-by-three injection-locked frequency divider - Google Patents

Description

1338453

三達編號：TW3716PA 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種注入鎖定除三除頻器 (Divide-by-Three Injection-Locked Frequency Divider)，且 特別是有關於一種適合低電壓操作與高注入鎖定範圍之 注入鎖定除三除頻器。 【先前技術】 > 隨著通訊產業的發達，高頻鎖相迴路（Phase Lock

Loop，PLL)已經廣泛地應用在各種有線與無線通訊系統 中，如頻率合成器或時脈產生器。在高頻鎖相迴路中，高 頻除頻器（Frequency Divider)為不可或缺之重要元件之 一 ’其用以接收原始訊號並經由對原始訊號之頻率除以一 個或多個不同之數值來降低其之頻率。 注入鎖定除三除頻器（Divide-by-Three Injection Locked Frequency Divider)為一種目前常用之高頻除頻器 1 架構，其結合訊號注入單元與壓控振盪器（v〇ltage

Controlled Oscillator) ’如電感電容槽共振腔（LC Tank)振盘 器來對訊號注入單元接收之注入訊號進行除三頻^然而傳 統注入鎖定除三除頻器均需使用較高的電源電壓始可動 作’因此如何設計出可應用於低電壓操作的注入鎖定除三 除頻器，以彈性地應用於各種不同場合乃業界不斷致力的 方向之一。 1338453

三達編號：TW3716PA 【發明内容】 本發明係有關於一種注入鎖定除三除頻器 (Divide-by-Three Injection-Locked Frequency Divider) ° 本 發明之注入鎖定除三除頻器可應用於低電壓操作，並具有 低電功率消耗的功效，利於應用在無限通訊系統中。 根據本發明（之第一方面），提出一種注入鎖定除三 除頻器，包括一第一訊號源注入電路與一第二訊號源注入 電路與一振盪器。第一與第二訊號源注入電路用以分別輸 出一第一注入訊號與一第二注入訊號。振堡器包括一第一 電晶體與一第二電晶體、一電感電容共振腔電路（LC Tank)、一第一電感與一第二電感。第一與第二注入訊號 係分別注入至第一與第二電晶體之至少一端。電感電容共 振腔電路係跨接於第一與第二電晶體之第一端與控制端 之間，以作為第一與該第二電晶體之正迴授電路。電容電 感共振腔電路係決定振盪器之一振盪訊號之一共振頻 率。第一與第二電晶體之第二端係透過第一與第二電感耦 接至接地端，以實質上保留振盪訊號之二次諧波訊號。其 中，第一與第二注入訊號和被保留下來之振盪訊號的二次 諧波訊號係透過第一與第二電晶體進行混波，以於第一與 第二電晶體之第一端端輸出一組差動對訊號。差動對訊號 之頻率等於一除頻頻率。除頻頻率實質上為第一與第二注 入訊號的頻率的三分之一。 為讓本發明之上述内容能更明顯易僅，下文特舉一較 佳實施例，並配合所附圖式，作詳細說明如下： 7

三達編號：TW3716PA 【實施方式】 第1圖繪示本發明實施例之注入鎖定除三除頻器 (Divide-by-Three Injection-Locked Frequency Divider)之電 路圖。請參考第1圖。注入鎖定除三除頻器100包括振盪 器110、訊號注入源電路120與130。振盪器11〇包括電 晶體111與112、電感電容共振腔電路（lc Tank) 113、 電感114與115。 電感電容共振腔電路113係跨接於電晶體U1與112 之汲極與閘極之間，以作為電晶體111與112的正迴授電 路。電容電感共振腔電路113係決定振盪器110之一振盪 訊號之一共振頻率f〇。 電晶體111與112的源極分別透過電感114與115耦 接至接地端’如此耦接方式係使得此振盪訊號之二次諧波 訊號被保留下來。此二次諧波訊號之頻率即為振盪訊號的 共振頻率的兩倍2fo。 訊號注入源電路120與130分別輸出注入訊號Vil與 Vi2至電晶體Π1與112之汲極、源極、閘極或基極的至 少一端。在本發明實施例中，訊號源注入電路120與130 係以分別輸出注入訊號Vil與Vi2至電晶體111與112之 汲極為例。注入訊號Vil與Vi2分別透過電晶體111和 112，與此二次諧波訊號進行混波，分別於電晶體111與 112的汲極輸出差動對訊號Vol與Vo2。差動對訊號ν〇1 與Vo2之頻率係等於一除頻頻率f*d。 當注入訊號Vil與Vi2之頻率約為振盪器110的共振 1338453

三達編號：TW3716PA 頻率的三倍時，介s也 入鎖定除三除頻訊號Vil請之頻率位於注 注入鎖定除场_ 1(^倍頻注人鎖定除·圍内時， ^二相斤'頻益1〇〇即可對注入訊號\^與vi2進行 示一’，入鎖定除三除頻器100即於電晶體111與112 Γ及頻頻率為注入訊號Vil與vi2之頻率的三分 之一的差動對訊號Vol與V〇2。 ;^體ill與112之源極係透過電感HA與115 盘而未與其他電晶體疊接，因此電晶體111 電愿即可動作。注入鎖定除三除頻器100 7呆作在低’’並達成低功料耗之功I本發明實施 吮之疋除三除頻器可應用於低電壓操作的通訊系 、、先，例如疋802.11a/b/g的通訊協定上。 振堡rUt明實施例之注人鎖定除三除頻器100之 ^器110。在本發明實施例中，電感電容共振腔電路113 ，、匕括電感116與Π7、電容電路14〇，決定振 的振盪訊號的共振鮮fQ。電感116祕於電晶體⑴ =極與電源電壓Vdd之間，而電感m耦接於電 二 的沒極與電源電壓Vdd之^電容電路_於電 2 與112的閘極之間。在本發明實施例中，電容電 1 較佳地包括可變電容141與142，依據一可調 40可 改變其電容值，以決定共振頻率fQ。如此可增加 : 施例之注入鎖定除三除頻器刚之注入鎖定除頻月實 在本發明實施例中，電晶體lu與112係較佳地; 互耦合（Cross-couple)的方式耦接，亦即，電晶體"A交 1338453

三達編號：TW3716PA 的閘極耦接電晶體112的汲極，而電晶體112的閘極耦接 電晶體111的汲極。交互耦合的電晶體111與112係提供 等效負電阻來抵銷電感電容共振腔電路113中之電路損 耗，使振盪器110具有較理想之共振與差動輸出操作。 茲說明訊號源注入電路120、130之内部電路。訊號 源注入電路120與130分別包括電晶體121與131。在本 發明實施例中，電晶體121與131的汲極分別與電晶體111 與112的汲極耦接。電晶體121與131的源極均耦接至接 地端。電晶體121與131之閘極分別接收注入訊號源AC1 與AC2,據以分別注入訊號Vil與Vi2至電晶體111與112 之汲極。由於電晶體111與121、112與131係分別以並 聯方式耦接至接地端，而非彼此疊接。因此，本發明實施 例之注入鎖定除三除頻器僅需低電源電壓Vdd，即可進行 除三頻。因此，本發明實施例之注入鎖定除三除頻器可達 成低功率消耗的功效。 在本發明實施例中，注入訊號源AC1與AC2係為差動 注入訊號源，注入訊號Vil與Vi2係為差動注入訊號。 注入鎖定除三除頻器100更包括缓衝電路150與160 分別對差動對訊號Vol與Vo2進行緩衝，以避免差動對訊 號Vol與Vo2發生負載效應。緩衝電路150與160係據以 輸出經緩衝差動對訊號Vobl與Vob2。 在本發明實施例中，電晶體111、112、121與131係 以N型金屬氧化半導體電晶體（NM0S)為例，實際應用上 並不限於此，亦可用P型金屬氧化半導體電晶體（PM0S) 10 1338453

三達編號：TW3716PA 點。當電晶體221與231的汲極耦接電晶體211與212的 源極時，電晶體211與212與接地端需形成類似於濾波的 效果，且能保留注入訊號Vil’與Vi2’中之三次諧波項， 以防止注入訊號Vil’與Vi2’中之三次諧波項衰減。若 振盪器210不包含電容216與217,電感214與215需搭 配電晶體211與212的閘極源極寄生電容來產生等效阻 抗。為產生足夠大的等效阻抗，使得電晶體211與212的 尺寸需設計為較大，而得以產生足夠大的閘極源極寄生電 容。 因此，藉由將電容216、217並聯於電感214與215 來貢獻部分等效阻抗，電晶體211與212不需貢獻大的閘 極源極寄生電容。如此，電晶體211與212的尺寸即可縮 小，進一步使振盪器210的電流減小，降低功率消耗。 注入鎖定除三除頻器200係可包括緩衝電路240與 250，分別緩衝輸出電壓Vol’與Vo2’ ，輸出經緩衝電壓 Vobl’ 與 Vob2’ 。 注入鎖定除三除頻器200之電晶體211與212係以 NM0S為例、221與231係以PM0S為例，實際應用上並不 限於此，電晶體211與212亦可以PM0S來替代；電晶體 221與231亦可以NM0S來替代。 本發明實施例之注入鎖定除三除頻器，在實際應用上 可以由振盪器的兩電晶體之汲極、閘極、源極或基極其中 任一端注入訊號源也能達到除三的效果。 本發明實施例中，由於振盪器110、210之兩電晶體 13 1338453

三達編號：TW3716PA 111與112、211與212透過電感耦接至接地端，且訊號源 注入電路120與130、220與230之電晶體121與13卜221 與231亦直接或透過電感耦接至接地端，因此，本發明實 施例之注入鎖定除三除頻器僅需使用低電源電壓即可對 注入訊號進行除三之功能。因此，本發明實施例之注入鎖 定除三除頻器可應用於低電壓操作，並具有低電功率消耗 的功效，利於應用在無線通訊系統中。 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明。本發明所屬技術領域中具有通 常知識者，在不脫離本發明之精神和範圍内，當可作各種 之更動與潤飾。因此，本發明之保護範圍當視後附之申請 專利範圍所界定者為準。

'： 5 ) 14 1338453

三達編號：TW3716PA 【圖式簡單說明】 第1圖繪示本發明實施例之注入鎖定除三除頻器 (Divide-by-Three Injection-Locked Frequency Divider)之電 路圖。 第2圖繪示本發明另一實施例之注入鎖定除三除頻 器之電路圖。 【主要元件符號說明】 110、210 :振盪器 1U、112、12卜 131、211、212、22卜 231 :電晶體 113、 213:電感電容共振腔電路 114、 115、116、117、214、215 :電感 120、130、220、230 :訊號源注入電路 140 :電容電路 141、142 :可變電容 150、160 :缓衝電路 216、217 :電容 15

Claims (1)

1338453 2010/10/20 修正 十、申請專利範圍： 1. 一種注入鎖疋除二除頻器（Divide_by_Three Injection-Locked Frequency Divider)，包括： 一第一訊號源注入電路與一第二訊號源注入電路，用 以分別輸出一第一注入訊號與一第二注入訊號， 一振盪器，包括： 一第一電晶體與一第二電晶體，該第一與該第 二注入訊號係分別注入至該第一與該第二電晶體之至少

yit» · 一端， 一電感電容共振腔電路（LC Tank)，跨接於該 第一與該第二電晶體之第一端與控制端之間，以作為該第 一與該第二電晶體之正迴授電路，該電容電感共振腔電路 係決定該振盪器之一振盪訊號之一共振頻率；及 一第一電感與一第二電感’該第一與該第二電 晶體之第二端係透過該第一與該第二電感耦接至接地 端，以實質上保留該振盪訊號之二次諧波訊號；以及 第緩衝電路與一第二緩衝電路，分別用以緩衝該 差動對訊號； 其中，該第一與該第二注入訊號和該振盪訊號之二次 諧波訊號係透過該第1該第二電晶體進行混波，以分別 於該第-與該第二電晶體之第一端輸出一組差動對訊 號’該差=對訊號，率等於—除頻頻率， 質上為該第1該第二注人訊號_率的三 實 2.如申明專利範圍第1項所述之注入鎖定除三除頻 1338453 ‘ 2010/10/20 修正 器，其中，該第一與該第二電晶體係以交互耦合方式 (cross-couple)耦接，以提供等效負電阻，以抵消該電 感電容共振腔電路中之寄生等效電阻之損耗。 3·如申請專利範圍第1項所述之注入鎖定除三除頻 器，其中，該電感電容共振腔電路更包括： 一第三電感與一第四電感，分別耦接該第一與該第二 電晶體之第一端與一電源電壓之間；以及 一電容電路，耦接於該第一與該第二電晶體之控制端 之間。 4. 如申請專利範圍第3項所述之注入鎖定除三除頻 器，其中，該電容電路係包括一第一可變電容（Varactor) 與一第二可變電容，該第一與該第二可變電容係依據一可 調電壓改變其電容值，以決定該共振頻率。 5. 如申請專利範圍第1項所述之注入鎖定除三除頻 器，其中，該第一訊號源注入電路包括： 一第三電晶體，其控制端接收一第一注入訊號源，其 第一端耦接該第一電晶體之第一端、第二端、控制端與基 極之其一，且輸出該第一注入訊號，該第三電晶體之第二 端耦接至接地端； 其中，該第二訊號源注入電路包括： 一第四電晶體，其控制端接收一第二注入訊號源，其 第一端耦接該第二電晶體之第一端、第二端、控制端與基 極之其一，且輸出該第二注入訊號，該第四電晶體之第二 端耦接至接地端。 17 1338453 2010/10/20 修正 6. 如申請專利範圍第1項所述之注入鎖定除三除頻 器，其中，該第一訊號源注入電路包括： 一第三電晶體，其控制端接收一第一注入訊號源，其 第一端耦接該第一電晶體之第一端、控制端與基極之其 一，用以輸出該第一注入訊號，該第三電晶體之第二端耦 接至接地端或耦接至該第一電晶體之第二端； 其中，該第二訊號源注入電路包括： 一第四電晶體，其控制端接收一第二注入訊號源，其 第一端耦接該第二電晶體之第一端、控制端與基極之其 一，用以輸出該第二注入訊號，該第四電晶體之第二端耦 接至接地端或耦接至該第一電晶體之第二端。 7. 如申請專利範圍第6項所述之注入鎖定除三除頻 器，其中，該第三與該第四電晶體之第二端係分別耦接至 該第一與該第二電晶體之第二端，該振盪器更包括一第一 電容與一第二電容，分別和該第一與該第二電感並聯，以 形成一等效阻抗，該等效阻抗係對於該第一與該第二注入 訊號源能保留高次諧波項，以避免該第一與該第二注入訊 號源之高次諧波項衰減。 8. 如申請專利範圍第1項所述之注入鎖定除三除頻 器，其中，該第一與該第二注人訊號係為差動注入訊號。 9. 如申請專利範圍第1項所述之注入鎖定除三除頻 器，其中，該振盪器係為一考畢茲（Colpitts)振盪器。 10. 如申請專利範圍第1項所述之注入鎖定除三除頻 器，其中，該振盪器係為一哈特萊（Hartley)振盪器。 18 1338453 2010/10/20 修正 11.如申請專利範圍第1項所述之注入鎖定除三除頻 器，其中，該第一與該第二電晶體係為P型金屬氧化半導 體電晶體或N型金屬氧化半導體電晶體。 1338453 ,ΡΡΛ I - -- _ 賦審 T^s^-^l :.3_§1Ζ Ϊ960娘絜Mlgtsjl

0¾§ β 醒CSI濉 P,