TWI334187B - Wafer, test system thereof, test method thereof and test fixture thereof - Google Patents

Description

1334187 HM-2007-0008-TW 23931tw£doc/n 九、發明說明： 【發明所屬之技術領域】 本發明疋有關於一種晶圓及其測試技術，且特別是有 關於一種能縮短測試時間之晶圓及其測試技術。 【先前技術】 在晶片還在晶圓階段時，必須對晶圓中的各個晶片進 行晶片探針（Chip Pr〇be，以下簡稱cp)測試，以過渡掉 具有缺陷的晶片，並降低製作成本。一般常見的cp ^試 ^兩種階段，分別為高電壓應力(High v〇ltage Stress，以下 簡稱HVS)測試與功能測試。其中，HVS測試是在極短的 ，間内給予晶片超過晶片說明書（或稱規格書）所規範的 #作電壓’同時並給予—些晶片所需的基本訊號，以使晶 $在過向之操作電壓下進行操作。當晶片在過高的操作電 壓下運作時，可使晶片之缺陷在極短的時間内惡化。因此， 可以透過接下來所進行之功能測試來進一步地檢驗 缺陷之晶片。 ^ 一般來說，晶圓上之晶片具有大量輸入端與輸出端（可 ，共計有數百個焊墊），因此在進行CP測試時，晶圓測 試’口具必須具有相對應數量之探針，才能夠進行Cp測試。 ，由於晶圓測試治具之探針相當昂貴，基於成本的考 況下，並無法大量增設晶圓測試治具之探針，也因此 晶圓測試治具通常一次只能對晶圓上的一個晶片進行cp 1334187 HM-2007-0008-TW 2393 ltwf.doc/n /貝J »式以下則配合圖示對晶圓測試之各步驟作更詳細之介 紹。 '

圖1是習知之晶圓測試系統之架構圖。請參照 ， 待測晶圓100具有多個晶片（以晶片lu、112表示之 ^測試機台150要對晶圓1〇〇上的晶片lu進行Cp測試 時。百先，測試機台15〇會控制機械手臂（未繪示）移動 ，板130，藉以帶動探針群14〇接觸晶片ηι之焊墊。接 。測試機台150則透過探針群14〇給予晶片lu 疋操作％壓之電源以及基本的操作訊號，藉以進行 測試’其時間大約在〇 3〜〇 6秒之間。若晶片⑴具 =則HVS測試會讓晶片⑴之缺陷惡化，否則取 试並不會影響晶片111之功能。

在對晶片111進行完HVS測試之後，測試機台15〇 ，下來會對晶片11!進行功能測試，其時間大約〇 仏功能測試期間’測試機台150會再-次透過探針群14〇 二予y些基本的操作訊號與額定電源至晶片ln之輸入 t並經由探針群14〇讀取晶片⑴之輸出訊號。因此， ^ 5、機台150可以列別晶片H1之功能是否正常。如此一 ^則完成晶片111之cp測試。接著，測試機台15〇再 :曰機械手臂移動探針群140 ’而使探針群140接觸下-以晶片112)之焊塾’藉以對晶片112進行cp測試。 二=二對晶圓1⑻中各晶片逐—進行測試，在 6 1334187 HM-2007-0008-TW 23931twf.doc/n 值得一提的是，假設晶圓100夏古 1500個晶片的HVS測試與功能測^ 片。光是 要測x(G.㈣.3〜〇.6)=_〜13^費的時間，則需 就是金錢。若能縮短CP測試所花費$ °正所谓’時間 升晶圓測試之效率，也可降低cp但可大幅提 【發明内容】

—本發明提供-種晶圓、晶圓測試系統、方法及治且， 猎以縮短測試時間及提高測試效率。 八 為解決上述問題，本發明提出—種晶圓測試系統，包 括待測晶圓與晶圓測試治具。晶Κ測試治具包括基板、第 =探針與第二群探針。待測晶圓具有多數個晶片。晶圓 I式冶具帛以職晶# H探針崎於基板下方，用 以對晶片進行高電壓應力職。第二群探針配置於基板下

方’用以對另-晶片進行功能測試。其中高電壓應力測試 之期間與功能測試之期間重疊。 從另一觀點來看，本發明提出一種晶圓測試方法，包 括自待測晶圓中選擇第—晶片進行高電壓應力測試，並自 待測印圓中選擇第二晶片進行功能測試，其中高電壓應力 測試之期間與功能測試之期間重疊。 從又一觀點來看’本發明提出一種晶圓測試治具，用 以測試晶圓之多數個晶片，晶圓測試治具包括基板、第一 群振針與第二群探針。第一群探針配置於基板下方，用以 對一晶片進行高電壓應力測試。第二群探針配置於基板下 7 1334187 i-2007-0008-TW 23931twf.doc/n 方’用以對另—晶片進行功能測試。其中高電壓應力測試 之期間與功能測試之期間重疊。 攸再二觀點來看，本發明提出一種晶圓，包括多個晶 ，其中每一晶片各自包括核心電路、主焊墊與副焊墊。 ^焊墊輕接至核心電路。副焊塾並聯於主焊墊’，、用以提供 ^圓測，具之探針之雜連接介面。其中晶圓之第-晶 、進行Θ電壓應力測試之期間與晶圓之第二晶片進行功能 測式之期間重叠。 在本發明之—實施财，每—日日日片各自更包括内般自 、電路内敗自測電路柄接至核心電路與主焊塾之間。其 :阳，測4治具具有第—群探針與第二群探針，藉由將第 群仏針接觸副焊墊，晶圓戦治具控彻嵌自測電路對 t電路提供測試信號，以進行高電壓應力測試。在另一 二知例中’藉由將第二群探針_副焊墊，晶圓測試治具

工制内肷自測電路對核心電路提供測試信號，以進行功能 測試。 —本發明利用第一群探針對—晶片進行高電壓應力測 式’並利用第二群探針對另—晶片進行功能測試，其中高 電壓應力麟的期間與功能測試的#間重4，@此能大幅 減少晶圓的測試時間。 為讓本發明之上述特徵和優點能更明顯易懂，下文特 牛較佳實關’並配合所關式，作詳細說明如下。 【實施方式】 8 HM-2007-0008-TW 2393 ltwf.doc/n 與本實施例中’由於HVS測試僅需利用相當少量的探 針（12根）。因此除了功能測試所需的第二群探針（6㈨ 〜700根）外’可用第-群探針（12根）藉以進行hvs 測试。在對m行魏測試時，可湘第—群探針同 時對下-個要進行功能測朗晶#作Hvs測試。以下 合圖式作更進一步的說明。 、 -咅Ξ从是?照本發明之第—實施例之一種晶圓之測試 不^。圖3疋依照本發明之第—實施例之晶圓測試方法 併參照圖2八與圖3，本實施例中假設待測 群141)與第—群探針（在此為探針群i42) 試。首先:、在片進行功能測試與Hvs測 晶片進行_，著，可沿著箭财向依序對 (0.3〜並不以此為限，例如在第二期間 測試（步驟針群142對晶片112進行謂 功能測試（步驟S3 用‘針群141對晶片111進行 試與功能測試。）’如此則完成晶片111之咖測 承上述，在第二 142對晶片113 ^ ( 〇.9秒）’再利用探針群 用探針群141對曰^Γ HVS測試（步驟S3〇1)，並同時利 此則完成晶片us2m進行魏測試（步驟咖），如 測式與功能測試。以此類推後續 1334187 HM^OOT-OOOS-TW 23931 twf.doc/n 步驟，因此，要完成1500個晶片之功能測試與HVS測試 共需花費的時間為1500x0.3+0.3 = 45〇 3秒，與習知的9〇〇 秒相較之下，省下了將近一半的時間。 、值得一提的是，雖然上述實施例中已經對晶圓測試方 法描繪出了一個可能的型態，但所屬技術領域中具有通常 知識者應當知道，各㈣對於晶圓賴方法之步驟設計都 不二樣，因此本發明之應用當不限制於此種可能的型態。 換言之，只妓第—群探針對—晶片進行高電壓應力 ，試二並细第二群探針對另―晶片進行功能測試，其中 南電壓應力測試的期間與功能測試的期間重疊，就已經是 符合了本發明的精神所在。以下再舉幾個實施例以便本領 域具有通常知識者㈣更進—步的了解本發明的精並 貫施本發明。 請再參照圖2A，在本發明之第二實施例中，假設 晶圓101有1500個晶片’且每個晶片進行功能測試愈厲 測試分別需要花費0.3與〇.6秒鐘。待測晶圓1(^之 方式可參照第-實施例。值得注意的是，每—期間探針群 141進行完功能測試之後，需等待探針群142進 測試’因此每一期間需要花f 〇6秒鐘。換言d 1500個晶片之魏測試與聰測試共f花費= 15〇ΟχΟ·6+0.6 = 9〇〇.6秒、，與習知的⑽秒相下二 省下了將近三分之一的時間。 上述實施例雖以二個探針群為例進行說明之 他實施例巾，也可之賴群進行cp 11 1334187 HM-2007-〇〇〇8_TW 23931twf.d〇c/n 測試。例如圖2B是依照本發明之第三實施例之一種晶圓 之測試示意圖。假設待測晶圓1()1有15⑻個晶片，且每個 晶片進打功能測試與HVS測試分別需要花費〇 3與〇 6秒 鐘。為了更進-步節省待測晶圓1〇1之測試時間，本施 例利用三個探針群進行晶圓測試。簡言之，本實施例將上 述實施例〇·6秒的Hvs測試分成續段，分麟〇 3秒、 0.3秒。更具體地說，本實施例巾，探針群i4i用以 片進行功能測試。探針群142、143用以對晶片進行^ 測試。 承接上述，在第-朗（0〜0.3秒），先利用探針群 143對晶片111進行HVS測試。接著，第二期間（〇 3〜〇 6 秒），則同時利用探針群142、143分別對晶片iu、n2 進打HVS峨。接著第三顧⑽〜Q 9秒），則利用探 1 群:對晶片111進行功能測試，並同時利用探針群 P J112、113進行咖測試，如此則完 ，日曰片iiim則試與功能測試。卩此類推後續步驟， ，，完成15〇()個日日日片之功能測試與Hvs測試共需花 =的時間^ 15_).3+().6 = 45().6秒，與習知的135〇秒相 k之下，省下了三分之二的時間。 值得一提的是’本實施例將原本需要連續進行〇 6秒 婁处S ,則試’改為兩次分別為〇 3秒的測試，其效 有原本連續進行G.6秒的HVS測試。但本領域具 $吊知識者，可適當地調整㈣測試的時間，藉以改善 上叙問題’例如將原本需要連續進行〇.6秒的謂測 12 1334187 HM-2007-0008-TW 23931 twf.doc/n ^改為兩次分別為「0.4秒、0.4秒」或「〇3秒' 4的HVS測試。如此一來，不但可達成與第二 二」 似之效果’更可大幅減少晶圓進行cp測試歹，目類 請再參照圖2Β，熟習本領域技術者亦可適告地 f群141〜143之測試方式，舉例來說，在第1間盘第= 期間（0〜0·6秒），先利用探針群⑷對晶行、:

群143對晶片112進㈣= 接者在弟二期間與第四期間（0.H 探針群142對晶片⑴進行HVS測試，且同時利 〜.9私），可以同時地利用探針群141對晶 期成晶片111之HVS測試與功能測ί 接者第四,月間（0.9〜1.2秒），利用探針群141對晶片 進订功能測試，如此則完成晶片⑴之Η V S測試盘功能測 ，二此類推後續步驟，此作法不但可縮短cp測試時間、， 並可減>、各^娜針__錢 壞的風險。 ▼似分日日月才貝 另方面，上述諸實施例中，隨著晶圓中之各晶片 針接觸的次數增加’使得各晶片之㈣被探針群 副焊塾，，以；ί二?可在各晶片增設測試用的 田叫塋肖以改善上述之問題，例如圖4入是本發明之 四實施例之晶>|架_。請參相4Α，在本實施财，曰 片_(例如為源極驅動器）包括核心電路410、内嵌自ς (bui】d m se〗f tesi，簡稱msT)電路42〇、輸入區4邓與 13 1334187 HM-2007-0008-TW 2393 ltwf.doc/n - 輸出區440。其中輸入區430包括多個主焊墊450與相對 應數罝之副焊塾460。輸出區440包括多個主焊墊mi。内 嵌自測電路420耦接至核心電路41〇。主焊墊45〇與副焊 墊460相互並聯，並耦接至内嵌自測電路42〇與/或核心電 路410。主焊墊451耦接至核心電路41〇。 值得一提的是，若以本發明之實施例進行cp測試 (HVS測試與功能測試），輸入區43〇之焊墊必須被探針 φ 群接觸二次以上，因此可能會導致輪入區430之焊墊毁 損。有鑑於此，本實施例增設了與主焊墊45〇相互並聯之 副焊墊460 ’因此進行CP測試時，可將探針群接觸主焊墊 =0與副焊塾460其中之一，藉以進行cp測試。更具體地 說:在本實施例中，可透過探針群接觸副焊墊46〇，藉以 進行〇>測試，如此則不會使主焊墊45〇遭到任何損^。 此外，由於輸入區430之主焊墊45〇之數量相當少於 12個）’因此即便為主焊塾45〇增加副焊墊，其成本 也是相當低廉的。以此類推，亦可增設與輸出區之主 矚 45!並聯之副焊墊，藉以避免主谭塾4

過程中受損。 列A 另-方面’本實施例更有著另—項優點，利用内嵌自 測電路420可大幅減少輸入區43〇之主焊墊45〇之數旦。 圖4B疋依照圖4A之内嵌自測電路之啟動 =是依，4A,嵌自測電路之運作及結束的3圖圖 田進订CP顧時，例如由各探針分別提供電源、 clkn、p〇l與enable ( VA1)共4個訊號給輸入區们〇之副 1334187 HM-2007-0008-TW 2393ltwf.d〇c/n 焊墊460。其中clkp、cikn為時脈訊號，p〇i為極性控制訊 號’ enable (VA1)為内嵌自測電路420啟動訊號。

承上述，内嵌自測電路420可透過分壓原理產生適當 的電壓訊號，亦可由内嵌自測電路42〇之内部電路自行產 生核心電路410所需的基本控制訊號。更具體地說，内嵌 自測電路420可提供test—en、test—data〇〜8、與灿共 12個訊號，藉以提供給核心電路41〇進行cp測試。其中 test^en為測試啟動訊號’ test—data〇〜8為輸入資料二^ 為貧料起始脈衝’ stb為線閂鎖訊號。 更具體地說’進行Hvs測試時，内嵌自測電路· 可提供㈣t一en、ei0、與stb等訊號，藉以提供給核心電路 410進打HVS賴。進行魏賴時，喊 ^ test_dataO^B，^ 據以輸出，以供檢測。

如此，進行 CP

進而節省成本。值得二提的是木，’本隨之減少， 為-特定之實施例’本發㈣秘於此，在僅 、°依據冋壓電此提供趣瑪電壓、輪入資料 衝^線問鎖信號以及極性控制信號給核心電路=起= 仃HVS測試與功能測試。 乂進 上述實施例中，用以進行HVS 行功能職之探針群可分別獨立^^與用以進 15 1334187 2393 ltwf.doc/n

HM-2007-0008-TW ，實施例之晶圓測試系統之架構圖。請參照圖5A，晶圓測 2系統200包括待測晶圓1〇1、測試機台15〇與晶圓測試 治具210。晶圓測試治具21〇包括基板131、第一群探針（在 此為探針群142)、第二群探針（在此為探針群141)。待 測晶圓101具有多數個晶Μ。晶圓測試治具21〇肖以測試 待測晶圓ιοί上之各晶片。探針群142配置於基板131下 方，用以對晶片進行HVS測試。探針群141配置於基板 131下方，用以對晶片進行功能測試。測試機台I%可控 =機械手臂（未繪示）移動晶圓測試治具210，藉以一併 f動楝針群141、142接觸晶片之焊塾，並可提供相對應之 測試訊號以進行CP測試。簡言之，本實施例與第一^施 例之不同之處在於，本實施例僅需透過一機械手臂，即可 同時帶動探針群14卜142，藉以節省成本。以下則配合圖 不作更進一步的說明。 圖5B是依照圖5A之一種晶圓之測試示意圖。請合併 參照圖與圖5B，假設待測晶圓1〇1包含有15〇〇個晶 片，且每個晶片進行功能測試與HVS測試各需要花費〇 3 =鐘。其中在第一期間〜第三期間（0〜〇 9秒），可參照 第—實施例’在此不再贅述。在第四期間（〇,9〜12秒）， ，利用探針群141對晶片113進行功能測試，如此則完成 晶片113之HVS測試與功能測試，此時探針群142可不提 供訊號。值得注意的是，當基板131移至下一列之晶片（114 〜U0)時，必須以同一方向（第一方向）依序對晶片進行 1334187 HM-2〇〇7-〇〇〇8.xw 23931twf.doc/n WS測試與功能測試，藉以使各晶片能夠先進行Hvs測 5式’接著再進行功能測試。

舉例來說，可沿著箭頭方向依序對晶片進行測試但 發明並不以此為限。更具體地說，在第五期間（〗5 秒），可利用探針群H2對晶片12〇進行測試，此時 棟針群⑷可不提供訊號。第六期間（15〜18秒），則 利用探針群⑷對晶片i D進行HVS測試，並同時利用探 針群141對晶片no進行功能測試，如此則完成晶片⑽ 之HVS測試與功能測試。第七期間（1 8〜2」秒） 用探針群142料片丨18進行聰測試，並㈣利用探 群⑷對晶片119進行功能測試，如此則完成晶片ιΐ9之 HVS測試與功能賴。以_推後續步驟，如此亦可大 減少CP測試時間。 田

上述實施例中，探針群141、142之排列順序盥 ^測試順序方向（圖5B之箭頭所示）同向，但並不:此 為限。例如圖5C是依照圖5A之另一種晶圓之測試干咅 圖。請合併參照圖5A與圖5C，本實施例中，探針群^ 排列順序與各晶片之測試順序方向垂直。因此，可 者弟-方向對第-列之晶片作cp _，此 二方向對第二列之晶片作CP測試。 。者弟 說，在第一期間（〇〜〇 3秒），利用探針群⑷ ^曰曰片111進行HVS測試。在第二期間（0.3〜06秒）， 〇外）’利用探針群142對晶片113進行職 17 1334187 HM-2007-0008-TW 23931twf.doc/n 在第四期間（0.9〜1.2秒），利用探針群142 進行謂測試。在第五期間（1.2〜15秒），利== 142對晶片115進行HVS測試。 用抓針群 值得注意的是，在第六期間（15〜1 8秒）

HVS J

141對曰曰片113進仃功能測試，如此則完成晶片U3 測試與功能測試。在第七期間（18〜21秒 群142對晶片1Π進行Hvs測試，並同時利用探針群= 對晶片112進行功能測試，如此則完成晶片112之 測試與功能測試。以此類推後續步驟，如此不但可節 p 測試的時間，更可減少基板131所移動的路徑，而更 步地節省CP測試的時間。 一

外依照上述實施例之教示，熟習本領域技術者，亦可將 第二實施例之探針群141〜143配置於同一基板。例如，圖 6=是本發明之第六實施例之晶圓測試系統之架構圖。請參 圖6A，晶圓測試系統2〇1包括待測晶圓1〇1與晶圓^試 /口具211。其中標號與上述實施例相同者，可參照其實施 =式。值得注意的是，晶圓測試治具211包括基板132與 朱十群141〜143。探針群141〜143皆配置於基板132下 方，分別用以對晶片進行HVS測試、HVS測試盥功能測 試。以下航合圖示作更進—步的綱。 /、、 圖6B是依照圖6A之一種晶圓之測試示意圖。請合併 參照圖6A與圖6B，假設待測晶圓101包含有15〇〇個晶 片，且每個晶片進行功能測試與HVS測試分別需要花費 18 1334187 HM-2007-0008-TW 23931 twf.doc/n 0.3與0.6秒鐘。因此本實施例將〇 6秒的 別购、Ο.3秒。其中在第-期間〜第三期 ，（〇〜0.9秒），可參照第三實施例，在此不再贅述在 (0.9M.2秒）’則利用探針群141對晶片ιΐ2 進仃功此測試，並同時利用探針群142對晶片113進杆 此則完成晶片112之_測試與功能測試， 此Μ木針群143可不提供訊號。在第五期間（】W $ 對晶片113進行功能測試，如此則完成 測試與功能測試，此時探針物請 〜^4’當基板m移至下―狀晶片⑴4 功時」同—方向依序對晶片進行謂測試與 >二、’ 5 ’猎以使各晶片能夠先進行Hvs測試，接著再進 舉例來說’可沿著箭财向依序對晶片進行 二Μ ’但本發明並不以此為限’例如在 ： 二：=群143對晶片120進行二此： 銥針群141與142可不提供訊號。 了 承上述，第七期間（1.8〜2.1秒），則利用糯 :晶片119進行Hvs測試’並利用探針群142對曰』 233。第八期間（Z1〜2.4秒），_θθ探針群 針群⑷Γ日Γ晶片118Λ19進行Hvs測試，並利用探 之HVS卿曰 1 進打功能測試，如此則完成晶片120 卜诗,/、魏測試。以此類推後續步驟，如此亦可大 心減少CP測試時間。 。力了大 19 1334187 HM-2007-0008-TW 23931twfdoc/n 圖7A是本發明之第七實施例之晶圓測試系統之架構 圖。請參照圖7A，晶圓測試系統2G2包括待測晶圓1〇ι 與晶圓測試治具212。其中標號與上述實施例相同者，可 參照其實轭方式。值得注意的是，晶圓測試治具212包括 基板133與探針群141〜143。探針群141〜143皆配置於 ，板133下方，分別用以對晶片進行Hvs測試、測 試與功能測試。以下則配合圖示作更進一步的說明。 圖凡是依照圖7A之-種晶圓之測試示意圖。請合併 參照圖7A與圖7B，在對第一列晶片（ιιι〜ιι3)進行 CP測試時’可沿著第一方向對晶片111〜113進行CP測 試’在此段期間_可僅探針群⑷、142分別進行功 能測試與HVS _。在對第二列晶片〇14〜⑽進行 可Ϊ著第二方向（如圖7B之箭頭所示）對晶 雜1〜〇進行CP測試’在此段期間内則可僅利用探針 、143分別進行功能測試與咖測試。如此一來， 試' 例僅能以同—方向對各晶片進行CP測 〇 、〇〜土板133之移動路經，進而縮短CP測試時 間。

:ι,丨：ΐ:述:本發明利用第—群探針對-晶片進行HVS HVS測試的期間斑功能:曰曰片進行功能測試’，、中 曰SI 、忒的，月間重疊，因此能大幅減少 ^點 ㈣。此外，本發明之諸實施例至少具有下列 20 1334187

HM-2007-0008-TW 23931twf.d〇c/n L在，、中-個實施例中，利用可 進行 _二= =少；：二群:需進進 以進行功能測試探= 錢❿浪費不必要的等待時間。

2. f其個實施财，將錄料整合於同一 ，使曰曰圓測試系統僅需控制此基； 動多探針群進行HVS測試與功能測 硬體成本之花費。 稭以減> 3·在其中-個實施例中，在各晶片上之 與其並聯之副焊塾，並利用副焊塾進行〇>測^ Z避免主¥墊gj Cp測試*損壞，大幅提升晶片良 4.在其卜個實施例中，在晶片上配置内嵌自測電

路’可利用少量的基本輸人訊號，提供更多的基本 輸入訊號給核心電路，藉以減少CP測試時所^的 探針數量。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍内，當可作些許之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定 為準。 21 1334187 HM-2007-0008-TW 23931twf.doc/n . 【圖式簡單說明】 圖1是習知之晶圓測試系統之架構圖。 圖2A是依照本發明之第一實施例之一種晶圓之測試 示意圖。 圖2B是依照本發明之第三實施例之一種晶圓之測試 示意圖。 圖3是依照本發明之第一實施例之晶圓測試方法之流 程圖。 圖4A是本發明之第四貫施例之晶片架構圖。 圖4B是依照圖4A之内嵌自測電路之啟動的時序圖。 圖4C是依照圖4A之内嵌自測電路之運作及結束的時 序圖。 圖5A是本發明之第五實施例之晶圓測試系統之架構 圖。 圖5B是依照圖5A之一種晶圓之測試示意圖。 圖5C是依照圖5A之另一種晶圓之測試示意圖。 • 圖6A是本發明之第六實施例之晶圓測試系統之架構 圖。 圖6B是依照圖6A之一種晶圓之測試示意圖。 圖7A是本發明之第七實施例之晶圓測試系統之架構 圖。 圖7B是依照圖7A之一種晶圓之測試示意圖。 【主要元件符號說明】 22 1334187 HM-2007-0008-TW 23931twf.doc/n 100、101 :待測晶圓 111〜120、400 :晶片 150 :測試機台 130〜133 :基板 140〜143 :探針群 200〜202 :晶圓測試系統 210〜212 :晶圓測試治具 410 :核心電路 420 :内嵌自測電路 430 :輸入區 440 :輸出區 450、451 :主焊墊 460 :副焊墊 S301、S302 :圖3之晶圓測試方法之各步驟

23

Claims (1)

1334187 HM-2007-0008-TW 2393 ltwf.doc/n 十、申請專利範圍： 1. 一種晶圓測試系統，包括： 一待測晶圓，其具有多數個晶片；以及 一晶圓測試治具，用以測試該些晶片，該晶圓測試治 具包括： 一基板； 一第一群探針，配置於該基板下方，用以對該些 晶片之其一進行高電壓應力測試；以及 一第二群探針，配置於該基板下方，用以對該些 晶片之另一進行功能測試； 其中該高電壓應力測試之期間與該功能測試之期間重 疊。 2. 如申請專利範圍第1項所述之晶圓測試系統，其中 母一該些晶片各自包括· 一核心電路； 一主焊墊，耦接至該核心電路；以及 # 一副焊墊，並聯於該主焊墊，用以提供該第一群探針 或該第二群探針之電性連接介面。 3. 如申請專利範圍第1項所述之晶圓測試系統，其中 每一該些晶片各自包括： 一核心電路； 一内嵌自測電路，耦接至該核心電路；以及 至少一焊墊，耦接至該内嵌自測電路； 24 1334187 HM-2007-0008-TW 23931 twf.doc/n = —鮮探針接觸該焊墊，該晶圓測試系 統控制該内肷自測電路對# , 一 — L、 町该核心電路提供測試信號，以進 行該高電壓應力測試 ,4.如乂請專利範_ 3項所述之晶圓測試系統，其中 田該内，A電路致〜時，㈣制欲自測電路提供迦瑪 電壓、資料起始脈衝、綠_信號錢極性控制信號給該 核心電路，以進行該高電壓應力測試。

5·如申—請專利範圍第3項所述之晶圓職系統，其中 藉由將該第二群騎接觸該特，該試系統控制該 内嵌自測電路_如電路提供賴信號，錢行該功能 測試。

6.如申請專利範圍第5項所述之晶圓測試系统，其中 當該内嵌自測電路致能時，該内嵌自測電路提供迦瑪電 壓、輸入資料、資料起始脈衝、線閂鎖信號以及極性控制 信號給該核心電路，以進行該功能測試。 工 7·如申請專利範圍第丨項所述之晶圓測試系統，其中 該晶圓測喊治具更包括： 弟三群探針，配置於該基板下方 • · I 一 _ - ▼ ， ，， —I 7 其中若該晶圓測試治具以-第-方向移動以 ，則該晶圓測試系統透過該第一群探針對該此a 一 其一進行高電壓應力測試，同時透過該第二群探:之 晶片之另一進行功能測試；以及 '5χ些 若該晶圓測試治具以一第二方向移動以測試該此曰 片，則該晶圓測試系統透過該第三群探針對該此°Θ°Λ二晶 曰片其 晶片 25 1334187 ^-2007-0008^ 23931twf.d〇c/n 一進行高電壓應力測試，同時透過該第二群探針對謗此曰 片之另一進行功能測試。 〜曰曰 8.如申請專利範圍第1項所述之晶圓測試系統，其 該晶圓測試治具更包括： "中 一第四群探針’配置於該基板下方； 晶

”中右5玄日日圓測試治具以—步一刀功从測試該此 片’則該晶圓測試系統透過該第四群探針與該第一^二 f時且各自對該些晶片之其二進行高電壓應力測試，同二 、過該第二群探針對該些晶片之另一進行功能測試。 9，一種晶圓測試方法，包括： 試·，待測晶圓中選擇一第一晶片進行高電壓應力測 兮古晶w中選擇—第二晶片進行功能測試，其中 ^電壓應力戦之_與該功能賴之㈣重疊。

节第申sf專利範15第9項所述之晶圓測試方法，1中 片主焊塾以及並聯於該主焊塾之副焊墊:且 經由該副焊塾接」3步驟包括. 電壓應力測試。’、円壓電能給該第一晶片，以進行高 11.如申請專利範图 該第〜曰国弟9項所述之晶圓測試方法，其中 日曰A L括一核心曾狄 内嵌自測電路，且、、电路、以及耦接至該核心電路之一 提供高壓電能高電壓應力測試之步驟包括： ζ、電路，以及 26 HM-2007-0008-TW 2393 ltwf.doc/n _高^ =路對該核心電路提供測試信號，以 包括1^如”專利範圍第U項所述之晶_試方法，更 料起内ίν則電路對該核心電路提供迦瑪電壓、資 ㈣心:試輸號以及極性控制信號’以進行該高 該第====項所述W财法，其中 内欲自測電路，且:二路::及·接至該核心電路之- 進行該核心電路提供測試信號，以 包括：巾β專利域第13項所述之晶圓測試方法，更 入資料路:該核心電路提供迦瑪電壓、輸 以進行該功能測試。線㈣信號以及極性控制信號’ 括：15·如申請專魏_9項所述之晶_試方法，更包 試；Hau中選擇—第三晶片進行高電壓應力測 其中對該第一晶月、 行之測試是同時進行的。“—晶片、與該第三晶片所’ 27 1334187 HM-2007-0008-TW 23931twf.doc/n 16. —種晶圓測試治具，用以測試一晶圓之多數個晶 片，該晶圓測試治具包括： 一基板； 一第一群探針，配置於該基板下方，用以對該些晶片 之其一進行高電壓應力測試；以及 一第二群探針，配置於該基板下方，用以對該些晶片 之另一進行功能測試； 其中該高電壓應力測試之期間與該功能測試之期間重 田 豐。 17. 如申請專利範圍第16項所述之晶圓測試治具，更 包括： 一第三群探針，配置於該基板下方； 其中若該晶圓測試治具以一第一方向移動以測試該些 晶片，則透過該第一群探針對該些晶片之其一進行高電壓 應力測試，同時透過該第二群探針對該些晶片之另一進行 功能測試；以及 若該晶圓測試治具以一第二方向移動以測試該些晶 片，則透過該第三群探針對該些晶片之其一進行高電壓應 力測試，同時透過該第二群探針對該些晶 之另一進行功 能測試。 18. 如申請專利範圍第16項所述之晶圓測試治具，更 包括： 一第四群探針，配置於該基板下方； 28 1334187 HM-2007-0008-TW 23931twf.doc/n 其中若該晶圓測試治具以一第一方向移動以測試該些 晶片，則透過該第四群探針與該第一群探同時且各自對該 些晶片之其二進行高電壓應力測試，同時透過該第二群探 針對該些晶片之另一進行功能測試。 19·一種晶圓，包括多個晶片，其中每一該些晶片各自 包括： 一核心電路； 一主焊墊，耦接至該核心電路；以及 一副焊墊，並聯於該主焊墊，用以提供一晶圓測試治 具之一探針之電性連接介面； 其中該晶圓之-第一晶片進行一高電壓應力測試之期 間與該晶Ϊ H晶片進行—功能測試之期間重疊。 20. 如申請專利範圍第19項所述之 些晶片各自更包括： # ^ 内肷自測* 其中該晶®㈣治具科—[塾之«； 針，藉由將該第-群探針接觸—之群板 晶圓測試治具控㈣㈣自㈤片之該叫墊，該 信號，以進行該高電壓應力測試路對該核心、電路提供測試 21. 如申請專利範圍第2〇項所 該第二群探針接觸該第二晶片之:厅处之曰曰圓，其中藉由將 具控制該内嵌自測電路對該核=該副焊墊，該晶圓測試治 行該功能測試。 ^ ^、電路提供測試信號，以進 29