TWI334071B - Circuit and method for producing trimmed voltage using d/a converter circuit - Google Patents

Description

第93121845號專利申請蓉 (99年6月25曰) 九、發明說明： 【發明所屬之技術領域】 本發明乃關種電壓產生電路及電壓產生方法，尤 其是關於用以提升所產生的電㈣修整精錢的技術。 【先前技術】 近年來，逐漸要求所有的電子機器的小型化及省電 化例如，尤其疋行動電話及可攜式終端機等行動機器 (mobile machine)，對小型化及電池驅動時間的改善的要^ 2別高。因此，對機器的内部電壓的精密度要求亦隨之提 高。用以產生正確的内部電壓的調整方法，已知有一種藉 由切斷設置於内部㈣絲來調整電壓的技術（例如參考^ 利文獻1)。 (專利文獻1)日本特開2000-150799號公報 【發明内容】 於上述的先前技術中，於藉由將與放大電路的回授電 阻並聯連接的熔絲切斷，來修整輸出電壓的情況下，因為 於熔絲切斷後於電路内仍殘留電阻成分，因此於實際上所 輸出的電壓值會產生參差不齊之現象。並且，因為該電壓 值必須於實際上切斷熔絲後才能明確，因此難以提升修整 精密度。 本發明人乃根據以上的認知而完成本發明，目的在於 提升所產生的電壓的修整精密度。 (解決課題所用之手段） 本發明的一形態為一種電壓產生電路。此電路具備： 5 316074修正本 1334071 第93121S45號專利申請案 (99年6月25日） 藉由將所輸入的數位值轉換為類比值，來產生電壓信號的 D/A變換電路；以及用以設定應輸入至上述d/a變換電路 之數位值的設定電路。設定電路包含用以將電壓信號的類 比電壓值調整為所希望的類比電壓值之複數熔絲。 於本形態中，用以調整所輸出的電壓信號值的複數熔 絲係連接於D/A變換電路，藉由選擇性切斷這些複數熔 絲，可調整D/A變換電路的輸出。藉此，與將與放大器電 路的回授電阻並聯連接的溶絲切斷的方法不同’因為幾乎 不產生殘存電阻的影響，.因此可提升電壓的修整精密度。 本發明的其他形態亦為一種電壓產生電路。此電路具 備：根據所輸入的參考電壓來輸出電壓信號的輸出電路； 藉由將數位值轉換為類比值，來產生應輸入於輸出電路的 參考電壓的D/A變換電路；以及用以設定應輸入至D/A變 換電路之數位值的設定電路。設定電路包含用於將參考電 壓的^比電壓值調整為所希望的類比電壓值之複數熔絲。 輸出電路」為例如比較電路或是放大電路等必須輸 入參考電壓的電路。於本形態中，於包含須輸入參考電壓 的輸出電路之電壓產生電路中，係以採用D/A變換電路的 修整來調整該參考電壓。藉此’可以高精密度來產生及利 用參考電壓。 於調整設定電路所設定的數位值的情況下，該調整後 的值可固定成對應複數熔絲中已切斷的熔絲數的值。亦 ^ ’於本形態的電壓產生電路中，藉由調整D/A轉換前的 位值，來進行消除輸出的類比值及目標值之間的誤差之 316074修正本 6 1334071 第93121845號專利申請案 (99年6月25日） 調整。藉此，相較於直接調整類比值，可獲得變動值較低 的數值，並可提升調整精密度。 設定電路又可包含用以控制數位值的各個位元的導通 /關斷（ΟΝ/OFF)的複數個開關元件。複數個開關元件可分別 串聯連接於上述複數熔絲中任一個，並藉由該導通/關斷 (ΟΝ/OFF)來顯現各個熔絲的連接或是切斷的狀態。於此情 況下，藉由開關元件的ΟΝ/OFF，可虛擬地顯現熔絲切斷 後的電氣狀態，因此可提升電壓的修整精密度。 設定電路又可包含：於熔絲切斷之前，暫時保存用以 控制複數個開關元件的ΟΝ/OFF的數位值之暫存器。藉 此，可容易地進行數位值的調整。 設定電路可包含與用以輸入於D/A變換電路的數位值 的位元數相同數目的熔絲，作為複數熔絲，並將一部分位 元的初期值予以反相，使複數溶絲切斷之前的數位值的初 期值成為可以該位元數設定的範圍的中間值。在考慮到製 造成本的情況下，切斷熔絲的次數最好是抑制在最小限 度。因此，藉由將數位值的調整範圍抑制於最小限度，而 減少切斷熔絲的次數，因此不僅可提升電路的製造效率， 並可降低製造成本。 本發明的其他形態為一種電壓產生方法。本方法具 備：將應輸入至D/A變換電路之數位值暫時保存在暫存器 的步驟；從上述暫存器讀出上述數位值的各個位元值的步 驟；按照所讀出的各個位元值，來控制對應於各個位元的 複數個開關元件的ΟΝ/OFF的步驟；藉由根據ΟΝ/OFF的 7 316074修正本 1334071 第93121845號專利申請案 (99年6月25曰') 控制，將數位值變換為類比值，將選擇性地切斷對應於複 數個開關元件的複數熔絲之際所輸出的類比值予以虛擬性 顯現的步驟；為使類比值與目標值的誤差降低而輸入調整 後的新數位值的步驟；以及藉由將對應於調整後的新數位 值的熔絲切斷，來固定所輸入的數位值的步驟。 根據本形態，可提升電壓的修整精密度，此外，於實 際上切斷熔絲之前，可藉由開關元件的〇N/〇FF，來虛擬 性的顯現切斷後的狀態。藉此，更可提升電壓的高修整精 密度。 " 就以上的構成要素的任意組合及本發明的構成要素及 表現而言，於方法、裝置、電路之間相互置換者，亦為本 發明的有效適用形態。 (發明之效果） 根據本發明’可提升電壓的修整精密度。 【實施方式】 本發明實施形態的電壓產生電路，乃採用R_2R梯形 電阻網型的D/A變換電路，及控制該D/A變換電路内的開 關之設定電路’以高精密度來產生所希望的電壓值。 第1圖係顯示實施形態的電壓產生電路，及利用此電 壓產生電路之輸出的電路構成圖。電壓產生電路1〇係以所 希望的電壓值輸出第1電壓信號v〇utlo，第i比較電路2〇 及第2比較電路22利用第1電壓信號v〇utl〇來作為參考 電壓。第1比較電路20係將第1輸入電壓Vinll及作為參 考電壓的第1電屋信號VoutlO加以比較，並輸出該電位差 316074修正本 8 1334071 第93121845號專利申請案 (99年6月25日） 來作為第2電壓信號Voutl丨。第2比較電路22則將第2 輸入電壓Vinl2及作為參考電壓的第i電壓信號v〇utl〇加 以比較，並輸出該電位差來作為第3電壓信號v〇uti2。 第1輸入電壓Vinll及第2輪入電壓Vml2亦可為電 池電壓。例如，帛i比較電路2〇及第2比較電路22，在 搭載於電子機器的電池的殘量低於預定的閾值之際，即輸 出顯示該訊息的信號。尤其是，在可攜式機器等電池殘量 不足的警告時機，若是比實際上電池沒電的時機太早或是 太晚的話，則警告的意義會打折扣，因此要求較高的正確 度。為了判斷電池殘量不足的時機，有必須以例如〇.〇lv 的層級來測定電位差，因此機器内部的參考電壓的精密度 亦須提高。本發明實施形態中的電壓產生電路1〇，可以高 精密度來使利用作為參考電壓的電壓接近目標值。 第2圖係顯示電壓產生電路1〇的内部構成圖。電壓產 生電路10主要具備D/A變換電路12、設定電路14及放大 電路16。D/A變換電路12以8位元的分解能力將數位值 轉換為類比值’並輸出參考電屋Vref ^放大電路16放大 ^考電壓Vref並輸出第1電壓信號v〇ut 放大電路μ 為非反相放大器，參考電壓Vref輸入於非反相輸入端子。 放大電路16所輸出的第1電壓信號v〇utl〇的路徑及接地 電位之間，串聯連接有第17負载電阻尺1及第Μ負載電 阻R2,第1電壓信號Voutl〇係透過第18負載電阻R2， 回授於放大電路16的反相輸入端子。因此，放大電路16 所輸出的第1電壓信號Voutl〇的電壓值為（1+R2/R1)Vref。 316074修正本 9 1334071 第93121845號專利申請案 (99年6月25曰) 亦即，第1電壓信號v〇utlo的電壓值是以第17負载電阻 R1及第18負载電阻尺2的電阻值的比及參考電壓Vref的 值來決定。 以往’為了獲得所希望的電壓值輸出，乃採用將連接 於非反相放大電路之輸出側的電阻列中的電阻值比加以調 整的方法。具體而言，乃連接包含於電阻列中的複數電阻 及複數熔絲，使分別形成並聯，並以切斷熔絲的個數來設 定電阻列之電阻比，以所希望的電壓值來獲得輸出的修整 方法。然而，於此情況下，即使切斷熔絲，亦會殘留電阻 成分，而容易使輸出電壓值產生誤差，並且，因為該值必 須於只際上切斷熔絲後才能明瞭，因此難以提升修整精密 度。此外，熔絲數於2η個的情況下，修補步驟數僅為η!χ 2次，為了增加修補步驟數，則必須設置複數熔絲。 本發明實施形態的電壓產生電路1〇，可於切斷熔絲之 前來虛擬性顯現切斷後的電氣狀態，因此可容易設定最適 當的電麗值。此外’因為溶絲數於η個的情況下修補步驟 數為2°次’因此可以較少的溶絲數來達到較多的修補步驟 數。 D/A變換電路12包含第！負载電阻謂、第2負载電 阻R11、第3負載電阻幻2、第4負载電阻RU、第$負 載電阻R14、第6負載電阻R15、第7負载電阻㈣、第8 負載電阻R17、第9負載電阻R2〇、第1〇負載電阻R2i、 第11負載電阻R22、第12負載電阻R23、第13負載電阻 R24、第14負載電阻R25、第15負載電阻R26及第i 316074修正本 10 1334071 載電阻R27，作λ路）田认D ("年6月25日; 作為所明的R-2R形式的梯形電阻網。從第 負載電阻Rl〇至丨丨楚。 幻第9負載電阻R20為止的各個電阻值相 5 ;從第1。負载電阻R21到第16負載電阻肪為止的各 固電阻值相同。若將從第10負載電阻R21到第16負載電 阻R27為止的各個電阻值設定為R叫則從第}負載電 阻R10到第9負載電阻R2〇為止的各個電阻值各為 2R[Ω ]。 D/A變換電路12又包含第1開關電路SW1、第2開 關電路SW2、第3開關電路游、第4開關電路剛、第 S開關電路SW5、第6開關電路讓、第？開關電路助 及第8開關電路SW8，作為切換開關，以針對所輸入的數 位值的各位70切換為高或低。第1開關電路SW1對應於最 下位的位元’第8開關電路SW8對應於最上位的位元。各 個開關電路分別包含3個接點a、b、c。 從第9負載電阻R20到第16負載電阻肪為止的8 個負載電阻係依此順序來串聯連接，而形成電阻列。位於 此電阻列的左端的第9負载電阻R2〇的一端係連接於低電 位L’位於電阻列的右端的第“負載電阻肪的一端則連 祕放大電路16㈣反相以料。從第丨貞载電阻㈣ 到第7負载電阻R16為止的各個負載電阻的一端，分別連 接於從第9負載電阻R20到第16負载電阻肪為止的8 個負載電阻之H端則分別連接於從第丨開關電路 隨到第7開關電路SW7的各個開關電路的接點&。例 如’第1負載電阻R10之-端連接於第9負載電阻R2〇及 316074修正本 丄 W4071 第93121845號專利申請案 货 （"年6月25日) 第10負載電阻R21之間，第7負載電阻R16之一端 於第15負載㈣R26及第16負載電阻R27之間。第 載電阻R17的-端連接於第16負載電阻咖及放大電路 的非反相輸人端子之間，另—端連接於第8開關電路 SW8的接點a。 從第1開關電路SW1到第8開關電路的各個開 關電路的接點b分別連接於低電位L，各個開關電路的接 點c分別連接於高電位η。從第1開關電路swi到第8開 關電路謂的各個電路藉由接點之間的連接切換，來 切換各個位元的「高」與「低」。在此，—旦接點a連接於 接點b的話，則將該位元設定為低，—旦接點&連接於接 點c的話，則將該位元設定為高。於設定為低的情況下， 所輸出的該位元的類比值為〇，於設定為高的情況下，所 輪出的該位元的類比值則因各位元而有所不同。例如，對 應於最下位的位元的第1開關電路SW1的接點3連接於接 點C的話’則於接點a及放大電路16的非反相輸入端子之 間，介有第1負載電阻R10及從第10負载電阻R21到第 16負载電阻R27為止的8個負載電阻。這些的總電阻值為 9R[Q] 〇 , 對應於比最下位位元高丨位的位元的第2開關電路 SW2的接點a連接於接點c的情況下，則於接點&及放大 電路16的非反相輸入端子之間，介有第2負載電阻 及從第11負載電阻R22到第16負載電阻R27為止的7個 負載電卩且。這些電阻的總電阻值為8R[Q]。如此，對應於 316074修正本 12 第93121845號專利申請案 (99年6月25曰） - 從最下位的位7〇至最上位.的付开袁{_认Α 的位70為止的各個位元的開關電 路的接點a連接於接點e時的總電阻值，為從9 R[Q]至2 Κ[Ω]為止，依序降低R⑴]之值。 如上所述’D/A變換電路12係藉由對各個位元的開關‘ 電路的接點a連接於接點b或接點c，來調整應施加於放 大電路16的非反相輸入端子的參考電壓Vref的類比值。： 於本實施形態中，係將可設定的電壓值的範圍内以256等 : 級來調整’作為參考電壓Vfef的類比值，。各個開關電路 的連接切換乃藉由從設定電路14所輪出的第i切換控制信 φ 號SWDO至第8切換控制信號sWD7來控制。 在此，於從第1開關電路SW1到第8開關電路sw8 的8個開關電路中，從第！開關電路剛到第7開關電路 SW7的7個開關電路’係於初期藉由將各個接點&連接於 接點b，而將初期值設定為低者。第8開關電路SW8於初 期係藉由將接點a連接於接點c，而將初期值設定為高者。 因此，所輸入的數位值為中間值128，參考電壓Vref的初籲 期值為可設定的電壓值的中間值。於本實施形態中，係將 D/A變換電路12所應輸出的參考電壓Vref的目標值設定 為1.0V’並將可設定的電壓值範圍設定為〇 9v至i.lv， 而使中心值1.0V成為初期值的方式來設計。即使D/A變 換電路12的輸出值產生誤差’亦是以v為中心產生於 正負兩侧’因此可降低電壓的修整步驟數，並降低製程的 成本。 第3圖係顯示設定電路14及各個開關電路的内部構成 13 316074修正本 1334071 第93121845號專利申請案 (99年6月25日） 圖。於本圖中’於從第1開關電路SW1到第8開關電路 SW8中’僅代表性顯示第1開關電路SW1及第8開關電 路SW8,並省略從第2開關電路SW2到第7開關電路SW7 的記載。但從第2開關電路SW2到第7開關電路SW7的 各個開關電路，具備與第1開關電路SW1同樣的構成。 第1開關電路SW1包含作為開關元件的第1電晶體 TrlO、第2電晶體Trll及第3電晶體τΓΐ2。第1電晶體 TrlO為p通道MOS電晶體，第2電晶體Trll及第3電晶 體ΤΪ12為η通道MOS電晶體。第1開關電路SW1又包含 第1熔絲F1、第1反相電路110、第2反相電路IU及電 阻 R30。 從電壓源VDD至接地電位vss之間，依序串聯連接第 1電晶體Trio、第1熔絲F1及電阻R30。第2電晶體Trll 的汲極及源極則連接於接點a及接點c之間，第3電晶體 Trl2的汲極及源極則連接接點&及接點b之間。第2電晶 體Trl 1的閘極係透過第1反相電路I]L 〇而連接於第1熔絲 F1及電阻R30之間，第3電晶體Trl2的閘極係透過第j 反相電路110及第2反相電路in而連接於第1熔絲F1及 電阻R30之間。亦即’於第2電晶體Trl 1及第3電晶體 Trl2之間，係輸入互為反相的信號。 第8開關電路SW8包含作為開關元件的第1電晶體 Tr80、第2電晶體Tr81及第3電晶體Tr82。第1電晶體 Tr80為ρ通道MOS電晶體，第2電晶體Tr81及第3電晶 體Tr82為η通道MOS電晶體。第8開關電路sw8又包含 316074修正本 14 1334071 第93121845號專利申請案 (99年6月25日） 第8熔絲F8、第1反相電路180、第2反相電路18卜第3 反相電路182及電阻R38。 從電壓源VDD至接地電位vss之間，依序串聯連接第 1電晶體Tr80、第8熔絲F8及電阻R38。第2電晶體Tr81 的汲極及源極則連接於接點a及接點c之間，第3電晶體 Tr82的汲極及源極則連接於接點^及接點b之間。第2電 晶體Tr81的閘極係透過第i反相電路18〇及第2反相電路 18卜連接於第8熔絲F8及電阻R30之間，第3電晶體Tr82 的閘極係透過第1反相電路〗8〇及第2反相電路181及第3 反相電路182，而連接於第8熔絲F8及電阻R30之間。亦 即’於第2電晶體Tr81及第3電晶體Tr82之間，係輸入 互為反相的信號。 於第1開關電路SW1的第1電晶體TrlO的閘極、圖 中未顯示的包含於第2開關電路SW2到第7開關電路SW7 的各個開關電路的電晶體的閘極、及第8開關電路SW8 的第8電晶體Tr80的閘極中，分別輸入從第丨切換控制信 號SWD0至第8切換控制信號SWD7作為控制信號。從第 1切換控制信號SWD0至第8切換控制信號SWD7的初期 值為低者，而包含於從第1開關電路SW1到第8開關電路 SW8之從第i電晶體TrlO到第1電晶體Tr8〇的各個電晶 體則為導通（ON)。 於第1開關電路SWi中，第！電晶體Trl〇的源汲極 電壓為高，該電位於第1反相電路110被反相，而使第2 電晶體Trll關斷（0FF)，再於第2反相電路ηι被反相， 316074修正本 15 U34071 第93121845號專利申請案 (99年6月25曰） 而使第3電晶體Trl2為被導通。因此，第丄開關電路swi 的接點a係於初期連接於接點b。從第2開關電路SW2到 第7開關電路SW7亦與第i開關電路SW1相同地，接點 a在初期連接於接點b。 於第8開關電路SW8中，第}電晶體Tr80的源極汲 極電壓為尚，該電位於第i反相電路18〇及第2反相電路 181被2度反相，而使第2電晶體Trn導通，再於第3反 相電路182被反相’而使第3電晶體Tr82關斷。因此，接 點a在初期連接於接點e 〇 如上所述，於從第1切換控制信號SWDO至第8切換 控制k號SWD7的值為低時，從第1開關電路SW1到第7 開關電路S W7為止的接點a係連接於接點b，第8開關電 路SW8的接點a係連接於接點c。相反地，於從第丨切換 控制信號SWDO至第8切換控制信號SWD7的值為高時， 從第1開關電路SW1到第7開關電路SW7為止的接點a 係連接於接點c，第8開關電路SW8的接點a係連接於接 點b 〇 ,包含於從第1開關電路SW1到第8開關電路SW8之 從第1熔絲F1到第8熔絲F8的各個熔絲切斷的情況下， 第1電晶體TrlO到第1電晶體Tr8〇的各個電晶體固定於 關斷的狀態。換言之，藉由使第】電晶體Trl〇到第i電晶 體Tr80的各個電晶體處於關斷狀態，而可顯現從第〗熔絲 F1到第8熔絲F8的各個熔絲被切斷的電氣狀態。藉由在 切斷各個熔絲之前執行此狀態，可一邊測定正確的電壓 316074修正本 1334071 第93121845號專利申請案 (99年6月25日） 值，-邊執行電壓的修整，而提升電壓修整的精密度。 於暫存器18中，不僅輪人寫人錢，還將構成數 位值的從第1輸入信號D0至第8輸入信號〇7為止的8位 元的值輸入於Din，並將這些值暫時記憶於暫存器18。於 輸入測試信號tst於暫存器18時，暫存器18所記憶的值， 乃作為㈣Η刀換控制信號SWDq至第8切換控制信號 SWD7的值依序讀出，並輪人於第i開關電路讓到第8 開關電路SW8。 以下說明以上的構成的處理步驟。首先，於炫絲切斷 之則，先測定D/A變換電路12所輪出的參考電MWef的 初期值。於所測定的初期值與目標值之間產生誤差時，將 為了消除誤差而調整的新數位值輪人於暫存器18，並持續 ^整’至新的參考電壓Vrek電壓值與目標值之間的誤差 消除為止。調整之後，對於調整成為與初期值不同的值的 位疋’即切斷包含於該開關電路的溶絲。藉此，以調整後 定該開關電路。而且1第3圖方式所配置的熔 =使被切斷，亦因為幾乎不殘留電阻成分，因此可提升 電壓修整的精密度。 ^此，料與初期值相同的位元，則不需切斷溶絲， 期值改變的位I則切斷_時，即可反相該值。 與輸人於D/A變換電路12的數位值的位元數 2 Γ是於料㈣為n個時’修補步驟數為次，因 降為少的溶絲數來達到較多的修補步驟數，以 316074修正本 17 第93121845號專利申請案 ^ , (99年6月25日） 於本實施形態中，係茲+ # — _ ^ iJs 保藉由设定電路14來設定數位值， 相較於搭載EEPROM等韭搪欲u A ± 桮—u a 寻非揮發性記憶體的情況，可提供較 便宜的電路。 # 、_本發月係根據實施形態來說明。但本實施形態 ，為例示性，而在對各個構成要素及各個處理過程的組合 可以改變各種形態’而這些變形例亦屬於本發明的範 广田為該產業内的業者所能理解。以下來列舉各種變 形例。 本實施形態中的變換電路12係採用R-2R梯形電 P且、’祠型的電路’於變形例中，亦可採用其他方式的Dm變 換電路12。於此情況下’亦可藉由採用本實施形態中的設 定電路14，來達到相同的效果。 本實施形態中的電壓產生電路10,如第2圖所示，係 於内部包含放大電路16的構成。於變形例中的電壓產生電 路10亦可為㈣不含放大電路16的構成，或是不採用放 大電路16,而採用第i圖所示之第1比較電路2〇或是第2 比較電路22的構成。藉由如此的構成，亦可達到與本實施 形態相同的效果。 【圖式簡單說明】 第1圖係顯示實施形態的電壓產生電路，及利 壓產生電路的輸出之電路的構成圖。 第2圖係顯示電壓產生電路的内部構成圖。 第3圖係顯示設定電路及各個開關電路的内部構成 圖。 316074修正本 18 1334071 【主要元件符號說明】 第93121845號專利申請案 (99年6月25日） 10 電壓產生電路 12 D/A變換電路 14 設定電路 16 放大電路 18 暫存器 20 第1比較電路 22 第2比較電路 a、b 、c接點 D0至 07第1輸入信號至第8輸入信號 F1 第1熔絲 F8 第8熔絲 Η 高電位 110、 180 第1反相電路 111、181第2反相電路 182 第3反相電路 L 低電位 R1 第17負載電阻 R2 第18負載電阻 R10至 R17第1負載電阻至第 8負載電阻 R20至 R27第9負載電阻至第 16負載電阻 R30、R38 電阻 SW1至 SW8第1開關電路至第 8開關電路 SWD0至SWD7第1開關控制信號至第8開關控制信 TrlO、 Tr80第1電晶體 Trll、 Tr81第2電晶體 Trl2 、Tr82第3電晶體 V〇d 電壓源 Vinll 第1輸入電壓 Vinl2 第2輸入電壓 VoutlO第1電壓信號 Voutl 1 第2電壓信號 Voutl2第3電壓信號 Vref 參考電壓 Vss 接地電位 316074修正本 19

Claims (1)

1334071 第93121845號專利申請案 (99年8月2曰') 十、申請專利範圍： 1. 一種電壓產生電路，係具備： 藉由將所輸入的數位值轉換為類比值 信號的D/A變換電路；以及 ’來產生電壓 用以設定應輸入至上述D/A變換電 值的設定電路； 變換電路之上述數位 而上述設定電路包含： 用

的類比電壓值之複數稼絲； 用以控制上述數位值的各個位元的〇n/〇ff的複數 個開關元件；以及 於上述熔絲切斷之前，暫時保存用以控制上述複數 個開關元件的ΟΝ/OFF的數位值之暫存器； 上述複數個開關元件係分別串聯連接於上述複數 的熔絲中任一個，並藉由該〇N/〇FF來顯現各個熔絲的 連接或是切斷的狀態。 2. 如申請專利範圍第1項的電壓產生電路，其中，於調整 上述設定電路所設定的數位值的情況下，該調整後的值 係以對應上述複數熔絲中已切斷的熔絲數的值來固定。 3. 如申請專利範圍第1項的電壓產生電路，其中，上述設 疋電路包含與用以輸入於上述D/α變換電路的上述數 位值的位元數相同數目的熔絲，來作為上述複數熔絲， 並將一部分位元的初期值予以反相，使上述複數的熔絲 切辦之前的上述數位值的初期值成為可以上述位元數 20 316074修正版 1334071 第93121845號專利申請案 (99年8月2曰） 設定的範圍的中間值。 4. 如申請專利範圍第2項的電壓產生電路，其中，上述設 定電路包含與用以輸入於上述D/A變換電路的上述數 位值的位元數相同數目的熔絲，來作為上述複數熔絲， 並將一部分位元的初期值予以反相，使上述複數的熔絲 切斷之前的上述數位值的初期值成為可以上述位元數 設定的範圍的中間值。 5. —種電壓產生電路，係具備； 根據所輸入的參考電壓來輸出電壓信號的輸出電 路； 藉由將數位值轉換為類比值，來產生應輸入於上述 輸出電路的參考電壓的D/A變換電路；以及 用以設定應輸入至上述D/A變換電路之上述數位 值的設定電路； 而上述設定電路包含： 用以將上述參考電壓的類比電壓值調整為所希望 |的類比電壓值之複數熔絲； 用以控制上述數位值的各個位元的〇N/〇FF的複數 個開關元件；以及 於上述熔絲切斷之前，暫時保存用以控制上述複數 個開關元件的ΟΝ/OFF的數位值之暫存器； .上述複數個開關元件係分別串聯連接於上述複數 的炼絲中任—個，並藉由該⑽〇Fp 連接或是切斷的狀態。 备、糸的 316074修正版 21 1JJ4071 第93121845號專利申請案 (99年8月2曰） 6.如申請專利範圍第5項的電壓產生電路，其中，於調整 上述°又疋電路所設定的數位值的情況下，該調整後的值 係以對應上述複數熔絲中已切斷的熔絲數的值來固定。 7_ $申請專利範圍第5項的電壓產生電路，其中，上述設 疋電路包含與用以輸入於上述D/A變換電路的上述數 位值的位το數相同數目㈣絲，來作為上述複數溶絲， 、',j刀位元的初期值予以反相，使上述複數的熔絲 切斷之别的上述數位值的初期值成為可以上述位元數 設定的範圍的中間值。 8. 請專利範圍第6項的電屋產生電路，其中，上述設 定電路包含與用以輸入於上述歸變換電路的上述數 位值的位元數相同數目的熔絲，來作為上述複㈣絲， Γ:一：分位元的初期值予以反相’使上述複數的熔絲 刀斷之别的上述數位值的初期值成為可以上述位元數 設定的範圍的中間值。 9. 一種電壓產生方法，係具備： 將應輸入至 存器的步驟； D/A變換電路之數位值暫時保存在暫

從上述暫存上骑隸的各餘元值的步 的複數個=:=的::制對應於各個位元 藉由根據上述0N/0FF 比值’將選擇性地切斷 為類 的控制，將上述數位值變換 對應於上述複數個開關元件 316074修正版 22 1334071 第93121845號專利申請案 (99年8月2日） 的複數熔絲之際所輸出的類比值予以虛擬性顯現的步 驟； 為使上述類比值與目標值的誤差降低而輸入調整 後的新數位值的步驟；以及 藉由將對應於上述調整後的新數位值的熔絲切 斷，來固定所輸入的數位值的步驟。 23 316074修正版 七 、指定代表圖： (一）本案指定代表圖為：第 (0 \ 10 (二)本代表圖之元件符號簡 單說明: 電壓產生電路 12 14 設定電路 16 Η 高電位 L R1 第W負載電阻 R2 圖 D/A變換電路 放大電路 低電位 第Μ負載電阻 謂至奶^負载電阻至第8負载電阻 腳至R27第9負载電阻至第16負载電阻 第93121845號專利申請案 (99年6月25曰） 顺至8第i開關電路至第8開關電路 SWDO 至 SWD7 參考電壓 本案若有化學柄，請揭*最錢科__化學式： 弟1切換控制錢至第8姆控制信號 btlO第1電壓信號 _ 八 本案無代表化學式 4 316074修正本