TWI331377B - Method for fabricating flash memory device - Google Patents

Description

1331377 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種快閃記憶體元件的製作方法，特別是有 關於一種浮動閘極(floating gate)位於控制閘極(control gate)兩側之 垂直側壁上的製作方法。 【先前技術】 φ 在現代化的資訊社會中，資訊的大量流通已成為日常生活的 一部份。為了方便資訊的管理，用來存取資訊的記憶裝置，也成 為負Λ產業發展的重點’尤其是快閃記憶體(如此memory)，其具 有低耗電、咼速度、可讀寫、非揮發性（non-volatile)、不需機械 式動作等優點，已在各種記憶裝置中，佔有重要的一席之地。 π參閱第1圖至第4圖’其繪示的是習知技藝形成快閃記憶 Φ 體元件的側壁浮動閘極結構的方法示意圖。如第1圖所示，在基 底10上幵/成有複數個閘極結構12，其中，基底⑺可以是半導體 基底例如石夕基底。各閘極結構12包含有一間極導體層H 一 介於閘極導體層m與基底10之間的閘極介電層m、介電層 126、介電層126上方之多晶石夕蓋層(p〇lysilic()n c叩㈣128、以 及在閘極導體層122的垂直側壁上設有一絕緣層125。 電層 其中，閘極導體層122可以是峰雜多晶销組成，閉極介 124可以是由魏層所組成，絕緣層⑵可以是氮化石夕及石夕 6 孔層之組合’例如’氧化妙_氮化參氧化帅NO)介電層。此外， 在閘極導體層122上另有_介電層126，例如，魏層。 引述之複數個閘極結構12包含有相鄰的閘極結構12a、閑極 12C，^12a 私 構C之間’且閘極結構⑶較接近閘極結構12a，而距 槿η構i2c較遠。接著，在基底1〇的表面上以及在各閘極結 的面上形成一襯墊(liner)層！4，例如，石夕氧層。 如第2圖所示，垃| 妾者，在基底10的表面上全面沈積一多晶矽 :=r_結構12之間的間隙，並且覆蓋住-二 極、·.口構12，Mp再回_多砂層16，使其多晶 體層122的頂部。此時，各問極結構_^^ 出於夕4層16的表面1定高度。 製程，在基底ω的表面ΓΓ CVD) 石夕層16的表面，以及凸積1切層18,使其覆蓋多晶 上部。 *於夕曰曰石夕層16表面的各間極結構12的 如^3 _示，接下來，進行— 氮化矽層18，直到|，蝕刻 出於^料16以及襯墊層14 ,藉此在凸 料丨6-叫細w部繩上形成氮化 矽側壁子19。 如第4圖所示，接著進 μ為刪罩，_ 錢切側壁子 基底10的表面，於是在各間 ，a 14直到暴露出 。在蝕刻多晶矽層16 ^中，各_構12上部的多晶 電層126也會祕刻掉，形成凹陷的問極頂部。 的，, =習知技藝形成快閃記憶體的麵浮動閘極結構的方法， 在於_氮切側壁子19作為_遮罩，以乾朗 極2。，會因為晶圓表面上二 果，例二_曝刻結 因此_來1浮：=結構l2c之間由於距離較遠， 中的圓圈30所指位置，而益=戶^=喊缺陷’如第4圖 極20側面輪廊。而無絲成所以到的非常垂直的浮動間 而消IS二蝕：過裎中，氮化矽側壁子19也或多或少會被蝕刻 及度’因此’晶圓上最終的浮動閘極2G的厚度以 及輪·钱十分難以精密的㈣，而難免有較大的厚度變異 —牛的改)盖由此可知，上述習知技藝仍有—些缺點仍待克服與進 工331377 【發明内容】 本發明主要目的在提供—種改良之快閃記憶體元件的製作方 法，以解決上述習知技藝的問題與缺點。 根據本發明之較佳實施例，本發明提供—種快閃記憶體元件 =作方法’包含有提供—基底，其上設有至少—閘極結構，且 匕含有-控制於該基底上及該·結構上形成—襯塾層’· 壯形成1層；於财層上形成—犧牲層；酬該犧 丄：吴f到暴露出部分的該石夕層；去除未被該犧牲層覆蓋的該石夕 __上,聰雜子層，於該 ==的㈣上形成—繼子；以趣轉未被義壁子覆蓋 的_層，以於朗極結構的側壁上形成—浮動間極。 為了使熟知此技藝者能更進一步 容，請參_孩關本判之,料把财及技術内 供失者命…剩日 明與附圖。然而所附圖式僅 供，考與_說_，並_來對本㈣加以限制者。 【實施方式】 請參閱第5圖至第u圖，兑絡_ 快閃咖細發爾佳實施例形成 元件及部位仍沿用相同的符號來表示。法不意圖，其中相同的 !331377 首先，如第5圖所示，同樣在基底i〇上形成複數個閘極結構 12，其中基底10可以是半導體基底，例如矽基底。各閘極結構12 包含有一閘極導體層122、一介於閘極導體層122與基底1〇之間 的開極介電層124、介電層126、介電層126上方之多晶石夕蓋層 (polysiliconcaplayer) 128、以及在閘極導體層122的垂直側壁上設 有-絕緣層125。其中’ _導體層122用來作為㈣記憶體元件 的控制閘極。 其中，閘極導體層m可以是由換雜多晶石夕所組成，閉極介 電層m可以是由魏層所組成，絕緣層125可以是乱化石夕及石夕 氧層之組合，例如’氧切-氮化W氧切(Oxide撕ide_〇xlde ΟΝΟ)介電層，但不限於此。此外，在閘極導體層⑵上另有一介 電層126 ’例如，砂氧層。 述之複數個閘極結構12包含有相鄰的閘極結構12a、閘極 卿!2^2閘極結構^ ’其中閘極結構既位於閘極結構12a 離=且 °縣，縣錢幅上娜各閘極結 構12的表面上形成—襯塾層14，例如1氧層。 如第6圖所示，技笨 ^ —多晶韻==Γ表面上全面沈積一均厚的 施例，多曰矽厗们 s纽雜層14。根據本發明之較佳實 夕4層42_㈣諸5G紅·埃⑼，其並不會 填滿複數個閘極結構12之間的間隙。 層，並且使犧牲層44曰填面上塗佈—犧牲層44 ’例如，光阻 蓋過複數個閑極結構12。‘候丈個間極結構12之間的間隙，並且 44 ^ 增心— 覆蓋製程’去― 上部__ 42。_、，再==4姆各__ 伐考冉將犧牲層44完全去除乾淨。 層在基底1〇的表面上全面沈積一均厚的氮化石夕 構12上邱设Γ姑的多晶石夕層42上以及暴露出來的各閘極結 。卩。根縣㈣讀佳#_，氮化補*的厚度約介 鬥〇埃至500埃之間，其並不會填滿複數個閘極結構η之間的 間隙。 〃士第10圖所不’接下來’進行一非等向性紐刻製程，侧 氮化夕層46直到暴路出基底1G表面上的多晶碎層以及多晶 石夕蓋層128，如此在各閘極結構12的側壁上形成氮化石夕側壁子 ::最後’如第U圖所示’再進行—: 被鼠化石夕側壁子48覆蓋住的多晶石 =去除未 此在各_結構丨2_壁上形鱗_極5^<盍層128’如 去的知聽，本發彻彡賴呢㈣浮動閘極結構的方 糊極5G的物侧峨她積製程來決 疋’而且錄補壁子48輕住多晶㈣42，再以自動對準 的方綱戦浮動· W使得浮動閘極％絲及其厚度都不 會受到後_刻參數賴的影響，因此，浮關極50的厚度以及 輪廊付以精密的控制。 以上所述僅為本發明之較佳實施例，凡依本發明 圍所做之解變化與修飾，皆應屬本㈣之涵蓋朗。 ' 【圖式簡單說明】 第1圖至第4圖繪示的是習知技藝形成快閃記憶體浮動閘極結構 元件的方法示意圖。 第5圖至第11圖繪示的是本發明較佳實施例形成快閃記憶體元件 的側壁浮動閘極結構的方法示意圖。 【主要元件符號說明】 10 基底 12 閘極結構 12a 閘極結構 12b 閘極結構 12c 閘極結構 14 襯墊層 12 1331377 16 多晶矽層 18 氮化矽層 19 氮化矽側壁子 20 浮動閘極 30 下擺缺陷 42 多晶矽層 44 犧牲層 46 氮化矽層 48 氮化矽側壁子 50 浮動閘極 122 閘極導體層 124 閘極介電層 125 絕緣層 126 介電層 128 多晶矽蓋層 13

Claims (1)

1. _、申請專利範園： :種快閃記憶體元件的製作方法，包含有： 提供-基底，其上設有至少—_結構，其包含有一 於違基底上及該腿結構上形成—概塾層； 於該襯墊層上形成一矽層； 曰， 於1 2亥石夕層上形成一犧牲層； 1 虫刻該犧牲層’直到暴露出部分的該石夕層；

   控制閘極； 去除未被賴牲層覆蓋的财層；暴露㈣分⑽概塾層; 去除該犧牲層； 於该基底上形成-側壁子層，覆蓋在該销及該襯塾層上； 蝕刻該讎子層，於該開極結構的側壁上形成-側壁子；以及 蝕刻掉未被。亥側壁子覆蓋的該石夕層，以於該閑極結構的側壁上 形成一浮動閘極。 2. 如申請專利關第1項所述之快閃記憶體元件的製作方法，其 中該襯墊層包含有矽氧層。 3. 如申請專利範圍第1項所述之快閃記憶體元件㈣作方法，其 中該矽層包含有多晶矽。 14 1 如申請專利範圍第1項所述之快閃記憶體元件的製作方法，其 2 中該犧牲層包含有光阻。 UJU77 5.如申請專利範圍第】項所述之快閃記憶體元件的 t該側壁子層包含有氮化石夕。 去，其 作方法，其 石夕層也被一併餘除 蓋之該矽層的同時，朽认夕日日矽層，在蝕刻未被該側壁子覆 Μ®：」-·-- ;該閘極結構之頂部的該襯墊層及該多晶

   十一、圖式： 15