TWI330779B - Apparatus and method for reducing computing system power through idle synchronization - Google Patents

Description

1330779 ·_ ， ' Ο) — 九、發明說明 【發明所屬之技術領域】 本發明之一些實施例一般係關於電 一些實施例係關於根據一作業系統排程 與—系統處理器的閒置同步化。 » 【先前技術】 φ 運算系統的接受程度持續增加，而 的需求也隨之達到新高，因此現代工作 先前的情況消耗較多的電力，也產生較 電力管理技術使用驅動器以模擬硬體計 發現該相關的驅動器被閒置超過一段預 以節省電力。雖然此一解決方式在粗略 受，但在相當細微等級的粒度仍會失去 φ 【發明內容及實施方式】 以下的敘述由於解釋的目的安排許 ，是爲提供本發明之實施例的整體瞭解 域中一般技術人員，明顯的是本發明之 特定的細節也可以實施。其他的實例中 設備結構和方法以免混淆本發明之實施 圖式用於呈現本發明之實施例，而不對 成限制。 接下來詳細敘述的某些部分，是以 力管理。特別地， 將系統設備的閒置 且對於較多功能性 量與運算系統會比 多的熱。現代平台 時器，當一計時器 定時間，即被關閉 等級的粒度可以接 節省電力的機會。 多特定的細節部分 。然而對本技術領 實施例不需要這些 並沒有敘述特定的 例。以下的敘述和 本發明之實施例構 —電腦記憶體內資 -5- 1330779 · » • (2) 料位元或二進位數位訊號上運算的流程方式和代表符號來 呈現。這些方式的敘述和表示是資料處理技術領域中技術 人員用以將其工作內容呈現於本技術領域中的其他人員之 技巧。 除非特別敘述之外，從下列的敘述中明顯可見，應該 * 理解到整篇說明書討論的用詞比如“處理”、“運算”、 “計算”、“決定”或類似詞語是指一電腦或運算系統或 φ 者類似電子運算設備中的動作和/或處理步驟，將代表該 運算系統中暫存器和/或記憶體內，比如電子的具體量操 控和/或轉換成類似於該運算系統中記憶體、暫存器、或 其他比如資料儲存、傳送、或顯示設備內代表的具體量。 此外，使用詞語"第一”、“第二”等等並不盡然是指一 時間順序的關係，只是用於增進討論。還有，用詞“耦接 ”可以用於指出任何安排，不論直接或間接，其中所指的 該裝置可以具有一機械、電力、光學、電磁、或其他關係 •。 圖1呈現一設備10，其中電力管理邏輯12根據一作 業系統（os )排程1 6控制一處理器1 4的閒置，而該處 理器14具有一單一核心或多重核心結構，可以包括一降 低的指令集電腦（RISC )、一傳輸線性處理器、一複雜 的指令集電腦（CRIC)等等。因此，該呈現的處理器14 能夠執行程式碼/指令，比如OS軟體，同時也能夠包括 指令導引單元、指令解碼器、執行單元等等（圖中未示） 。此外，該設備10可以使用硬體技術以執行，比如互補 -6- 1330779 -· ♦ • ⑶ 式金屬氧化物半導體（CMOS )技術、控制器韌體、微碼 、軟體技術、以及其任何組合。 該呈現的設備10也包括同步化邏輯22，用以將該處 理器14的閒置與一或多個裝置24的閒置同步化。該裝置 24可以是系統匯流排、記憶體裝置、時脈源、控制器等 * 等。藉由產生如此全平台的閒置方式，該設備1〇能夠較 有效的節省電力。此外，根據該OS排程16進行該同步 φ 化具有一相當高等級的粒度，該設備10能夠完成較大的 穩定性以及在電力管理活動上更具鑑別性。 os排程

如所注意到，該OS排程1 6能夠用於強制該處理器 1 4在一相當細微等級的粒度進入以及離開一閒置狀態。 例如：該Ο S排程1 6能夠以由一計時器所產生的一週期 性間斷且以程式化爲一數値，例如：1 0至1'5 ms來執行 。假如呈現的處理器1 4是在一閒置狀態，比如進階的架 構和電力介面（例如：ACPI規格3.0版，2003年9月2 曰）中C1至C3狀態之一，即爲非活動性且耗費相當低 的電力。當該0S排程16計時器倒回計數，該計時器能 夠產生一中斷至該處理器14，其中該中斷可以喚醒該處 理器14進入一活動/執行的狀態。於ACPI中，該活動 狀態指的是C0狀態。一旦喚醒，該呈現的處理器14開始 執行由該OS排程的一工作量。當完成該工作量時，該處 理器1 4能夠回到該閒置狀態之一，直到檢測下一個0S 1330779 ·· ' : (4) 排程計時器中斷。因此，該電力管理邏輯12能夠檢測一 事件，比如一OS排程計時器中斷，將該處理器1 4放置 在一動作狀態以回應該事件，而且假如該處理器準備回到 —閒置狀態，就將該處理器1 4從該動作狀態移除。此步 驟可以根據該OS排程16以一週期性基礎重複。 • 圖2呈現一OS排程16，其中每10至15 ms發佈計 時器中斷18以喚醒一處理器。結果該處理器被放置在一 φ 動作狀態，且在動作期間20開始執行由該OS排程的一 工作量。當完成該排程的工作量時，該處理器就回到閒置 期間2 6的一閒置狀態，直到下一個〇 S排程計時器中斷 被檢測。在所呈現的實例中，該處理器花費大約95 %的該 ◦S排程1 ό在該閒置狀態。已經決定如此狀況能夠用於許 多利用模式。例如：在一動態工作量的基準中，該處理器 可以花費一相當大部分的時間只是等待使用者輸入。應該 注意到於習知的解決方式中，剩餘的該平台/系統在這些 φ 閒置期間2 6可能是不必要動作。所呈現的實施例中，該 閒置期間26可以被輕取跨越過整個平台而完成節省較多 的電力。 閒置同步化 現在參考圖3’較詳細呈現的是將複數個裝置的閒置 與一OS排程16同步化之—種解決方式。呈現的實例中 ’一動作視窗（AW) 28和一閒置視窗（IW) 30是在該 OS排程I6中界定’其中該aw 28是與該處理器的一動 1330779 . (5) 作狀態相關，且該I w 3 0是與該處理器的一閒置狀態相關 。因爲該呈現的〇S排程16是固定在一給定的時段中， 且該AW 28是根據該處理器的工作量而變化，該IW 30 能夠以一相當大程度的準確性計算/預定各個計時器中斷 。特別地，該IW 30可以根據該處理器的一計時器時脈同 ' 步化潛時32而決定，其中該OS排程時序功能性使用的 一計時器時脈是與該主系統時脈分別開。關於這方面，該 φ 處理器可以在該處理器準備進入一閒置狀態的任何時刻需 要使用該計時器時脈，因爲該主系統時脈可能會在該IW 30期間使其電力下降，所以就需要由該計時器時脈同步 化。藉由容許各個裝置24 (比如系統匯流排、中斷、記 憶體裝置、時脈源、以及控制器）在該AW 28期間動作 ，並且在該IW 30期間防止此活動，該呈現的實施例會爲 該等裝置24產生一個非常有次序的電力控制環境。此一 環境能夠使得該系統行爲更加具有決定性，並且能夠較具 φ 備省電技術。 例如：在所呈現的實施例中，該防止的步驟包括延遲 匯流排異動、延遲中斷、懸擱記憶體刷新、關閉至時脈源 的電力、以及關閉至系統/控制器之組合邏輯的電力，直 到下一個AW。組合邏輯元件通常具有至少一輸出管道以 及一或多個輸入管道，所有都分類爲不連續狀態。因此在 任何時刻，各個輸出管道的狀態能夠完全由該輸入管道在 同一時刻的狀態來決定。藉由選擇性提供電力連接和關閉 至此邏輯，就可以達到節省相當多的電力。於此結果的圖 -9 - 1330779 • % ' (6) 中，所有的裝置能夠同時工作並且同時休息。 也能夠看到隨著裝置而定，在一退出期間34 ( 34a至 34c )靠近該IW 30的終點可以啓始—閒置退出步驟。例 如：在退出期間3 4a該記憶體控制器可以進行—退出懸擱 刷新常例’使得該記憶體爲下一個AW 28準備。類似地 • ’在退出期間3 4b對於已經被關閉電力的任何鎖相迴路（ PLL)可以執行一PLL暖身常例。所呈現的實例中，在退 φ 出期間34c對於在該IW 30已經關閉電力的任何組合邏輯 也可以進行一增加電力常例。因爲該IW 30的長度可以與 該OS 16相關，且因此可知能夠在沒有延遲下一個AW 28 情況下執行該閒置退出步驟。 圖4較爲詳細顯示一退出步驟圖形之一實例。特別地 ，一動態隨機存取記憶體（D R A Μ )裝置可以與一懸擱刷 新退出期間3 4a相關，其對應一懸擱刷新時間“ TSR”。 —主時脈可以與一 PLL鎖定退出期間34b相關，其對應 φ 一 PLL鎖定時間“ TPLL” 。組合邏輯可以與一電力開啓退 出時間34c相關，其對應一電力開啓時間“ TPO”和一啓 動時間“ ΤΙΝΤ” 。因此該DRAM主時脈和組合邏輯能夠各 自爲該OS排程16中的下一個動作視窗準備。 參考圖5，顯示一排程計時器38用於發佈OS排程事 件“ TSCH#” ，以及預先時序邏輯36用於啓始閒置退出步 驟。特別地，呈現的排程計時器38包括一計時器時脈輸 入40和一計數器42從一啓始計數値“TSCH”倒回計數。 在個人電腦（PC)系統中，該排程計時器38可以是一 -10- : (7) 1330779 8 2 5 4計時器，其產生—IRQ0中斷，而該中斷將從閒置狀 態喚醒該處理器，然而許多型式的計時器邏輯能夠用以執 行此功能，且該等實施例也不限於一 8254執行。例如： —些PC系統中，一即時時脈（RTC)是用以產生該os 排程時序，而高精確事件計時器（HP ET )是用於其他狀 ' 況’該等實施例是可以與任何OS排程時序邏輯一起工作 。該計時器時脈輸入40可以接收一時脈訊號，與提供至 φ 該處理器的一主時脈訊號分開。一實例中，該計時器時脈 訊號是一14 MHz的訊號，而該主時脈訊號具有一較高頻 率’比如1 GHz。當該計數器42到達零，就會產生該OS 排程事件"TSCH〆’，再次載入該啓始計數値並重新開始 該步驟。該OS能夠以排程事件被改變的該啓始計數値所 發佈之情況來改變該頻率，該啓始計數値可以儲存在一適 當的暫存器內。如已經討論的，該Ο S排程事件能夠用以 產生/決定該動作視窗。該Ο S能夠改變該Ο S排程時間 φ 間隔’但該時間間隔將保持不變直到再次被改變。該預先 時序邏輯能夠藉由將預先時序邏輯値，與來自該OS硬體 排程計時器3 8 —運作中的計數値44之實際値做一比較， 自動地調整爲該OS改變其計時間隔。 該呈現的預先時序邏輯36將運作中的計數値44拴進 複數個比較模組46，其將該運作中的計數値44與該適當 的退出週期値做一比較。當達到該退出週期値時，正反器 48就會產生需要的訊號傳送（例如：TPA#、TSR#、 )’也使用該計時器時脈輸入40啓始該對應的閒置退出 -11 - 1330779 * 啤 : (8) 步驟。該排程計時器38和該預先時序邏輯36可以位處於 中心位置或分佈在整個平台，隨當時情形而定。 圖6顯示一系統50’其中該系統50是一伺服器、桌 上型個人電腦（PC)、筆記型PC、個人數位助理（PDA )、無線“智慧型”電話等的一部分。該呈現的系統50 • 具有一處理器14、一圖形記憶體控制器集線器（GMCH) 52和一輸入/輸出控制器集線器（ic H) 54。該呈現的處 φ 理器 14與該 GMCH 52通訊，如所知的一北橋（ Northbridge )經由一高速匯流排1 〇2，比如之能夠互相連 接該系統50中的許多元件一共用系統互連（CSI)點對點 網路（point-to-point fabric)。該處理器 14也可以經由 一前側匯流排（FSB )與該GMCH 52通訊。該GMCH 52 可以經由一記憶體匯流排1 06與該系統動態隨機存取記憶 體（DRAM) 104通訊。該DRAM 104模組可以整合成一 單一線內記憶體模組（SIMM )、雙線內記憶體模組（ • DIMM)、小型線外 DIMM(SODIMM)等等。該 GMCH 52也可以與該ICH 54通訊，其可以是指在一集線器匯流 排108上的一南橋（Southbridge)。所呈現的實施例中， 該集線器匯流排108是一直接媒體介面（DMI)匯流排。 該集線器匯流排108也可以包括週邊元件互相連接（PCI )匯流排功能性。該ICH 54也可以耦接至輸入/輸出（ I/O)裝置56(56a、5 6b)，其可以包括硬式磁碟機（ HDD)、光碟機（ODD)、通用串聯匯流排（USB )，例 如：USB規格2.0，USB執行器總匯流排、快閃記憶體等 1330779 • « • ⑼ 等。 所呈現的實例中，該GMCH 52包括一時脈控制器41 ，接收來自一計時器時脈43的一計時器時脈訊號。該 ICH 54可以包括電力管理邏輯12，其能夠使用排程計時 器38 (38a、38b)電路根據一 OS排程和該計時器時脈訊 ' 號以控制該處理器1 4的閒置。閒置同步化邏輯（ISL ) 22 (22a至22g)可以分佈在整個該系統50，其中該IS L 22 φ 能夠根據一 os排程爲基礎的閒置政策62，將一或多個裝 置的閒置與該處理器14的閒置同步化。一實例中，該閒 置政策62能夠實行閒置視窗政策，其中該IS L 22以相關 的這些規則管理裝置的參與。例如：一處理器介面模組 60可以包括ISL 22a，其中該ISL 22a可以將該高速匯流 排1 02的閒置與該處理器1 4的閒置同步化。特別地，該 I S L 2 2 a在該O S排程的動作視窗期間可以容許該匯流排 1 02上的異動，並在0S排程的閒置期間延遲該匯流排 φ 102上的異動，直到下一個動作視窗。類似地，集線器介 面模組64和66能夠分別包括ISL 22d和22e，其中該 ISL 22d和22e可以延遲該0S排程中閒置視窗期間該集 線器匯流排1 上的異動。在該閒置視窗期間延遲匯流排 的異動能夠提供相當多的電力節省。 此外，一記憶體控制器68可以包括ISL 22c，其支援 該DRAM 104內的活動，比如讀/寫存取和在動作視窗期 間自身刷新，該ISL 22c能夠在該閒置視窗期間懸擱這些 活動。例如：已經確定的是懸擱該DRAM 1 04的記億體刷 -13- (10) 1330779 新可以保留相當大的電力。也在一呈現的實例中，I/O控 制器70和72分別包括ISL 22f和22g，用於在該閒置視 窗期間關閉至該控制器70和72內連接組合邏輯（圖中未 示）的電力。如所注意到，藉由選擇性提供和關閉組合邏 輯的電力，能夠達到相當大的電力節省。還有，一圖形（ Gfx)模組58可以包括ISL 2 2b，其中該ISL 2 2b可以將 該G fx模組5 8的閒置與該處理器1 4的閒置同步化，以產 φ 生一較有次序的環境。然而在另一實例中，時脈邏輯（圖 中未示）能夠選擇性地關閉至各種時脈源的電力，以將其 閒置與該處理器1 4的閒置同步化。 該呈現的系統50也包括預先時序邏輯36(36a、36b )電路，用以管理在該閒置視窗期間從各種裝置的相關休 息狀態之退出步驟。藉由啓始該適當的閒置退出步驟，該 預先時序邏輯36能夠大幅地預防閒置相關的潛時。此結 果可以是提供獨特的電力節省機會之一高度決定性的解決 φ 方法。 能夠使得這類平台行爲發生的一關鍵涉及改變動作區 塊I/O裝置（例如：匯流排支配器）的操作方式。習知的 匯流排支配器在任何時間操作，即導致目前面臨的系統層 級之電力管理問題。於一解決方式中，這些裝置只有在動 作視窗期間被容許操作。許多匯流排控制器和一些裝置的 行爲必須遵守該閒置政策62，以能夠產生一高度次序性 的行爲。當許多這些裝置的設計不是以此方式操作時，可 能不容易得到這樣的結果。然而，這遵守的要求可以藉由 -14 - (11) 1330779 觀察系統整體的行爲加以簡化。 首先觀察到該系統50大部分是閒置的，且當執行一 適度工作量時也是閒置的，（例如：什麼也不做）。假如 該系統50的90%時間是閒置的，且在閒置時（一般來說 ' )裝置是什麼也不做，就比較容易強制區塊I/O裝置在閒 置時以此方式有所作爲。假如閒置同步化只用以增強閒置 系統的行爲，就大槪可以達到90%的利益，而避免與區塊 φ I/O裝置行爲相關之90%的困難。 進一步地陳述，區塊I/O裝置的許多表現是爲該裝置 非常忙碌（例如：執行ISOS YNCH資料流）時所產生。 這些動作工作量的許多最佳化可以與該閒置狀態的表現妥 協，因爲並不知道什麼時候需要此行爲。假如能夠辨識何 時該系統是閒置，然後改變這些裝置的行爲，就能得到細 微的電力控制，之後也比較容易改變這些裝置而不會徹底 影響系統的行爲。例如：當決定該系統50是在動作（於 φ 一0s排程時間間隔），該系統50能夠被切換成一動作 “模式”。可以得到如此良好的閒置表現行爲要保持對表 現具有一次要影響的剩餘動作行爲。此一解決方式可以要 求該閒置政策62動態地決定何時該系統是動作或閒置， 然後切換該平台進入一正常或閒置行爲。簡單來說，該 ISL 22/閒置政策62可以選擇性地根據該系統50的整體 閒置將各個該等裝置的閒置與該處理器14的閒置同步化

Q 圖7顯示一變化的系統5 1，其中一記憶體控制器69 -15- (12) 1330779 是包括在與一處理器15的相同晶粒上。該呈現的 ，匯流排介面模組65和67分別包括該ISL 22d 用於選擇性地延遲在一匯流排109上的匯流排異動 個動作視窗，爲能夠將該匯流排1 09的潛時與該 1 5的潛時同步化。 參考圖8，顯示的是一種電力管理方法74。所 方法74可以由邏輯執行，例如：使用硬體 '微碼 φ 以儲存一指令或一組指令之任何機械可讀取的媒體 ，假如由一機器執行（例如：由一多重處理單元和 其他適合的機器）致使該機器根據本發明之實施例 方法和/或操作。如此的硬體包括例如：互補式金 物半導體（CMOS )技術爲主、或電晶體-電晶體-TTL )技術爲主的結構。該機器可以包括例如：任 的處理平台、運算平台、運算裝置、處理裝置、運 、處理系統、電腦處理器、或類似裝置，同時可以 φ 何適當的硬體和/或軟體組合來執行。 該機械可讀取的媒體或物件可以包括例如：任 型式的記憶體單元、記憶體裝置、記憶體物件、記 體、儲存裝置、儲存物件、儲存媒體、和/或儲存 例如：記億體、可移除或非可移除媒體、可拭除或 除媒體、可寫入或可重複寫入媒體、數位或類比媒 碟、軟碟、唯讀記億體壓縮碟（CD-ROM )、可紀 碟（CD-R)、可重複寫入壓縮碟（CD-RW)、光i 性媒體、各種型式的數位影音碟片（DVD )、一錄 實例中 d 22e， 至下一 處理器 呈現的 、或可 或物件 /或由 進行一 屬氧化 邏輯（ 何適合 算系統 使用任 何適合 億體媒 單元， 非可拭 體、硬 錄壓縮 碟、磁 音帶、 -16- (13) 1330779 —錄影帶、或類似物件。該指令可以包括任何適合型式的 碼，例如：源碼、編譯碼、解讀碼、可執行碼、靜態碼、 動態碼或類似物’以及可以使用任何適合的高階、低階、 目的導向、視覺的、編譯的和/或解讀的程式語言來執行 ，例如 C、 C + +、Java、BASIC、Pascal 、 Fortran、 Cobol、組合語言、機械碼、或類似語言。 所呈現的實例中’處理區塊76根據一OS排程提供 φ 用於控制一處理器的一閒置。此一處理步驟可以涉及例如 :檢測一 OS排程事件，將該處理器放置在一動作狀態以 回應該事件，假如該處理器準備進入一閒置狀態時，將該 處理器從該動作狀態移除，以及根據該〇S排程在一週期 性基礎上重複該檢測、放置、和移除的步驟。區塊78提 供用於將至少一裝置的閒置與該處理器的閒置同步化。一 實例中，此一處理器可以包括在該〇S排程的一動作視窗 期間容許該裝置的一活動，而且在該OS排程的一閒置視 φ 窗期間防止該活動。 本技術領域中的技術人員從之前的敘述應該理解到， 本發明之實施例中廣義的技術能夠以各種形式來實施。所 以，當本發明之實施例以連接其特定實例敘述，而本發明 之實施例真實範圍不應該受到如此限制，因爲對具有技術 背景的實施者來說，依據所附圖式規格和以下申請專利範 圍，其他的修改是顯而易見。 【圖式簡單說明】 -17- (14) 1330779 1 ' 藉由閱讀以上的說明和所附申請專利範圍並參考以T 圖式，對於本技術領域的一般技術人員來說，本發明之胃 施例的各種優點將更加明顯，其中所附圖式有： 圖1是根據本發明之一實施例中一電力管理設備的範 例之方塊圖： 圖2是根據本發明之一實施例中一作業系統排程的範 例之時序圖； φ 圖3是根據本發明之一實施例中一閒置同步化方式的 範例之時序圖； 圖4是根據本發明之一實施例中一閒置退出方式的範 例之時序圖； 匮I 5是根據本發明之一實施例中預先時序邏輯的範例 之繪製圖； 圖6是根據本發明之—實施例中一系統的範例之方塊 圖； φ ® 7是根據本發明之一實施例中一系統的範例之方塊 圖；以及 圖8是根據本發明之一實施例中一種電力管理方法的 範例之流程圖。 【主要元件符號說明】 10 :設備 12 :電力管理邏輯 14、15 :處理器 -18- (15) (15)1330779 1 6 :作業系統排程 1 8 :計時器中斷 20 :動作期間 22 :同步化邏輯 24 :裝置 26 :閒置期間 2 8 :動作視窗 3 0 :閒置視窗 32 :潛時 34 :退出期間 36 :預先時序邏輯 3 8 :排程計時器 40 :計時器時脈輸入 4 1 :時脈控制器 42 :計數器 43 :計時器時脈 44 :計數値 46 :模組 48 :正反器 50 、 51 :系統 52 :繪圖記憶體控制器集線器 54:輸入/輸出控制器集線器 56:輸入/輸出裝置 5 8 :繪圖模組 -19- (16)1330779

60 : 62 : 64、 65 ' 68、 70、 76 : 102 1 04 106 108 109 處理介面模組 閒置政策 66 :集線器介面模組 67 =匯流排介面模組 69 :記憶體控制器 72:輸入/輸出控制器 處理器區塊 =高速匯流排 :動態隨機存取記憶體 :記憶體匯流排 =集線器匯流排 =匯流排

-20

Claims (1)

1330779 附件3: __ 付年 < 月u曰修正本 十、申請專利範圍 --- 第9 5 1 2 16 1 3號專利申請案 中文申請專利範圍無劃線替換本 民國99年6月22日修正 1. 一種電力管理設備，包含： 電力管理邏輯’用以根據作業系統（〇 S )排程來控 制一處理器的閒置；以及 同步化邏輯’用以將至少一裝置的閒置與該處理器的 閒置同步化’該同步化邏輯包括預先時序邏輯，用以在接 近該Ο S排程中閒置視窗的終點啓始閒置退出步驟，以將 該裝置之活動與該0 S排程中動作視窗同步化。 2. 如申請專利範圍第1項之電力管理設備，其中該同 步化邏輯用以在該◦ S排程中的動作視窗期間容許該裝置 的活動，而且在該Ο S排程中的閒置視窗期間防止該活動 ’該動作視窗是與該處理器的動作狀態相關，該非動作視 窗與該處理器的閒置狀態相關。 3. 如申請專利範圍第2項之電力管理設備，其中該同 步化邏輯是選自一群組，該群組包含用以延遲一匯流排上 之異動的匯流排邏輯、用以懸擱一記憶體之刷新的記憶體 邏輯、用以關閉至一時脈源之電力的時脈邏輯、以及用以 關閉至一控制器的組合邏輯之電力的控制器邏輯。 4. 如申請專利範圍第2項之電力管理設備，其中該同 步化邏輯是用以根據該處理器的計時器時脈同步化潛時來 1330779 決定該動作視窗。 5 .如申請專利範圍第1項之電力管理設備，其中該電 力管理邏輯是用以檢測一事件，回應於該事件而將該處理 器放置於動作狀態，假如該處理器準備進入閒置狀態，則 將該處理器從該動作狀態移除，並且根據該〇 S排程在週 期性基礎上重複該檢測、放置、和移除。 6 .如申請專利範圍第5項之電力管理設備，其中假如 該處理器準備進入該閒置狀態，則該電力管理邏輯將該處 理器對一計時器時脈同步化。 7 .如申請專利範圍第1項之電力管理設備，其中該同 步化邏輯用以將複數裝置之各者的閒置與該處理器的閒置 同步化。 8 .如申請專利範圍第1項之電力管理設備，其中該同 步化邏輯用以根據含有該裝置和該處理器之一系統的閒置 ，選擇性地將該裝置的閒置與該處理器的閒置同步化。 9. 一種電力管理的方法，包含： 根據作業系統（〇 S )排程來控制一處理器的閒置； 將至少一裝置的閒置與該處理器的閒置同步化；以及 在接近〇 S排程中閒置視窗的終點啓始閒置退出步驟，以 將該裝置之活動與該OS排程中動作視窗同步化。 1 〇 .如申請專利範圍第9項之方法，其中該同步化包 括： 在該OS排程中的動作視窗期間容許該裝置的活動， 該動作視窗是與該處理器的動作狀態相關；以及 -2- 1330779 在該0 S排程中的閒置視窗期間防止該活動，該閒置 視窗是與該處理器的閒置狀態相關。 11.如申請專利範圍第10項之方法，其中該防止是選 自一群組，該群組包含延遲一匯流排上的異動、延遲中斷 、懸擱一記檍體的刷新、關閉至一時脈源的電力、以及關 閉至一控制器之組合邏輯的電力。 1 2 .如申請專利範圍第1 0項之方法，進一步包括根據 該處理器的計時器時脈伺步化潛時來決定該閒置視窗。 1 3 .如申請專利範圍第9項之方法，其中該控制包括 檢測一事件； 回應於該事件而將該處理器放置在動作狀態； 假如該處理器準備進入閒置狀態，則將該處理器從該 動作狀態移除；以及 根據該OS排程在週期性基礎上重複該檢測、放置、 和移除。 14. 如申請專利範圍第13項之方法，進一步包括假如 該處理器準備進入該閒置狀態，則將該處理器對一計時器 時脈同步化。 15. 如申請專利範圍第9項之方法，其中該同步化包 括將複數裝置之各者的閒置與該處理器的閒置同步化。 16. 如申請專利範圍第9項之方法，進一步包括根據 含有該裝置和該處理器之一系統的閒置，選擇性地將該裝 置的閒置與該處理器的閒置同步化。 -3- 1330779 17.—種運算系統，包含： 一處理器，具有一記億體控制器； 電力管理邏輯，用以根據作業系統（OS)排程來控 制該處理器的閒置；以及 同步化邏輯，用以將至少一裝置的閒置與該處理器的 閒置同步化，其中該同步化邏輯用以在該0 s排程中的動 作視窗期間容許該裝置的活動，而且在該0 s排程中的閒 ΐ視窗期間防止該活動，該動作視窗與該處理器的動作狀 態相關，該非動作視窗與該處理器的閒置狀態相關，該同 步化邏輯包括預先時序邏輯，用以在接近該OS排程中該 閒置視窗的終點啓始閒置退出步驟，以將該裝置之活動與 該〇 S排程中動作視窗同步化。 1 8 .如申請專利範圍第1 7項之運算系統，其中該同步 化邏輯是選自一群組，該群組包含用以延遲一匯流排上之 異動的匯流排邏輯、用以懸擱一記憶體之刷新的記憶體邏 輯、用以關閉至一時脈源之電力的時脈邏輯、以及用以關 閉至一控制器的組合邏輯之電力的控制器邏輯。 19. 如申請專利範圍第17項之運算系統，其中該電力 管理邏輯是用以檢測一事件，回應於該事件而將該處理器 放置於動作狀態，假如該處理器準備進入閒置狀態，則將 該處理器從該動作狀態移除，並且根據該OS排程在週期 性基礎上重複該檢測、放置、和移除。 20. 如申請專利範圍第17項之運算系統，其中該同步 化邏輯用以將複數裝置之各者的閒置與該處理器的閒置同 -4 - 1330779 步化。 21.如申請專利範圍第17項之運算系統，其中該同步 化邏輯用以根據該系統的閒置來選擇性地將該裝置的閒置 與該處理器的閒置同步化。 22·—種電力管理的方法，包含： 檢測一事件； 回應於該事件而將一處理器放置在動作狀態； 假如該處理器是在該動作狀態，則容許複數裝置之各 者的活動； 假如該處理器準備進入閒置狀態’則將該處理器從該 動作狀態移除； 假如該處理器在該閒置狀態，則防止該複數裝置之各 者的活動；在接近Ο S排程中閒置視窗的終點啓始閒置退 出步驟，以將該裝置之活動與該OS排程中動作視窗同步 化；以及 根據作業系統（OS)排程，在週期性基礎上重複該 檢測、放置、容許、移除、和防止。 23. 如申請專利範圍第22項之方法，其中該防止是選 自一群組，該群組包含延遲一匯流排上的異動、延遲中斷 、懸擱一記憶體的刷新、關閉至一時脈源的電力、以及關 閉至一控制器之組合邏輯的電力。 24. 如申請專利範圍第22項之方法，其中該防止包括 強制執行該〇 S排程中的一閒置視窗，該閒置視窗是與該 處理器的閒置狀態相關。 -5- 1330779 附件5:第95121613號專利申請案中文圖式替換頁 月^修正替換頁 民國99年6月22日呈 850284

圖1

16

sismm wmm 間置期間 -10-15 ms -10-15 ms 18 18 圖2