CN101198923B - 通过空闲同步降低计算系统功率 - Google Patents

通过空闲同步降低计算系统功率 Download PDF

Info

Publication number
CN101198923B
CN101198923B CN200680021223XA CN200680021223A CN101198923B CN 101198923 B CN101198923 B CN 101198923B CN 200680021223X A CN200680021223X A CN 200680021223XA CN 200680021223 A CN200680021223 A CN 200680021223A CN 101198923 B CN101198923 B CN 101198923B
Authority
CN
China
Prior art keywords
processor
logic
free time
synchronous
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200680021223XA
Other languages
English (en)
Other versions
CN101198923A (zh
Inventor
J·卡达什
D·威廉斯
A·米什拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101198923A publication Critical patent/CN101198923A/zh
Application granted granted Critical
Publication of CN101198923B publication Critical patent/CN101198923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

提供了功率管理的系统和方法，以用于基于操作系统调度来控制处理器的空闲。将至少一个装置的空闲与处理器的空闲同步。在OS调度中的空闲窗口期间，空闲同步可以包括延迟总线事务、暂停存储器刷新、关断到时钟源的电源、以及关断到组合逻辑的电源。

Description

通过空闲同步降低计算系统功率
技术领域
本发明的某些实施例总体上涉及功率管理。一些实施例尤其涉及基于操作系统调度使系统装置的空闲与系统处理器的空闲同步。
背景技术
计算系统的普及持续增长，并且对更多功能的需求已经达到了新的高度。结果，与先前的工作负荷和计算系统相比，现代的工作负荷和计算系统消耗更多的功率并产生更多的热量。现代平台功率管理技术使用驱动器来仿真硬件定时器，其中当定时器届满时，各个装置已经空闲了预定量的时间，并且被关闭以节约功率。尽管这种方法在粗糙的粒度水平上是可接受的，但是存在可能失去以比较精细的粒度水平节电的机会。
附图说明
通过阅读下面的说明书和所附权利要求并且通过参照下面的附图，本发明实施例的各种优点对于本领域技术人员将变得显而易见，在附图中：
图1是根据本发明一个实施例的功率管理设备的实例的方框图；
图2是根据本发明一个实施例的操作系统调度的实例的时序图；
图3是根据本发明一个实施例的空闲同步方案的实例的时序图；
图4是根据本发明一个实施例的空闲退出方案的实例的时序图；
图5是根据本发明一个实施例的预定时(pre-timing)逻辑的实例的示意图；
图6是根据本发明一个实施例的系统的实例的方框图；
图7是根据本发明一个实施例的系统的实例的方框图；以及
图8是根据本发明一个实施例的功率管理的方法的实例的流程图。
具体实施方式
在下面的说明中，出于说明目的，阐述了许多具体的细节，以便于全面理解本发明的实施例。然而，本领域技术人员应该理解：在没有这些具体细节的情况下，可以实施本发明的实施例。在其它示例中，没有详述具体的设备结构和方法以至于不会使本发明的实施例难以理解。下面的说明和附图是本发明实施例的示例性说明，而不应理解为要限制本发明的实施例。
下面具体说明中的一些部分是以对计算机存储器内的数据位或者二进制数字信号进行的运算的算法和符号表示来介绍的。这些算法说明和表示可以是数据处理领域技术人员所使用的技术，从而将他们工作的内容传达给本领域的其他技术人员。
除非其它特别说明，否则由下面的论述显而易见的是，应该意识到在整个说明书中，采用诸如“处理”、“计算”、“运算”、“确定”等类似术语的论述指计算机或者计算系统或者类似的电子计算装置的动作和/或过程，其将表示为计算系统的寄存器和/或存储器内的诸如电子量等物理量的数据处理和/或转换成同样被表示为计算系统的存储器、寄存器或其它这种信息存储、传输或显示装置内的物理量的其他数据。此外，术语“第一”、“第二”等的使用并不一定是暗示按时间发生顺序排列的关系，而仅仅是便于论述。另外，术语“耦合”可用于指直接或间接的任何布置，在该布置中，正被讨论的部件具有机械关系、电气关系、光学关系、电磁关系或其它关系。
图1示出了设备10，在该设备10中，功率管理逻辑12基于操作系统(OS)调度16来控制处理器14的空闲。处理器14可以具有单内核或多内核的体系结构，并且该处理器14可以包括精简指令集计算机(RISC)、流水线处理器、复杂指令集计算机(CISC)等。因而，所示处理器14能够执行诸如OS软件等程序代码/指令，并且还可以包括取指单元、指令解码器、执行单元等(未示出)。此外，设备10可以使用诸如互补型金属氧化物半导体(COMS)工艺的硬件技术、控制器固件、微码、软件技术及其任何结合来实现。
所示设备10还包括同步逻辑22，用于使处理器14的空闲与一个或多个装置24的空闲同步。装置24可以是系统总线、存储器装置、时钟源、控制器等。通过创建这种宽平台空闲方案，设备10能够在节电方面更加积极。另外，基于OS调度16进行同步，这具有相对高的粒度水平，设备10能够在功率管理活动上获得更大的稳定性和更加多的解决方案(resolution)。
OS调度
如已经指明的那样，OS调度16可以用于在相对精细的粒度水平上迫使处理器14进入和退出空闲状态。例如，可以将OS调度16实现为周期性中断，该周期性中断由定时器产生并将其编程为例如10-15ms的值。如果所示处理器14处于空闲状态，例如Advanced Configuration and Power Interface(如，ACPI技术规范，Rev.3.0，2003年9月2日)的C1-C3状态之一，那么该处理器14不活动，并且消耗相对低的功率量。当OS调度定时器递减计数时，定时器可以产生到处理器14的中断，其中，该中断可以唤醒处理器14进入活动/执行状态。在ACPI中，将活动状态称为C0状态。在唤醒后，所示处理器14开始执行OS所安排的工作负荷。当完成工作负荷时，处理器14可以返回到一种空闲状态，直到检测到下一个OS调度定时器中断。因而，功率管理逻辑12能够检测诸如OS调度定时器中断等事件，响应于该事件将处理器14设置于活动状态，以及如果处理器准备进入空闲状态则使处理器14离开活动状态。该过程可以根据OS调度16周期性地重复。
图2说明了OS调度16，其中每隔10-15ms发出定时器中断18，以唤醒处理器。结果，处理器被设置于活动状态并且开始在活动周期20期间执行OS所安排的工作负荷。当完成所安排的工作负荷时，处理器可以在空闲周期26期间返回到空闲状态，直到检测到下一个OS调度定时器中断。在所示实例中，处理器在空闲状态中用去大约OS调度16的95％。已经确定的是，许多使用模型都是这样的情况。例如，在一个移动工作负荷基准中，处理器可能用去大部分的时间而仅仅是等待用户输入。应当注意的是，在常规方法下，平台/系统的其他部分在这些空闲周期26期间可以不必活动。在所示实施例中，可以将空闲周期26灵活运用在整个平台上，以实现更大的节电。
空闲同步
现在转到图3，更加详细地示出了一种使多个装置的空闲与OS调度16同步的方法。在所示实例中，在OS调度16中，定义了活动窗口(AW)28和空闲窗口(IW)30，其中AW 28与处理器的活动状态相关联，而IW 30与处理器的空闲状态相关联。因为所示的OS调度16在给定时间间隔期间是固定的，并且AW 28基于处理器的工作负荷而变化，所以对于每个定时器中断，计算/预测IW 30都可以达到很大程度的确定性。特别地，可以基于处理器的定时器时钟同步等待时间32来确定IW 30，其中OS调度的定时功能使用了独立于主系统时钟的定时器时钟。在这点上，无论处理器什么时候准备进入空闲状态，处理器都可能需要使用定时器时钟，这是因为主系统时钟可以在IW 30期间断电。因此，必须与定时器时钟同步。通过允许每一个装置24在AW 28期间活动并且在IW 30期间阻止该活动，所示实施例为装置24创建了高度有序的功率控制环境，其中所述装置24例如是系统总线、中断、存储器装置、时钟源以及控制器。这种环境可以使系统行为更加确定并且可以实现更加积极的节电技术。
例如，在所示实施例中，所述阻止包括在下一个AW以前延迟总线事务、延迟中断、暂停存储器刷新、关闭到时钟源的电源以及关闭到系统/控制器组合逻辑的电源。组合逻辑的元件通常具有至少一个输出通道和一个或多个输入通道，所有通道的特征在于离散状态。这样，在任何时刻，每一输出通道的状态可以由输入通道在相同时刻的状态完全确定。通过选择性地对这种逻辑进行通电和断电，能够实现实质上的节电。在由此产生的方案中，所有装置可以一起工作一起睡眠。
还可以看出的是，可以在IW 30接近结束的退出周期34(34a-34c)期间启动空闲退出过程，这取决于装置。例如，存储器控制器可以在退出周期34a期间运行退出暂停刷新程序，以便于存储器准备下一个AW 28。类似地，对于任何已经关闭的锁相环(PLL)，可以在退出周期34b期间执行PLL预热程序。在所示实例中，对于任何可能已经在IW 30期间关闭的组合逻辑，还可以在退出周期34c期间进行加电程序。因为IW 30的长度可以关联到OS 16，并且因此是已知的，所以可以进行空闲退出过程，而不必延迟下一个AW 28。
图4更加详细地示出了退出过程方案的一个实例。特别地，动态随机存取存储器(DRAM)装置可以与暂停刷新退出周期34a相关联，其中暂停刷新退出周期34a对应于暂停刷新时间“TSR”。主时钟可以与PLL锁定退出周期34b相关联，其中PLL锁定退出周期34b对应于PLL锁定时间“TPLL”。组合逻辑可以与通电退出时间34c相关联，其中通电退出时间34c对应于通电时间“TPO”和启动时间“TINIT”。这样，DRAM、主时钟以及组合逻辑每个都可以为OS调度16中的下一个活动窗口作准备。
现在转到图5，示出了用于发出OS调度事件“TSCH#”的调度定时器38和用于启动空闲退出过程的预定时逻辑36。特别地，所示调度定时器38包括定时器时钟输入40和计数器42，该计数器42从初始计数值“TSCH”开始递减计数。在个人计算机(PC)系统中，调度定时器38可以是产生IRQ0中断的8254定时器，其中，所述中断将处理器从其空闲状态中唤醒；然而，可以使用许多类型的定时器逻辑来执行该功能，并且实施例并不局限于8254的实现方式。例如，在一些PC系统中，使用RTC，即实时时钟来产生OS调度定时，而在其它情况中使用HPET，即高精度事件定时器；可以使实施例围绕任何OS调度定时逻辑工作。定时器时钟输入40可以接收时钟信号，其中该时钟信号独立于向处理器提供的主时钟信号。在一个实施例中，定时器时钟信号是14MHz的信号，而主时钟信号具有更高的频率，例如1GHz。当计数器42达到零时，其能够产生OS调度事件TSCH#，再装入初始计数值并且重新开始过程。OS可以改变频率，通过改变初始计数值来以该频率发出调度事件，所述初始计数值可以存储在适当的寄存器中。如上所述，OS调度事件可以用于创建/确定活动窗口。OS可以改变OS调度的时间间隔，但是该时间间隔将保持恒定直到其被再次改变。预定时逻辑可以自动调节，以使OS通过将预定时逻辑值与来自OS硬件调度定时器38的正在运行的计数值44的实际值进行比较来改变其定时器时间间隔。
所示预定时逻辑36将正在运行的计数值44锁存在多个比较模块46中，多个比较模块46将正在运行的计数值44与适当的退出周期值进行比较。当达到退出周期值时，可以由触发器48产生必要的信号(如，TPA#、TSR#、TPLL#)，这还使用了定时器时钟输入40，以启动相应的空闲退出过程。取决于环境，调度定时器38和预定时逻辑36可以位于中央或分布在整个平台上。
图6示出了系统50，其中系统50可以是服务器、台式个人计算机(PC)、笔记本型PC、个人数字助理(PDA)、无线“智能”电话等的一部分。所示系统50具有处理器14、图形存储器控制器集线器(GMCH)52以及输入/输出控制器集线器(ICH)54。所示处理器14经由诸如通用系统互联(CSI)点对点结构等高速总线102与GMCH 52(也称为北桥)进行通信，所述通用系统互联(CSI)点对点结构可以互连系统50中的许多部件。处理器14还可以经由前端总线(FSB)与GMCH 52通信。GMCH 52可以经由存储器总线106与系统动态随机存取存储器(DRAM)进行通信。DRAM 104模块可以并入单列直插式存储器模块(SIMM)、双列直插式存储器模块(DIMM)、小外型DIMM(SODIMM)等中。GMCH 52还可以通过集线器总线108与称为南桥的ICH 54通信。在所示实施例中，集线器总线108是DMI(直接媒体接口)总线。集线器总线108还可以包括外围部件互联(PCI)总线功能。ICH 54还可以耦合到输入/输出(I/O)装置56(56a、56b)，所述输入/输出(I/O)装置56(56a、56b)可以包括硬盘驱动器(HDD)、光盘驱动器(ODD)、USB(通用串行总线，如USB 2.0规范、USB实现者论坛)总线、闪速存储器等。
在所示实例中，GMCH 52包括时钟控制器41，其接收来自定时器时钟43的定时器时钟信号。ICH 54可以包括功率管理逻辑12，其能够使用调度定时器38(38a、38b)电路以基于OS调度和定时器时钟信号来控制处理器14的空闲。空闲同步逻辑(ISL)22(22a-22g)可以分布于整个系统50，其中ISL 22能够根据基于OS调度的空闲策略62使一个或多个装置的空闲与处理器14的空闲同步。在一个实例中，空闲策略62能够实施空闲窗口规则，其中ISL 22针对这些规则对装置参与进行管理。例如，处理器接口模块60可以包括ISL 22a，这里的ISL 22a可以使高速总线102的空闲与处理器14的空闲同步。特别地，ISL 22a可以在OS调度中的活动窗口期间允许总线102上的事务，并且在OS调度中的空闲窗口期间延迟总线102上的事务，直到下一个活动窗口。类似地，集线器接口模块64、66可以分别包括ISL 22d、22e，这里的ISL 22d、22e可以在OS调度中的空闲窗口期间延迟集线器总线108上的事务。在空闲窗口期间延迟总线事务可以提供显著的节电。
另外，存储器控制器68可以包括ISL 22c，其支持在活动窗口期间DRAM 104中的活动，例如读/写访问和自刷新。ISL 22c可以在空闲窗口期间暂停这些活动。例如，已经确定：暂停DRAM 104中的存储器刷新可以节约大量的功率。同样在所示实例中，I/O控制器70、72分别包括ISL 22f、22g，用于在空闲窗口期间关断到控制器70、72中的组合逻辑(未示出)的电源。如上所述，通过选择性地对组合逻辑进行通电和断电，能够实现实质上的节电。此外，图形(Gfx)模块58可以包括ISL 22b，这里的ISL 22b可以使Gfx模块58的空闲与处理器14的空闲同步，以创建更有序的环境。在又一个实例中，时钟逻辑(未示出)能够选择性地关断到各种时钟源的电源，以使其空闲与处理器14的空闲同步。
所示系统50还包括预定时逻辑36(36a、36b)的电路，用于管理各种装置从它们在空闲窗口期间的各自的睡眠状态中退出。通过启动适当的空闲退出过程，预定时逻辑36能够实质上排除与空闲有关的等待时间。结果可以是非常确定的解决方案，其提供了独特的节电机会。
实现这种平台行为的一个关键可能包括改变活动块I/O装置(如，总线主控器)的工作方式。常规总线主控制器无论何时都工作，这可能导致当前遇到的系统级功率管理问题。在一种方法中，可以只允许这些装置在活动窗口期间工作。许多总线控制器和一些装置的行为可以必须遵守空闲策略62，以便于创建高度有序的行为。可能很难获得这种结果，因为这些装置的许多并没有被设计成以这种方式工作。然而，可以通过整体上遵守系统行为来简化该符合需求。
应当首先注意的是，系统50大部分时间是空闲的，并且当执行中等工作负荷时也是空闲的(如，什么都不做)。如果系统50在90％的时间是空闲的，并且(通常)装置在空闲时什么都不做，那么可以更容易地迫使块I/O装置在空闲时以该方式工作。如果空闲同步仅用于增强空闲系统的行为，那么可以获得大约90％的利益，同时避免了90％的与块I/O装置的行为有关的困难。
为了进一步详细描述，块I/O装置的许多性能都是在装置非常忙碌(如，执行ISOSYNCH数据流)时得到的。这些活动工作负荷的许多优化可能损害空闲状态中的性能，这是因为什么时候需要该行为可能不是已知的。如果我们能够识别系统在什么时候空闲，并且然后改变这些装置的行为以获得精细粒度的功率控制，那么可以更容易地改变这些装置，而不必在根本上影响它们的系统行为。例如，当确定系统50是活动时(根据OS调度时间间隔)，可以将系统50切换到活动“模式”。这里，可以获得良好的空闲性能行为，同时在对性能影响很小的情况下保持原有的活动行为。这种方法可以要求空闲策略62动态地确定系统什么时间活动或空闲，然后将平台切换到正常或空闲行为。简而言之，ISL 22/空闲策略62可以基于系统50的总体空闲选择性地使每一装置的空闲与处理器14的空闲同步。
图7示出了备选系统51，其中存储器控制器69包括在与处理器15相同的管芯上。在所示实例中，总线接口模块65、67分别包括ISL 22d、22e，用于选择性地将总线109上的总线事务延迟到下一个活动窗口，以便使总线109的等待时间与处理器15的等待时间同步。
现在转到图8，示出了一种功率管理的方法74。所示方法74可以实现为逻辑，例如，使用硬件、微码或任何机器可读介质或产品，机器可读介质或产品可以存储指令或指令集，如果机器(例如，多处理单元和/或其它适合的机器)执行该指令或指令集时，该指令或指令集使得该机器执行根据本发明实施例的方法和/或操作。该硬件可以包括例如基于互补型金属氧化物半导体(COMS)工艺的结构或基于晶体管-晶体管-逻辑(TTL)工艺的结构。该机器可以包括例如任何适合的处理平台、计算平台、计算装置、处理装置、计算系统、处理系统、计算机、处理器等等，并且可以使用硬件和/或软件的任意合适的组合来实现。
该机器可读介质或者产品可以包括例如任何适合类型的存储器单元、存储器装置、存储器产品、存储器介质、存储装置、存储产品、存储介质和/或存储单元，例如，存储器、可移动或不可移动介质、可擦除或不可擦除介质、可写或可重写介质、数字或模拟介质、硬盘、软盘、只读光盘(CD-ROM)、可记录光盘(CD-R)、可重写光盘(CD-RW)、光盘、磁介质、各种类型的数字多功能盘(DVD)、磁带、磁带盒等等。所述指令可以包括任何适合类型的代码，例如，源代码、编译代码、解释代码、可执行代码、静态代码、动态代码等等，并且所述指令可以使用任何适合的高级、低级、面向对象、可视、编译和/或解释编程语言，例如，C、C++、Java、BASIC、Pascal、Fortran、Cobol、汇编语言、机器代码等来实现。
在所示实例中，处理块76提供了基于OS调度来控制处理器的空闲。这种处理可以包括例如检测OS调度事件；响应于该事件将处理器设置于活动状态；如果处理器准备进入空闲状态，则使处理器离开活动状态；以及根据OS调度周期性地重复检测、设置和离开。块78提供了至少一个装置的空闲与处理器的空闲的同步。在一个实例中，这种处理可以包括在OS调度中的活动窗口期间允许装置的活动，并且在OS调度中的空闲窗口期间阻止所述活动。
本领域技术人员通过上面的描述应该意识到，本发明实施例的广泛技术能够以各种形式实现。因此，尽管已经结合它的特定实例描述了本发明的实施例，但是本发明实施例的真正范围并不应当受到限制，这是因为根据对附图、说明书以及下列权利要求的学习，其它修改对技术人员而言将变得显而易见。

Claims (24)

1.一种设备，包括：
功率管理逻辑，用于基于操纵系统(OS)调度来控制处理器的空闲；以及
同步逻辑，用于使至少一个装置的空闲与所述处理器的所述空闲同步，所述同步逻辑包括预定时逻辑，用于在所述OS调度中的空闲窗口接近结束时启动空闲退出过程，以使所述装置的活动与所述OS调度中的活动窗口同步。
2.根据权利要求1所述的设备，其中，所述同步逻辑在所述OS调度中的活动窗口期间允许所述装置的活动，并且在所述OS调度中的空闲窗口期间阻止所述活动，所述活动窗口与所述处理器的活动状态相关联，而不活动窗口与所述处理器的空闲状态相关联。
3.根据权利要求2所述的设备，其中，所述同步逻辑从包括下列逻辑的组中选择：总线逻辑，用于延迟总线上的事务；存储器逻辑，用于暂停存储器的刷新；时钟逻辑，用于关断到时钟源的电源；以及控制器逻辑，用于关断到控制器的组合逻辑的电源。
4.根据权利要求2所述的设备，其中，所述同步逻辑用于基于所述处理器的定时器时钟同步等待时间来确定所述活动窗口。
5.根据权利要求1所述的设备，其中，所述功率管理逻辑用于检测事件，响应于所述事件将所述处理器设置于活动状态，如果所述处理器准备进入空闲状态则使所述处理器离开所述活动状态，以及根据所述OS调度周期性地重复所述检测、设置和离开。
6.根据权利要求5所述的设备，其中，所述功率管理逻辑用于如果所述处理器准备进入所述空闲状态，则使所述处理器同步到定时器时钟。
7.根据权利要求1所述的设备，其中，所述同步逻辑用于使多个装置中的每一个的空闲与所述处理器的所述空闲同步。
8.根据权利要求1所述的设备，其中，所述同步逻辑用于基于包含所述装置和所述处理器的系统的空闲来选择性地使所述装置的空闲与所述处理器的空闲同步。
9.一种方法，包括：
基于操作系统(OS)调度来控制处理器的空闲；以及
使至少一个装置的空闲与所述处理器的所述空闲同步；以及在所述OS调度中的空闲窗口接近结束时启动空闲退出过程，以使所述装置的活动与所述OS调度中的活动窗口同步。
10.根据权利要求9所述的方法，其中，所述同步包括：
在所述OS调度中的活动窗口期间，允许所述装置的活动，所述活动窗口与所述处理器的活动状态相关联；以及
在所述OS调度中的空闲窗口期间，阻止所述活动，所述空闲窗口与所述处理器的空闲状态相关联。
11.根据权利要求10所述的方法，其中，所述阻止从包括下列的组中选择：延迟总线上的事务、延迟中断、暂停存储器的刷新、关断到时钟源的电源、以及关断到控制器的组合逻辑的电源。
12.根据权利要求10所述的方法，进一步包括基于所述处理器的定时器时钟同步等待时间来确定所述空闲窗口。
13.根据权利要求9所述的方法，其中，所述控制包括：
检测事件；
响应于所述事件将所述处理器设置于活动状态；
如果所述处理器准备进入空闲状态，则使所述处理器离开所述活动状态；以及
根据所述OS调度周期性地重复所述检测、设置和离开。
14.根据权利要求13所述的方法，进一步包括：如果所述处理器准备进入所述空闲状态，则使所述处理器同步到定时器时钟。
15.根据权利要求9所述的方法，其中，所述同步包括使多个装置中的每一个的空闲与所述处理器的所述空闲同步。
16.根据权利要求9所述的方法，进一步包括基于包含所述装置和所述处理器的系统的空闲来使所述装置的所述空闲与所述处理器的所述空闲同步。
17.一种系统，包括：
处理器，其具有存储器控制器；
功率管理逻辑，用于基于操作系统(OS)调度来控制所述处理器的空闲；以及
同步逻辑，用于使至少一个装置的空闲与所述处理器的所述空闲同步，其中，所述同步逻辑在所述OS调度中的活动窗口期间允许所述装置的活动，并且在所述OS调度中的空闲窗口期间阻止所述活动，所述活动窗口与所述处理器的活动状态相关联，而不活动窗口与所述处理器的空闲状态相关联，所述同步逻辑包括预定时逻辑，用于在所述OS调度中的空闲窗口接近结束时启动空闲退出过程，以使所述装置的活动与所述OS调度中的活动窗口同步。
18.根据权利要求17所述的系统，其中，所述同步逻辑从包括下列逻辑的组中选择：总线逻辑，用于延迟总线上的事务；存储器逻辑，用于暂停存储器的刷新；时钟逻辑，用于关断到时钟源的电源；以及控制器逻辑，用于关断到控制器的组合逻辑的电源。
19.根据权利要求17所述的系统，其中，所述功率管理逻辑用于检测事件，响应于所述事件将所述处理器设置于活动状态，如果所述处理器准备进入空闲状态则使所述处理器离开所述活动状态，以及根据所述OS调度周期性地重复所述检测、设置和离开。
20.根据权利要求17所述的系统，其中，所述同步逻辑用于使多个装置中的每一个的空闲与所述处理器的所述空闲同步。
21.根据权利要求17所述的系统，其中，所述同步逻辑用于基于所述系统的空闲来选择性地使所述装置的所述空闲与所述处理器的所述空闲同步。
22.一种方法，包括：
检测事件；
响应于所述事件将所述处理器设置于活动状态；
如果所述处理器处于所述活动状态，则允许多个装置中的每一个的活动；
如果所述处理器准备进入空闲状态，则使所述处理器离开所述活动状态；
如果所述处理器处于所述空闲状态，则阻止所述多个装置中的每一个的活动；
在OS调度中的空闲窗口接近结束时启动空闲退出过程，以使所述装置的活动与所述OS调度中的活动窗口同步；以及
根据操作系统(OS)调度周期性地重复所述检测、设置、允许、离开和阻止。
23.根据权利要求22所述的方法，其中，所述阻止从包括下列的组中选择：延迟总线上的事务、延迟中断、暂停存储器的刷新、关断到时钟源的电源、以及关断到控制器的组合逻辑的电源。
24.根据权利要求22所述的方法，其中，所述阻止包括强迫执行所述OS调度中的空闲窗口，所述空闲窗口与所述处理器的所述空闲状态相关联。
CN200680021223XA 2005-06-16 2006-06-16 通过空闲同步降低计算系统功率 Active CN101198923B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/153,950 2005-06-16
US11/153,950 US7454632B2 (en) 2005-06-16 2005-06-16 Reducing computing system power through idle synchronization
PCT/US2006/023691 WO2006138687A2 (en) 2005-06-16 2006-06-16 Reducing computing system power through idle synchronization

Publications (2)

Publication Number Publication Date
CN101198923A CN101198923A (zh) 2008-06-11
CN101198923B true CN101198923B (zh) 2012-06-20

Family

ID=37398643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680021223XA Active CN101198923B (zh) 2005-06-16 2006-06-16 通过空闲同步降低计算系统功率

Country Status (6)

Country Link
US (1) US7454632B2 (zh)
EP (1) EP1891500B1 (zh)
JP (1) JP4660591B2 (zh)
CN (1) CN101198923B (zh)
TW (1) TWI330779B (zh)
WO (1) WO2006138687A2 (zh)

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060080461A1 (en) * 2004-06-02 2006-04-13 Wilcox Jeffrey R Packet exchange for controlling system power modes
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) * 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
JP4694333B2 (ja) * 2005-09-30 2011-06-08 株式会社日立製作所 計算機システム及びストレージ装置とシステム管理装置並びにディスク装置電源制御方法
TW200721013A (en) * 2005-11-25 2007-06-01 Via Tech Inc Power source management apparatus of multi-processor system and method thereof
US8799687B2 (en) 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
JP4715760B2 (ja) * 2006-07-28 2011-07-06 株式会社デンソー マイクロコンピュータ及び制御システム
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US20090150696A1 (en) * 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8615647B2 (en) * 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
US8090967B2 (en) * 2008-05-23 2012-01-03 Intel Corporation Power state transition initiation control of memory interconnect based on early warning signal, memory response time, and wakeup delay
US8612998B2 (en) 2010-09-23 2013-12-17 Intel Corporation Coordinating device and application break events for platform power saving
CN101782862B (zh) * 2009-01-16 2013-03-13 鸿富锦精密工业（深圳）有限公司 处理器分配控制系统及其控制方法
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US8245064B2 (en) * 2009-06-16 2012-08-14 Seagate Technology Llc Power conservation during a power mode transition
US20100332877A1 (en) * 2009-06-30 2010-12-30 Yarch Mark A Method and apparatus for reducing power consumption
US20110112798A1 (en) * 2009-11-06 2011-05-12 Alexander Branover Controlling performance/power by frequency control of the responding node
KR20110058575A (ko) * 2009-11-26 2011-06-01 삼성전자주식회사 데이터 프로세싱 시스템에서의 대역폭 동기화 회로 및 그에 따른 대역폭 동기화 방법
US9235251B2 (en) * 2010-01-11 2016-01-12 Qualcomm Incorporated Dynamic low power mode implementation for computing devices
US8504855B2 (en) 2010-01-11 2013-08-06 Qualcomm Incorporated Domain specific language, compiler and JIT for dynamic power management
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8188782B1 (en) * 2010-12-12 2012-05-29 Mediatek Inc. Clock system and method for compensating timing information of clock system
US9069555B2 (en) 2011-03-21 2015-06-30 Intel Corporation Managing power consumption in a multi-core processor
US8793515B2 (en) 2011-06-27 2014-07-29 Intel Corporation Increasing power efficiency of turbo mode operation in a processor
US9767056B2 (en) 2011-07-06 2017-09-19 Telefonaktiebolaget Lm Ericsson (Publ) Method for controlling transaction exchanges between two integrated circuits
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US8688883B2 (en) 2011-09-08 2014-04-01 Intel Corporation Increasing turbo mode residency of a processor
US8914650B2 (en) 2011-09-28 2014-12-16 Intel Corporation Dynamically adjusting power of non-core processor circuitry including buffer circuitry
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
CN103218032B (zh) 2011-11-29 2017-07-14 英特尔公司 利用相对能量损益平衡时间的功率管理
US8972763B2 (en) 2011-12-05 2015-03-03 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
US9239611B2 (en) 2011-12-05 2016-01-19 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including balancing power among multi-frequency domains of a processor based on efficiency rating scheme
US9052901B2 (en) 2011-12-14 2015-06-09 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including configurable maximum processor current
US9372524B2 (en) 2011-12-15 2016-06-21 Intel Corporation Dynamically modifying a power/performance tradeoff based on processor utilization
US9098261B2 (en) 2011-12-15 2015-08-04 Intel Corporation User level control of power management policies
WO2013137860A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically computing an electrical design point (edp) for a multicore processor
CN104169832B (zh) 2012-03-13 2017-04-19 英特尔公司 提供处理器的能源高效的超频操作
WO2013137862A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically controlling interconnect frequency in a processor
CN104204825B (zh) 2012-03-30 2017-06-27 英特尔公司 动态测量处理器中的功耗
WO2013162589A1 (en) 2012-04-27 2013-10-31 Intel Corporation Migrating tasks between asymmetric computing elements of a multi-core processor
US9311145B2 (en) * 2012-06-29 2016-04-12 Intel Corporation Using platform idle duration information to notify platform devices of upcoming active periods
US9015510B2 (en) 2012-06-29 2015-04-21 Intel Corporation Optimizing energy efficiency using device idle duration information and latency tolerance based on a pre-wake configuration of a platform associated to the device
US9063727B2 (en) 2012-08-31 2015-06-23 Intel Corporation Performing cross-domain thermal control in a processor
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9342122B2 (en) 2012-09-17 2016-05-17 Intel Corporation Distributing power to heterogeneous compute elements of a processor
US9423858B2 (en) 2012-09-27 2016-08-23 Intel Corporation Sharing power between domains in a processor package using encoded power consumption information from a second domain to calculate an available power budget for a first domain
US9575543B2 (en) 2012-11-27 2017-02-21 Intel Corporation Providing an inter-arrival access timer in a processor
US9183144B2 (en) 2012-12-14 2015-11-10 Intel Corporation Power gating a portion of a cache memory
US9405351B2 (en) 2012-12-17 2016-08-02 Intel Corporation Performing frequency coordination in a multiprocessor system
US9292468B2 (en) 2012-12-17 2016-03-22 Intel Corporation Performing frequency coordination in a multiprocessor system based on response timing optimization
US9075556B2 (en) 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
US9235252B2 (en) 2012-12-21 2016-01-12 Intel Corporation Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US9081577B2 (en) 2012-12-28 2015-07-14 Intel Corporation Independent control of processor core retention states
US9164565B2 (en) 2012-12-28 2015-10-20 Intel Corporation Apparatus and method to manage energy usage of a processor
US9335803B2 (en) 2013-02-15 2016-05-10 Intel Corporation Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
US9367114B2 (en) 2013-03-11 2016-06-14 Intel Corporation Controlling operating voltage of a processor
US9395784B2 (en) 2013-04-25 2016-07-19 Intel Corporation Independently controlling frequency of plurality of power domains in a processor system
US9377841B2 (en) 2013-05-08 2016-06-28 Intel Corporation Adaptively limiting a maximum operating frequency in a multicore processor
US9823719B2 (en) 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
US9471088B2 (en) 2013-06-25 2016-10-18 Intel Corporation Restricting clock signal delivery in a processor
US9348401B2 (en) 2013-06-25 2016-05-24 Intel Corporation Mapping a performance request to an operating frequency in a processor
US9348407B2 (en) 2013-06-27 2016-05-24 Intel Corporation Method and apparatus for atomic frequency and voltage changes
US9829949B2 (en) 2013-06-28 2017-11-28 Intel Corporation Adaptive interrupt coalescing for energy efficient mobile platforms
WO2014209400A1 (en) * 2013-06-28 2014-12-31 Intel Corporation Techniques and system for managing activity in multicomponent platform
US9377836B2 (en) 2013-07-26 2016-06-28 Intel Corporation Restricting clock signal delivery based on activity in a processor
US20160162421A1 (en) * 2013-08-07 2016-06-09 Xuhong Xiong Ltr/obff design scheme for ethernet adapter application
US9495001B2 (en) 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
US10386900B2 (en) 2013-09-24 2019-08-20 Intel Corporation Thread aware power management
US9405345B2 (en) 2013-09-27 2016-08-02 Intel Corporation Constraining processor operation based on power envelope information
US9594560B2 (en) 2013-09-27 2017-03-14 Intel Corporation Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain
US9494998B2 (en) * 2013-12-17 2016-11-15 Intel Corporation Rescheduling workloads to enforce and maintain a duty cycle
US9459689B2 (en) 2013-12-23 2016-10-04 Intel Corporation Dyanamically adapting a voltage of a clock generation circuit
US9323525B2 (en) 2014-02-26 2016-04-26 Intel Corporation Monitoring vector lane duty cycle for dynamic optimization
US9665153B2 (en) 2014-03-21 2017-05-30 Intel Corporation Selecting a low power state based on cache flush latency determination
US10108454B2 (en) 2014-03-21 2018-10-23 Intel Corporation Managing dynamic capacitance using code scheduling
US20150355942A1 (en) * 2014-06-04 2015-12-10 Texas Instruments Incorporated Energy-efficient real-time task scheduler
US9760158B2 (en) 2014-06-06 2017-09-12 Intel Corporation Forcing a processor into a low power state
US10417149B2 (en) * 2014-06-06 2019-09-17 Intel Corporation Self-aligning a processor duty cycle with interrupts
US9513689B2 (en) 2014-06-30 2016-12-06 Intel Corporation Controlling processor performance scaling based on context
US9606602B2 (en) 2014-06-30 2017-03-28 Intel Corporation Method and apparatus to prevent voltage droop in a computer
US9575537B2 (en) 2014-07-25 2017-02-21 Intel Corporation Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states
US9760136B2 (en) 2014-08-15 2017-09-12 Intel Corporation Controlling temperature of a system memory
US9671853B2 (en) 2014-09-12 2017-06-06 Intel Corporation Processor operating by selecting smaller of requested frequency and an energy performance gain (EPG) frequency
US10339023B2 (en) 2014-09-25 2019-07-02 Intel Corporation Cache-aware adaptive thread scheduling and migration
US9977477B2 (en) 2014-09-26 2018-05-22 Intel Corporation Adapting operating parameters of an input/output (IO) interface circuit of a processor
US9684360B2 (en) 2014-10-30 2017-06-20 Intel Corporation Dynamically controlling power management of an on-die memory of a processor
US9703358B2 (en) 2014-11-24 2017-07-11 Intel Corporation Controlling turbo mode frequency operation in a processor
US10048744B2 (en) 2014-11-26 2018-08-14 Intel Corporation Apparatus and method for thermal management in a multi-chip package
US20160147280A1 (en) 2014-11-26 2016-05-26 Tessil Thomas Controlling average power limits of a processor
US9710043B2 (en) 2014-11-26 2017-07-18 Intel Corporation Controlling a guaranteed frequency of a processor
US10877530B2 (en) 2014-12-23 2020-12-29 Intel Corporation Apparatus and method to provide a thermal parameter report for a multi-chip package
US20160224098A1 (en) 2015-01-30 2016-08-04 Alexander Gendler Communicating via a mailbox interface of a processor
US9639134B2 (en) 2015-02-05 2017-05-02 Intel Corporation Method and apparatus to provide telemetry data to a power controller of a processor
US20160239442A1 (en) * 2015-02-13 2016-08-18 Qualcomm Incorporated Scheduling volatile memory maintenance events in a multi-processor system
US10234930B2 (en) 2015-02-13 2019-03-19 Intel Corporation Performing power management in a multicore processor
US9910481B2 (en) 2015-02-13 2018-03-06 Intel Corporation Performing power management in a multicore processor
US9874922B2 (en) 2015-02-17 2018-01-23 Intel Corporation Performing dynamic power control of platform devices
US9842082B2 (en) 2015-02-27 2017-12-12 Intel Corporation Dynamically updating logical identifiers of cores of a processor
US9710054B2 (en) 2015-02-28 2017-07-18 Intel Corporation Programmable power management agent
US9760160B2 (en) 2015-05-27 2017-09-12 Intel Corporation Controlling performance states of processing engines of a processor
US9710041B2 (en) 2015-07-29 2017-07-18 Intel Corporation Masking a power state of a core of a processor
US10001822B2 (en) 2015-09-22 2018-06-19 Intel Corporation Integrating a power arbiter in a processor
US9983644B2 (en) 2015-11-10 2018-05-29 Intel Corporation Dynamically updating at least one power management operational parameter pertaining to a turbo mode of a processor for increased performance
US9910470B2 (en) 2015-12-16 2018-03-06 Intel Corporation Controlling telemetry data communication in a processor
US10146286B2 (en) 2016-01-14 2018-12-04 Intel Corporation Dynamically updating a power management policy of a processor
US10530560B2 (en) * 2016-06-20 2020-01-07 Nxp B.V. Integrated circuit and method for processing synchronized network frames using a hardware synchronization circuit
US10289188B2 (en) 2016-06-21 2019-05-14 Intel Corporation Processor having concurrent core and fabric exit from a low power state
US10324519B2 (en) 2016-06-23 2019-06-18 Intel Corporation Controlling forced idle state operation in a processor
US10281975B2 (en) 2016-06-23 2019-05-07 Intel Corporation Processor having accelerated user responsiveness in constrained environment
US10379596B2 (en) 2016-08-03 2019-08-13 Intel Corporation Providing an interface for demotion control information in a processor
US10423206B2 (en) 2016-08-31 2019-09-24 Intel Corporation Processor to pre-empt voltage ramps for exit latency reductions
US10234920B2 (en) 2016-08-31 2019-03-19 Intel Corporation Controlling current consumption of a processor based at least in part on platform capacitance
US10379904B2 (en) 2016-08-31 2019-08-13 Intel Corporation Controlling a performance state of a processor using a combination of package and thread hint information
US10168758B2 (en) 2016-09-29 2019-01-01 Intel Corporation Techniques to enable communication between a processor and voltage regulator
US10216256B2 (en) 2016-10-03 2019-02-26 Microsoft Technology Licensing, Llc Power conservation of computing components using forced idle state
US10429919B2 (en) 2017-06-28 2019-10-01 Intel Corporation System, apparatus and method for loose lock-step redundancy power management
US11593544B2 (en) 2017-08-23 2023-02-28 Intel Corporation System, apparatus and method for adaptive operating voltage in a field programmable gate array (FPGA)
US10572168B2 (en) 2017-11-16 2020-02-25 International Business Machines Corporation DRAM bank activation management
US10620266B2 (en) 2017-11-29 2020-04-14 Intel Corporation System, apparatus and method for in-field self testing in a diagnostic sleep state
US10620682B2 (en) 2017-12-21 2020-04-14 Intel Corporation System, apparatus and method for processor-external override of hardware performance state control of a processor
US10620969B2 (en) 2018-03-27 2020-04-14 Intel Corporation System, apparatus and method for providing hardware feedback information in a processor
US10739844B2 (en) 2018-05-02 2020-08-11 Intel Corporation System, apparatus and method for optimized throttling of a processor
US10955899B2 (en) 2018-06-20 2021-03-23 Intel Corporation System, apparatus and method for responsive autonomous hardware performance state control of a processor
US10976801B2 (en) 2018-09-20 2021-04-13 Intel Corporation System, apparatus and method for power budget distribution for a plurality of virtual machines to execute on a processor
US10860083B2 (en) 2018-09-26 2020-12-08 Intel Corporation System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
US11656676B2 (en) 2018-12-12 2023-05-23 Intel Corporation System, apparatus and method for dynamic thermal distribution of a system on chip
US11256657B2 (en) 2019-03-26 2022-02-22 Intel Corporation System, apparatus and method for adaptive interconnect routing
US11442529B2 (en) 2019-05-15 2022-09-13 Intel Corporation System, apparatus and method for dynamically controlling current consumption of processing circuits of a processor
US11567527B2 (en) 2019-07-23 2023-01-31 Texas Instruments Incorporated Preemptive wakeup circuit for wakeup from low power modes
US11698812B2 (en) 2019-08-29 2023-07-11 Intel Corporation System, apparatus and method for providing hardware state feedback to an operating system in a heterogeneous processor
US11366506B2 (en) 2019-11-22 2022-06-21 Intel Corporation System, apparatus and method for globally aware reactive local power control in a processor
US11132201B2 (en) 2019-12-23 2021-09-28 Intel Corporation System, apparatus and method for dynamic pipeline stage control of data path dominant circuitry of an integrated circuit
US11921564B2 (en) 2022-02-28 2024-03-05 Intel Corporation Saving and restoring configuration and status information with reduced latency

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754869A (en) * 1994-10-04 1998-05-19 Intel Corporation Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979325A (ja) * 1982-10-29 1984-05-08 Nec Home Electronics Ltd コンピユ−タの消費電力低減回路
JPH04311230A (ja) * 1991-04-10 1992-11-04 Ricoh Co Ltd Ｃｐｕアイドル状態検出装置
JPH07295694A (ja) * 1994-04-25 1995-11-10 Matsushita Electric Ind Co Ltd 演算処理装置の省電力方法
US6092209A (en) * 1994-10-04 2000-07-18 Intel Corporation Method and apparatus for managing power consumption of peripheral devices of personal computers
US5752050A (en) * 1994-10-04 1998-05-12 Intel Corporation Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator
TW509843B (en) * 1998-07-24 2002-11-11 Mitac Technology Corp Control method and system for dynamically adjusting processor
JP2001109538A (ja) * 1999-10-08 2001-04-20 Nec Eng Ltd パワーマネジメントシステム
US20030163745A1 (en) * 2002-02-27 2003-08-28 Kardach James P. Method to reduce power in a computer system with bus master devices
US7197654B2 (en) * 2002-04-11 2007-03-27 International Business Machines Corporation Method and apparatus for managing low power processor states
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754869A (en) * 1994-10-04 1998-05-19 Intel Corporation Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers

Also Published As

Publication number Publication date
EP1891500A2 (en) 2008-02-27
JP4660591B2 (ja) 2011-03-30
TWI330779B (en) 2010-09-21
WO2006138687A2 (en) 2006-12-28
JP2008544736A (ja) 2008-12-04
CN101198923A (zh) 2008-06-11
US20060288240A1 (en) 2006-12-21
EP1891500B1 (en) 2015-06-03
US7454632B2 (en) 2008-11-18
TW200722973A (en) 2007-06-16
WO2006138687A3 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
CN101198923B (zh) 通过空闲同步降低计算系统功率
EP1099167B1 (en) Method and apparatus for power mode transition in a multi-thread processor
US7194644B2 (en) System and method for operating a microprocessor in a low power mode by providing a wakeup clock to the microprocessor
US8762692B2 (en) Single instruction for specifying and saving a subset of registers, specifying a pointer to a work-monitoring function to be executed after waking, and entering a low-power mode
TWI516909B (zh) 包括在裝置中自主的硬體式深度省電之能源效率及能源節約的方法、設備及系統
US20070005995A1 (en) Power management system for computing platform
CN103765409A (zh) 有功率效率的处理器体系结构
WO2007056705A2 (en) Adaptive real-time methodology for optimizing energy-efficient computing
CN101689072A (zh) 集成的唤醒/正唤起的电源管理系统
MX2012011619A (es) Transiciones de estado de rendimiento automatico de hardware en el sistema en eventos de reposo y activacion del procesador.
CN102385531B (zh) 定时器管理装置与方法
Brakmo et al. μSleep: a technique for reducing energy consumption in handheld devices
CN102289279A (zh) 一种基于rtc时钟中断的设备管理方法及装置
CN101907918A (zh) 节省待机/关机状态功率消耗的计算机系统及其相关方法
TW201445303A (zh) 嵌入式控制器及其省電控制方法
CN102929381B (zh) 电子系统及其电源管理方法
CN111221402A (zh) 多层低功率状态
US5784627A (en) Integrated timer for power management and watchdog functions
WO2021137982A1 (en) Long-idle state system and method
Weng et al. A survey of dynamic power optimization techniques
US20110252245A1 (en) Power scaling module and power scaling unit of an electronic system
CN102572592B (zh) 基于系统动态时钟管理的机顶盒待机控制方法
US20230315188A1 (en) Using a hardware-based controller for power state management
JP3860467B2 (ja) コンピュータ用の電力節約方法およびシステム
Jing-Jing et al. System-level power management for low-power SOC design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant