TWI327416B

TWI327416B - Cascode low noise amplifier with a source coupled active inductor

Info

Publication number: TWI327416B
Application number: TW095139780A
Authority: TW
Inventors: Jeng Gong; I Lun Huang
Original assignee: Nat Univ Tsing Hua
Priority date: 2006-10-27
Filing date: 2006-10-27
Publication date: 2010-07-11
Also published as: TW200820600A; US20080111632A1; US7714663B2

Description

1327416 九、發明說明：【發明所屬之技術領域】本發明係有關一種低雜訊放大器（Low Noise - Amplifier; LNA)，特別是關於一種使用主動電感（active inductor)的疊接（cascode)低雜訊放大器。【先前技術】 φ 近來，無線通訊的應用快速普及，手機、無線網路及衛星電話等已廣泛應用在社會大眾的生活中，因此，通訊需求大量增加，國際市場上競爭激烈。為了讓廠商在設計上有一套可以依循的技術標準，電機電子工程師協會(The Institute of Electrical and Electronics Engineers; IEEE)於 1997年提出IEEE 802.11規格，定義了實體層（physical layer; PHY layer)及媒體存取控制層（Media Access Control layer; MAC layer)，以及定義射頻（Radio Frequency; RF)頻 • 段為2.4 GHz，在此一頻段中，提供了最大為2 Mbps的資料傳輸速度。而後，規格802.11a將目標著眼於工業、科學及醫藥（Industry, Science and Medicine; ISM)頻段 5 GHz (5.15〜5.35 GHz、5.725〜5.8252 GHz)，其資料傳輸速度已經達到20〜54 Mbps。802.11b則延續已經存在的2.4 GHz * 實體層。在通訊裝置中，體積縮小、成本降低、功率消耗限制及晶片績效是主要晶片發展的幾個重要因素。過去因為矽元件受制於低電子漂移率（drift mobility) ’無法有效提昇傳 5 1327416 輸頻率，因此，前端射頻電路多以砷化鎵（GaAs)電晶體製程來實現。然而近年來，因為新製程技術的開發使得互補金氧半（Complementary Metal-Oxide-Semiconductor; CMOS)元件的尺寸大幅縮小，因此逐漸提昇CMOS電路的操作頻率。如今，CMOS製程已經具備低功率、高集積度與低成本的優勢，成為積體電路設計廠商角逐競爭的重要推手。圖1顯示一個射頻接收系統100的方塊圖，射頻信號經天線102接收及低雜訊放大器104放大後，被正交混頻器106及108與來自局部振盪器110的振盪信號混頻，解調出所要頻段的信號經可變增益放大器112及114放大，再經低通濾波器116及118濾波以及類比數位轉換器120 及122轉換為類比信號。在此系統1 〇〇中，前端的低雜訊放大器104是整個射頻接收系統1〇〇的雜訊性能的重要指標。從雜訊係數(Noise Figure; NF)和線性度的角度來看，低雜訊放大益104是射頻系統100中最苛求的元件。低雜訊放大器可以分為共閘極（common gate)架構和疊接架構。圖2係一個習知的疊接低雜訊放大器200，包括一對疊接的電晶體202和204，輸出端電晶體202的汲極D耦合負載電感L1’閘極耦合偏壓Vb，輸入端電晶體 204的閘極耦合輸入端電感L2，源極s耦合退化電感L3 低雜訊放大器200的輸入戒為Vin，輸出信號v〇ut從電晶體202的汲極D引出。為了將低雜訊放大器2〇〇的所有元件整合在單一晶片上，電感LI、L2及L3係使用晶片 6 1327416 &螺灰電感（0n-chip spiral inductor)。不過，晶片型螺旋電感要求相當大的矽晶片面積，而且品質因子（quality factor) Q文到限制’在應用上不切實際。此外，晶片型螺旋電感 - 的氣作麻煩’製造成本也比較高，而且電感值的大小不易 - 制已見有人提議使用微機電系統（Micro

EleetroWechanical System; MEMS)及其他材料來改善晶片型螺旋電感的問題，不過其縮減晶片面積的效果不大， • 而且増加的光罩數量的成本與元件脆弱的特性使得產品的成本仍然無法降低。為了降低成本，節省面積的電路設計是必要的。主動電感係以主動元件組成的電路來執行電感的功能°例如在頒發給Cove的美國專利第6,784,749號中，主動電感被運用在限制放大器（limiting amplifier)的輸出端 ’以改善其頻寬與縮小電路尺寸。主動電感的優點之一，是可以做得比被動電感小，如果用來取代晶片型螺旋電感 _ ，將可以縮小電路的面積。主動電感的另一項優點是可調的，因此開啟了可規劃性（programmability)的途徑，如果應用在低雜訊放大器電路中，有可能藉以達成具有可規劃中心頻率的放大器。不過主動電感並非沒有缺點，特別是它帶來較大的雜訊，因此只能應用在低頻電路中，不適合高頻的應用。Ko等人在美國專利第6,028,496號中提出一種高Q值的射頻主動電感，係以矽或砷化鎵的場效電晶體 (Field Effect Transistor; FET)來實現，而頒發給 Red〇ute 等人的美國專利第7,068，130號則是將其加以改良，不需要 7 1327416 獨立的直流電源提供偏壓。射頻通訊系統持續成長的市場驅使人們致力於以 CMOS技術實現射頻元件。將CMOS主動電感運用在射頻 ' 電路中’是一個有發展性的提議。使用射頻的主動電感， - 除了在晶片上的面積大幅度縮小之外，在廉價的同時也兼 • 顧到電路的適應性，例如利用電流源來控制增益的大小，以及適應操作溫度來改善晶片性能，更重要地，是可以掌 φ 握和控制電感值的大小，得到期望的目標效能，甚至主動電感可以輕易得到高Q值。Carreto-Castro等人在「RF Low-Noise Amplifiers in BiCMOS Technologies (IEEE Trans, on Cicuits and Systems, pp. 974-977, vol. 46, Issue: 7 ，July 1999)」中使用BiCMOS技術來達成主動電感應用於射頻低雜訊放大器，期望能使雜訊係數(Noise Figure; NF) 降低’但是實驗數據上顯示效果仍然有限，只可使用在1 GHz，而且NF只能達到3.4 dB，更無庸說BiCMOS製造籲成本很高，想要採用主動電感來達到節省成本的方式有疑慮，績效也不夠好。Zhuo等人在「Programmable Low Noise Amplifier with Active-Inductor Load (Proceedings of the 1998 IEEE International Symposium on Circuits and Systems, vol. 4, pp. 365-368，1998)」中提出一種共閘極的 CMOS低雜訊放大器，係以主動電感取代原本的晶片型螺旋電感負載，對於1 GHz的中心頻率可以有不錯的調整範圍。不過以主動電感取代輸出端旁通位置上的負載電感產生的雜訊影響較大，所以也只能應用在較低頻電路上。 8 1327416 因此，一種使用主動電感且能降低NF的低雜訊放大器，乃為所冀。【發明内容】：本發明的目的之一，在於提出一種使用主動電感的疊 * 接低雜訊放大器。本發明的目的之一，在於縮小低雜訊放大器的尺寸。 φ 本發明的目的之一，在於減少射頻低雜訊放大器的 NF。本發明的目的之一，在於增加低雜訊放大器的高頻增益。根據本發明，一種低雜訊放大器包括一對疊接的電晶體，其中的輸入端電晶體的源極耦合一主動電感。該低雜訊放大等效為二個串聯的電流源*該主動電感引入轉導使得該低雜訊放大器的NF減少且增益增加。由於係以主鲁動電感取代晶片型螺旋電感，因此縮小該低雜訊放大器的尺寸。該主動電感亦可提供輸入端阻抗匹配。【實施方式】圖3係根據本發明的一個疊接低雜訊放大器300，包括一對疊接的電晶體302與304,負載電感L1耦合至電晶體302的汲極D，電晶體302的汲極D同時也是導出輸出信號Vout的輸出端，電晶體302的閘極耦合偏壓Vbl，輸入信號Vin經輸入端電感L2耦合至電晶體304的閘極， 9 1327416 電晶體304的源極S耦合主動電感306，從輸入端vin看進去的輸入阻抗為Zinl。較佳者，元件302、304和306 製作在同一晶片上。電感L1和L2可以個別或全部採用外 - 接式繞線電感、晶片型螺旋電感或主動電感。如果電感L1 -· 使用晶片型螺旋電感或主動電感’則可以和元件302、304 - 及306整合在同一晶片上。電感L2也是相同的情況。在此實施例中，信號路徑係從輸入端Vin經電感L2及電晶鲁體304與302到輸出端Vout，主動電感306不在此信號路徑上，因此從主動電感306衍生的雜訊影響較小’如果電感L1也使用主動電感，因為直接耦合在輸出端Vout的緣故，可能產生較大的雜訊影響。在其他實施例中’亦可使用電阻、電晶體或其他電子器件取代電感L1作為負載。圖4及圖5分別顯示典塑的疊接主動電感（cascode active inductor) 400 及調節疊接主動電感（regulated cascode active inductor) 500，二者從端點 Vh 看進去’皆 • 等效於一個電感L。圖4的疊接主動電感400包括疊接的電晶體402與404，電晶體402的汲極耦合電晶體406的閘極及電流源408，電晶體402的閘極耦合偏壓Vba ’電 _ 晶體404的閘極、電晶體406的源極及電流源410皆耦合至端點Vh。在圖5的調節疊接主動電感500中，包括圖4 的疊接主動電感400的電路，但是電晶體402的閘極偏壓係由串聯的電晶體502和電流源504電路提供。如同 Thanachayanont 和 Payne 二人在「VHF CMOS integrated active inductor (Electronics Letters, vol. 32, pp. 999-1000, 1327416

May 1996)」中所描述的，圖4及圖5的主動電感400及 500藉由疊接和調節疊接的技術減少節點vi處的輸出電導（output conductance) ’因而降低該等電路中的電感損失 (inductor loss) ° •‘ 圖6顯示一個疊接低雜訊放大器600的實施例，其係將圖5的調節疊接主動電感5〇〇應用在圖3的主動電感306 中’且圖5中的電流源410是由電晶體602及604所組成 φ 的電流鏡提供。在此電流鏡中，偏壓電晶體602的汲極和閘極耦合偏壓Vb2，鏡射電晶體604的汲極為電流鏡的輸出端且耦合至電晶體304的源極S。在此主動電感306中 ’電晶體406與電流源408和504的電源端皆耦合至偏壓 Vb3。電流源408和504可以使用電流鏡，使用電流鏡作為電流源是習知技術。由於此主動電感306係耦合在電晶體304的源極S上，並非在信號傳輸路徑上，因此，從主動電感306引入的雜訊影響小。此電路3〇〇設計為僅有一 _ 個電晶體604與電晶體3〇2和3〇4疊接，電源VDD的大小只要足夠支撐電晶體3〇2、304及604的偏壓在正常的工作點即可，因此也極適合應用在低工作電壓的場合中， - 例如手機、個人數位助理、筆記型電腦及其他使用電池供應電源的可攜式裝置。在其他較高工作電壓的實施例中，也可以把其他不同電路組成的主動電感直接疊接在電晶體304的源極S與接地端GND之間。由於主動電感306 係由主動元件構成，因此可以使用標準的半導體製程製作，例如標準的CMOS製程❶在一較佳實施例中，電晶體 1327416 302和304以及主動電感306全部使用MOS元件，因此可以使用標準的CM〇S製程製作在同一晶片上。使用標準的 CM0S製程製作電晶體3〇2和304以及主動電感306的另一項優點是’可以將這些電路與裝置中的其他電路整合在 • 同一晶片上’因此可以減少裝置中的晶片數量，同時又降 • 低成本。主動電感306的另一項優點係其參數是可調的，因此低雜訊放大器600也是可調的。在一較佳實施例中， • 主動電感306的電感值約在〇.5〜5nH，低雜訊放大器600 的操作頻率為5.7 GHz。如果要讓主動電感306操作於更高頻，可以使用更先進的製程。如圖7所示’在一實施例中，電感L1和L2皆使用晶片型螺旋電感，和電晶體302與304以及主動電感306整合在同一晶片上。此圖中同時也顯示出，晶片型螺旋電感 L1及L2㈣相當大的晶片面積，而由絲元件構成的主動電感306佔用的晶片面積較小，因此縮小了低雜訊放大 •器600的整體尺寸。使用主動電感3〇6的另一項優點其電路組成元㈣製作較簡單、容m製造成本較低〇現在說明圖3的低雜訊放大器綱的電係MOS電晶體的小信號模型，i 、圖生雷衮，雷容Cgd县Μ* ，、下電备Cgs疋閘源極寄電電g K閘沒極寄生電容，㈣是的轉導，，是M〇S電晶體的閉源極壓差，電:電：體道電阻，Zin2係從源極s看進疋通放大器的NF。如圖9所干，百先解說低雜訊所不，疋義電流⑻及Id2為圖2的 1327416 低雜訊放大器200中電晶體202及204的雜訊電流，並以 Zs表示輸入端阻抗。由於電晶體202沒有米勒（Miller)效應，故可得到低雜訊放大器200的小訊號電壓增益

Av = Vout/Vin 1 =—S-gS2 + ?m2) —· [(-gm2) · Zin2] · [gml · (sLl)] (公式 1)

Zs +- s(Cgs2 + Cm2) 其中，gml為電晶體202的轉導，gm2為電晶體204的轉導，Cm2為電晶體204在其閘極的米勒效應，Cgs2為電晶體204的閘源極寄生電容。參照圖10，定義對雜訊電流 Id2的轉阻

Rm2=Vout/Id2=(gm 1 · sL 1 )/(gm 1 +sCgs 1) (公式 2) • 其中，Cgsl係電晶體202的閘源極寄生電容。如此可將雜訊電流Id2轉換成疊加結果的戴維寧等效電位ΫΕ5。定義對雜訊電流Idl的轉阻

Rm 1 =Vout/Id 1 =(-sCgs 1 · sL 1 )/(sCgs 1 +gm 1)(公式 3) 參考 Gonzalez 的「Microwave transistor amplifiers: analysis and design (Prentice Hall)」、Lee 的「The Design of CMOS Radio-Frequency Integrated Circuits (Cambridge University 13 1327416

Press, 1998)以及 Sodini 等人的「The effect of high fields on MOS device and circuit performance (IEEE Transactions on Electron. Devices, Vol. ED-31, No. 10，OCT，1984)」，可從公式1、公式2及公式3約略計算出疊接低雜訊放大器200 輸出端Vout的等效雜訊指數 NF = 1 + [V2ng2 + ( I2d2 I2dl χ G)2C2gs2 g2m2 g2m2xg2ml

o2(Cgs2 + Cm2)2 ·

Zs jo(Cgs2 + Cm2) ]/V2ns2 (公式4) 其中，ω為角頻率，Vng2及Vns2為從電晶體204轉換出的閘極與源極處的戴維寧等效電位。公式4顯示出增加 gml及gm2或減少阻抗Zs可以減少NF。根據Sodini等人的「The effect of high fields on MOS device and circuit performance (IEEE Transactions on Electron. Devices, Vol. • ED-31，No. 10, OCT，1984)」，短通道MOS電晶體的飽和電流

Idd~W · Cox · (Vgs-Vth) · Vsat (公式 5) 其中，W為電晶體的通道寬度，Cox為閘極氧化層的電容值，Vth為電晶體的臨界電壓，Vsat為閘源極的飽和電壓 ;短通道MOS電晶體的轉導 1327416 gm= 3Idd/3Vgs=K . W . Cox . Vsat (公式 6) 其中，K為介於0與1之間的常數。從公式6顯示出，習知的低雜訊放大器200可以藉由加大電晶體204的通道寬度W2來增加轉導gm2。雖然增加通道寬度也會使電容 Cgs2變大，但是，參照公式4，Cgs2對雜訊的貢獻也將因分母gm2的增加而消去，使得NF減少。然而，增加電晶體的通道寬度W2將使電流Idd跟著變大而消耗更多的功率。如圖11所示，根據圖8的MOS電晶體的小信號模型，圖2的習知低雜訊放大器200可以等效視為兩個串聯的電流源206及208。假設其上通過的電流為Idd，則電晶體 202的轉導 gml=5Idd/5Vgsl 5 (公式 7) • 其中Vgsl為電晶體202的閘源極壓差；電晶體204的轉導 gm2=^Idd/0Vgs2 > (公式 8) 其中Vgs2為電晶體204的閘源極壓差。圖12係主動電感的小信號等效電路，其包括電流源308與可變等效電感 Leq、串聯等效電阻Req、寄生並聯電阻Rp以及寄生並聯電容Cp，根據圖8及圖12的小信號模型，圖3的低雜訊 15 1327416 放大器300可以等效視為三個串聯的電流源310、312及 314，如圖13所示。假設其上通過的電流為Idd，則電晶體302的轉導 g’ml=5Idd/3V’gsl，（公式 9) 其中V’gsl係電晶體302的閘源極壓差；電晶體304的轉導 g’m2=3Idd/0V’gs2，（公式 10) 其中V’gs2係電晶體304的閘源極壓差。由於圖13中的電路比圖11中的電路增加了主動電感306的轉導gm3，如果要維持相同的電流Idd ’電晶體302及304的問源極壓差V’gsl及V’gs2將分別小於電晶體202及204的閘源 • 極壓差Vgsl及Vgs2,因此電晶體302及304的轉導g’ml 及g’m2分別大於電晶體202及204的轉導gml及gm2。由公式4可知，當疊接低雜訊放大器的兩個疊接電晶體之轉導增加時，將使得電路的NF減少，因此低雜訊放大器 300具有較低的NF。又因為電晶體302及304的轉導g’ml 及g’m2較大的緣故，低雜訊放大器300也具有較大的增益。如圖14所示，主動電感306除了可以提供適應性的電感功能，也可以當作輸入端阻抗匹配。為了達成良好的 1327416 匹配，主動電感306可設計成可調式的。參照圖9，當電晶體204的通道寬度W2增加時，其閘源極寄生電容Cgs2 也跟著增加，故必須增加抵消Cgs2的電感性成份，因此習知技術在增加電晶體204的通道寬度W2時，同時也加大輸入阻抗Zs。再由公式4可看出，阻抗Zs對低雜訊放大器200有雜訊貢獻，因此，加大阻抗Zs會導致雜訊變大。參照圖14，如果要提供相同的輸入端電感性，可以減少阻抗Zs的大小，而由主動電感306增加電感成份，因此較節省晶片面積成本。

17 【圖式簡單說明】圖1係習知的射頻接收系統的方塊圖；圖2係習知的疊接低雜訊放大器；圖3係本發明的疊接低雜訊放大器；圖4係疊接主動電感；圖5係調節疊接主動電感；圖6係本發明的疊接低雜訊放大器；圖7係圖6的低雜訊放大器在晶片上的佈局圖；圖8係MOS電晶體的小信號模型；圖9係圖2的低雜訊放大器在考慮雜訊時的等效電路圖10係圖2的低雜訊放大器在計算轉阻時的等效電圖11係圖2的低雜訊放大器的二電晶體被視為電流源時的等效電路；圖12係圖3中主動電感的小信號模型；視為三個串聯電流源圖3的低雜訊放大器圖13係將圖3的低雜訊放大器時的等效電路；以及圖14係用來說明主動電感做為的輸入端阻抗匹配。【主要元件符號說明】 100 射頻接收系統 102 天線 1327416 104 低雜訊放大器 106 正交混頻器 108 正交混頻器 110 局部振盪器 112 可變增益放大器 114 可變增益放大器 116 低通濾波器 118 低通濾波器 120 類比數位轉換器 122 類比數位轉換器 200 疊接低雜訊放大器 202 電晶體 204 電晶體 206 電流源 208 電流源

300 疊接低雜訊放大器 302 電晶體 304 電晶體 306 主動電感 308 電流源 310 電流源 312 電流源 314 電流源 400 疊接主動電感 1327416 402 電晶體 404 電晶體 406 電晶體 408 電流源 410 電流源 500 調節疊接主動電感 502 電晶體 504 電流源 602 電晶體 604 電晶體 20

Claims

1J27416

十、申請專利範圍：種主動電感輕合式疊接低雜訊放大器，包括. 一主動電感；以及對邊接的電晶體，其中的第—電晶體具有—源極叙合至該主動電感，以及—閘極接受-輸入信號，其中的第-電晶體具有-汲極供輕合_負载，以及導出一輸出信號；

'、中'^麵感包括—疊接主動電感’該疊接主動電感包括一電流鏡與該對疊接的電晶體串聯。如吻求項1之低雜訊放大器，其中該疊接主動電感包括一調節疊接主動電感。 3·如°月求項1之低雜訊放大器，其中該主動電感及該對疊接的電晶體係製作在同一晶片上。 4.如喷求項3之低雜訊放大器，其中該主動電感及該對疊接的電晶體係以CMOS製程製作。 5·如請求項1之低雜訊放大器，其中該主動電感提供該低雜訊放大器一阻抗匹配功能。 6. —種主動電感耦合式疊接低雜訊放大器，包括：一對疊接的電晶體，等效於二個串聯的電流源，其中的第一電晶體具有一第一轉導，第二電晶體具有一第二轉導；以及一主動電感連接該第二電晶體的源極，等效於一第三電流源與該二電流源串聯，該第三電流源具有一第三轉導； 21 13-27416 其中，該主動電感包括一疊接主動電感，該疊接主動電感包括一電流鏡與該對豐接的電晶體串聯。

22