TWI327008B - Delta-sigma modulated fractional-n pll frequency synthesizer - Google Patents
Delta-sigma modulated fractional-n pll frequency synthesizer Download PDFInfo
- Publication number
- TWI327008B TWI327008B TW95134314A TW95134314A TWI327008B TW I327008 B TWI327008 B TW I327008B TW 95134314 A TW95134314 A TW 95134314A TW 95134314 A TW95134314 A TW 95134314A TW I327008 B TWI327008 B TW I327008B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- output
- signal
- frequency
- input
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1327008 九、發明說明: 【發明所屬之技術領域】 本發明是有關於 廳杨)所實現具有分數馬調變器(犯
Loot),PI η頫盎入忐口口 滅相迴路(Phase Locked ' 态,且特別是有關於直接取代除頻 器(Divider)並以戴而塔-辛格馬 弋'于、頻
的鎖相迴路解合·。馬鐵輯實現具有分數n 【先前技術】 - 由於通信系統(Communication System ),例如手持式 . 冑話⑽統的快速發展,具有較高解解析度(加quency
Resolm腿)U及較快頻率切換日㈣
Tune)的鮮合成妓_技術研發人員嘗試著想要開發 • 的疋件。然而,上述的要求是很難達成的。 請參照第-圖,其所繪示為習知具有整數(㈣㈣)N 的鎖相迴路頻率合成器。該鎖相迴路100包括相位頻率偵 刿器(Phase Frequency Detector) 10、電荷幫浦(Charge PUmP) 2〇、迴路遽波器(Loop Filter) 30、電壓控制震盪 益(Voltage Controlled Oscillator) 40 與除頻器(Divider) 5〇。其中,具有一參考頻率Fref的參考信號例如由一參考 . 震盪裔(Reference Oscillator,未示出)所產生,並且,參 考L號與一除頻信號(Frequency divided signal)同時輸入 6 該相位頻率偵測器10。該相位頻率偵測器10可偵測該參 考信號與該除頻信號之間的相位與頻率的差異,之後广多 ^ (Phase Difference Signal) Ϊ ==著’電荷幫浦w根據m目位差信號的大 關 二=位差信號的-輸出電流至該迴路遽波器3G =關 该迴路瀘、波器30平緩(S觸th) 、,接者 —電愿和击W+ 出电々IL ’亚轉換為 1控_叙__制震盪器· 除以整數的N倍後產生:除頻;接收輸咖^ 伯測器1 ’故此鎖相迴路頻率j用入至該相位頻率 很明顯地,由於N為敕口成為可獲得F-=卿时。 (Fvc。)必定是參考頻 所以輸出信號的>1控頻率 數1^的鎖相迴路頻率合 整數倍’因此,習知整 最近幾年,分數頻率解析度較低。 由於N為分數,使得輪出广k頻率合成器已經出現。 頻率的分數倍,因此,八。就的壓控頻率(Fvc。)為參考 的頻率解析度較高。力的鎖相迴路解合成器輸出 請參考第二圖,其 _ 路頻率合成器。第二圖與=為習知具有分數N的鎖相迴 (Divider) 55的整數n曰。圖的差異在於多整數除頻器 較複雜。而多整數除頻=可以變動的,電路硬體設計也比 70所提供的一第—整數 的整數Ν是受控於一暫存器 下簡稱ΔΣ調變器)6 从及戴而塔-辛格馬調變器(以 '、的第二整數。由第二圖可 1327008 :,△山Σ調變器60具有一時脈輸入端以及一第— :二二ΔΣ调變器6〇的時脈輸入端連接至多整數除: :55的輸出端且ΔΣ f周變器6〇的輸出端則連接至—力、= 器65。再者,暫存哭π处+ σ法 山、心 儲存—整數Α,該暫翻7〇輪屮 ‘連接至該加法器65,而除顧⑽此)的整數N 據該加法器65的輪出值來變化。 疋裉 第三⑻圖,其所繪示為以數位式疊加器(Di it Accumulator)貝現的一階(柯如〇伽)調變器。 來說’此疊加器62的大小咖)為d位元(dblts)^ 有-時脈輸入端、—第—輸人端(χ)、―第二輪人端^ 出端(Χ+γ)、以及一溢位(Ον—·)輸出端(〇)。 ’第-輸入端(χ)可以輸入一第一數值 _ 輸入端(Υ)與加婢輪 矛一 端(〇)則可視( 溢位輸出 為例、視為一階ΔΣ調變器的輸出端。以n=5、d=4 14 ——-— 3 8 13 2 7 12 1 5 11 0 5 10 15 4 0 1 0 0 1 0 0 1 0 0 丄 0 0 0 1 端^據表一可以得知,加總輸出端(Χ+Υ)與溢位輸出 生相π的輸出值會以每16個時脈為—個週期,並重複產 生相同的輸出值。再者,平均每關時脈,溢位輸出端ί 表一 (Χ+Υ) 5 10 15 4 9 (〇) 0 0 0 1 —----. 0 8 :,(丁_次。同理,當第一數值(n)改為9時, =表千均母個時脈,溢位輪出端會被觸發9次。因此 f 一數值(n)即代表平均每16個時脈,溢位輸出端古 ^的次數。而16個時脈的重複週較由疊加器的大^ f疋’由於㈣因此24代表16個時脈。因此,當疊加哭 ^大小為dM且第-數值為—,代表2d個時脈,二 位輸出端會被觸發η次,且加鲍 m 出端(0)的輸出值合以每^ ^ 溢位輸 θ以母2個時脈為一個週期重複產生 的輸出值。而第三⑻圖的—階ΔΣ調變器也可以用離 放時間(DlSCrete Tlme)函數來表示,如第三⑻圖所示。 如圖所示,當疊加H產生溢位時由於數值已經超駐大小 (㈤)所能表示的數值,因此比㈣64會輸出“Γ, =器尚未產生溢位時由於數值未超過其大小 斤月j不的數值,因此比較器64會輸$ “〇,,,也就 7^hTel)係以疊加器所能表示的最大數值為臨限值 (Threshold)進行比較。 限值 s月再參考第二圖,由於調哭 數除頻器55的輸出來決定的。因此整 —5為例,每16個時脈 大小 ⑼會被觸發5二欠。也就是說,6〇溢位輸出端 輸出端(〇)未被觸發時,多整數6:::中反當溢位 發時,多整數除頻器二此當 十叼术。兄Fw= ( A+5/16)吓 口此 整數(分數,—非 田Δλ调變态的大小 叫7008 八 輸入的數值為η ’會使得n==a 刀數N的鎖相迴路頻 ,因此,具有 由於笛一回成即可破實現。 ;—圖所綠示具有分數^的 必須提供從調變器60搭配暫存器7〇、=路頻率合成器 :除頻器55。然而,上述的電路由於連::控制該多整 成電路的設魏_。且·第―_雜,會造
::不需被其他電路所控制,因此,第:圖=_器 二如5。的電路設計會較第二圖多 _早-整數 間單。因此,如何改進上述缺失,;二員器55單純且 分數N的鎖相迴路 °又冲,,,。構簡單的具有 羊口成裔則為本發明最主要的目的。 【發明内容】
成器,心奸ΓΓ韻—具有分數__迴路頻率A 因:得電路設計更簡:: 成器’包括:-相位精•刀數N的鎖相迴路頻率合 的—參考信號盘一可接收具有一參考頻率 該溢位輪崎之間的二相參考信號與 位差信號;-電荷幫浦,用以接收=的差異後輸出-相 相位差信號的大小產生相關 4目位聽號並根據該 流;-迴路滤波器,用以接收^差信號的一輸出電 流後轉換並輸出一電軸信;並平,輪出電 控制b虎亚根據該電_制信號產生具有一 1327008 壓控頻率的一輸出信號;以万一 收該輸出信號之時脈輪入端、菱器’具有一可接 位輸出端以及-整數值輪t端了,出信號之溢 參考頻率之比率。^帛以決定該壓控頻率與該 根據上述構想,該_ 數值輸入端輸入η時,該比位元且該整 數。 旱為2/n,其中d與η皆為整 根據上述構想,該 根據上述構想,該1:;^^卿變器。 :’其中,該累加器可具有—第 愈—第一;:: 用以將該一第一輸入端與一第二 山一弟一輸入端 由該加總輸出端輸出並於二加:二=:數:加總後 位輸出端輸出一脈衝;其中,节第— / 诚位時由該溢 輸入端,該第二輪人端與該加雜即為該整數值 1根據上述構想,該ΔΣ調變器為^二 =相互連接。 該二階ΔΣ言周變器輪出的該溢位·^ ΛΣ調變器,且 任週期。 具有一可調的責 本發明更提出—種財分數 。。,包括:—相位頻率偵测器, 目成相趣路頻率合成 參考信號與-溢位輸出信號 「有〜參考頻率的 差益=出信號之間的一相位與考僧號與該 —差㈣的大小產生相關於該相位化琥並根據該相 項路濾波器,用以接收該輸出電流二出電流; 電流後 11 丄 ν/υ〇8 轉換並輸出一電壓控制信號;一電壓控制震盪器,用以接 . 收該電壓控制信號並根據該電壓控制信號產生具有一壓控 • 頻率的一輸出信號;先前降比例器,用以將該壓控頻率: 以一第一整數值後輸出一降頻信號;以及,—△刃調變器, 具有-可接收該降頻信號之時脈輪人端的—可輪出該^位 輪出信號之溢位輸出端以及一第二整數值輸入端,用以根 據該第一整數值與該第二整數值決定該壓控頻率與該參考 ^ 頻率之間的一比率。 根據上述構想,該ΔΣ調變器的大小為d位元,該第 —整數值輸人端為m時且該第二整數值輸人端輸入η時, 該比率為m*2d/n。 . 根據上述構想,該ΔΣ調變器為一一階ΔΣ調變器。 、根據上述構想,該一階ΔΣ調變器是由一累加器所組 成其中,該累加器可具有一第一輸入端與一第二輸入端 用以將5亥—第一輸入端與一第二輸入端的二個數值加總後 # 由°亥加總輸出端輸出並於二加總數值產生一溢位時由該溢 位輸出端輸出一脈衝;其中,該第一輸入端即為該整數值 輸入端,該第二輸入端與該加總輸出端輸出相互連接。 =根據上述構想,該ΔΣ調變器為一二階δς調變器,且 該一階ΔΣ調變器輸出的該溢位輪出信號具有一可調的責 任週期。 ,為了使貴審查委員能更進—步瞭解本發明特徵及技 術内谷,請參閱以下有關本發明之詳細說明與附圖,然而 所附圖式僅提供參考與說明,並非用來對本發明加以限制。 12 【貫施方式】 11=5 ,—園T,以一階 為例,代表每!^ f 的大小d=4,第—數值 會被觸發5次。以拖、玄,脈ΔΣ 5周變器60溢位輸出端(〇) 溢位輸出端⑼來觀察,可視為每〗“固時脈,
入的第-數值U、Β 貞丰的5/16倍’因此根據輸 俨'〜认 )卩可決定溢位輸出端(〇)的镅至你 仔溢位輪出端的頻率士“㈣…的頻率使 數的關係;並以暫存。。7Λ ^輸人端頻率之間成為分 ^ . 暫存态70中放入整數200為例,加法哭 =出為2。。或201供給多整數除頻器55除= 長可間看起來就相當於_ 2QQ+5/l
55 =複雜」且容易於頻譜上產生突波(“數除勤 明茶考弟四圖’其所緣示為本發明具有分數N的鎖相 :頻Ϊ合成器。該鎖相迴路頻率合成器200包括相位頻 .^ ^ ( Phase Frequency Detector )210 > t ^ f >f ( Charge PUmp) 220、迴路濾波器(Loop Filter) 230、電壓控制震 盪為(Voltage Controlled 〇scillat〇r)240 與 δς 調變器 25〇。 其中,具有一參考頻率(Fref)的參考信號係由一參考震 盪益(未繪不)所產生,參考信號與一溢位輸出信號 (Overflow Output Signal )同時輸入該相位頻率偵測器 210。該相位頻率偵測器210可偵測該參考信號與該溢位輸 出信號之間的相位與頻率的差異,之後,輸出一相位差信 ⑧ 13 ? ^PhaselMfe職eSignaI)至該電荷幫浦。接著,電 仃幫浦220根據該相位差信號的大小產生相關於(例如是 230關係:)4相位差信號的一輸出電流至該迴路濾波器 —…接著’ 5玄迴路濾波器23〇平緩該輸出電流,並轉換為 電[彳工fiH;至该電麼控制震盪器H該電屋控制震 可以根據該電壓控制信號產生—輸出信號,且該 晰/號具有遷控頻率(FVC〇)。而ΔΣ調變器250的時 端二Sr:號’而ΔΣ調變器250的溢位輸出 21〇。 用以輸人至該相位頻率偵測器 杏且右茂㈣Γ Μ “及第一數值為η為例, 的時^ )的輸出信號連接至ΔΣ調變器25〇 生-個ίΓ時’平均每n/2d個時脈,溢位輸出端可以產 脈輪出高低位準之訊號。所以,溢:=,端之時 輪出信號的頻率即為壓控頻率(==2,的該溢位 位輸出信號的頻率與參考頻率;:2等倍二由於溢 得‘/2L,Fvei2im可以獲 為例,本發明呈有分數N的福、 ,n~5 一•二△=?=合成器中等效的 之時脈輪出具有分數N關係的高據時脈輪入端 明以ΔΣ調變器250取代習知具有分女日、脈訊戚。本發 合成器必須由ΔΣ調變器、暫存器刀、夕敕„路頻率 的電路架構。因此,本發明的 =除頻錢完成 有分數鎖相迴路頻率 1327008 合成器具有架構簡單’設計容易的優點。 舉實際的第一範例來說,以d=32,n=235,260,482來 °兒 ’ (232/235260482) =18.25622。當參考頻率(Fref) 為4.92MHz時’壓控頻率(fvco)即為89·82ΜΗζ。
而為了要提高壓控頻率(Fvco),本發明可以提供一單 整數(Ν’ ’例如為33)的除頻器,連接於第四圖中電壓 控制震盪器240與ΔΣ調變器250之間。此一單一整數的 除頻器亦可稱為先前降比例器(Pre_Scaler)。以實際的第 一範例來說,當 d=32,n=235,260,482 時,· /235260482) =18.25622。當參考頻率(Fref) 4 92MHz 捋,由於先前降比例器(Pre_Scaler)的除頻比率為33,因 此’堡控頻率可達到:Fvco= ( 33 ) * ( 232/23526〇4δ2 )吓时 (4.92MHz) =2.964Ghz。
*清參照第丑⑻圖’其所繪示為利用一階纪調變器所 實現具有分數N的鎖相迴路頻率合成器的電壓控制震&哭 輸出的電壓控制信號與時間關係圖。以及第五(的圖,盆裔 繪示為利用—階ΛΣ調變器所實現具有分數n _相迴: 頻率合成器中一階ΔΣ調變器的快速傅利葉轉 Fourier Transf〇rmatl〇n ’ 簡稱附)的頻譜圖= SPe伽m)。由第五⑻圖可知,電壓控制震a器輪出 控制㈣在穩態時會產n皮(Ripple),這個現象^ 表一所代表的一階ΔΣ調變器來解釋,由表—可头 W、相,以16個時脈為_週期,溢位輸出端第二^ 觸發是在經過四個輸入時脈時產生,而第二〜h人的 一〜五次的觸發 ⑧ 15 三辦脈,如此週期性的產生。因此會造成電麗 二,。竣在穩態附近來回震i。再者,由第五⑻圖頻譜可 此―㉟ΔΣ調變器會在高頻處產生不想要的突波 Upurs )。
娜^ 了f降低突波㈤肪),本發明可以使用二階ΔΣ '來貝現’凊參照第六圖,其所緣示為二階ΔΣ調變 時間(DlscreteTlme)函數示意圖。此二階^調 广°是由夕$加&串接(Caseade)成-單-迴路(Single 所實現。此二階ΔΣ調變器具有a、b、c、e四個增 ^單兀’―般皆被設定為1 ’更進一步地,可以藉由調整a、 c、e之值而適當調整量化雜訊形狀(职 noise
S叩6)’而不會影響所欲之分數關係,較佳地,a、b、c、 ^之心值係適當地選擇為2的冪次方關係,例如1/2、1/4、 8.’’,在數位域電路設計上,2的冪次方電路可以移位暫 存夯(shift register)實現,因此可以大幅簡化電路複雜度, 又可以獲得所欲之量化雜訊形狀。此二階ΔΣ調變器可以 選擇取後一級的第一比較器252輸出端或者是第二比較器 254的輸出端來作為溢位輸出端。其中,第一比較器252 位在輸出回授路徑上,其臨限值為該二階ΔΣ調變器所能 表現的最大數值;而第二比較器254位在獨立輸出路徑 上’其臨限值則可任意設定使得溢位輸出端的信號之貴任 週期(duty cycle)為可變動。較佳地,第二比較器所設定 的值為該二階ΔΣ調變器所能表現的最大數值的一半,因 此’第一比較器252與第二比較器254會輸出相同相位相
16
同頻率的信號,而I 達約觀。也_,當料期可到 調變器依舊可以維持責任週期約鄉的信號。階ΔΣ 的除=率二=最:的優點在於可以維持原來 的二階則變器為:=;贼雜,〜 出端仍可賴發五次 @0^脈為週期’溢位輪 疋祝打散(Rand〇mize)觸發的時間。 也就 請參照第七⑻圖,其所續示為根據本發 調變器所實現具有分數 路 以及第七_,其;二控制信號與時間關係圖。 △Σ調變器所實現具有^據本發明貫施例之利用二階 階△咖她瓣ί成器中二 知,電麼控制震蘯器輸出)的頻邊圖。由弟七⑷圖可 不會產生漣波。再者,由第电屋控制信號在穩態時會已經 調變器會在高頻的突波(七⑻圖頻譖可知,此二階ΔΣ 因此,本發明提出I )已經有效的被降低。 迴路頻率合成哭t曰2構簡單的具有分數Ν的鎖相 效的降低纽(Spurs)^本;^可關著關化,並且有 小⑷以及第一輸 /明可以根據犯調變器的大 相,頻率合成器的除頻二:::該具有分數N的鎖 了熱a此技藝者,在不脫離本
17 1327008 發明之精神和範圍内,卷 明之保護範圍當視後附種更動與潤飾,因此本發 1之申請專利範_界定者為準。 【圖式簡單說明】 本案得藉由下列圖式及詳細 一 第一圖所繪示為習知且有敕勃,停一更深入之了解: 第二圖所繪示為習知1有=的鎖相迴路頻率合成器。 ^ 具有分數1^的鎖相迴踗斗百冬 弟三⑻圖崎示為以數 ;^路辩合成器。 器。 式一貫現的-階ΑΣ調變 示的 第三(的圖所示為離散時間(d職啦 —階ΔΣ調變器。 lme)函數所表 =四圖翁示為根縣”實麵之 路頻率合成器。 、有數以的鎖相迴 第五⑷圖所綠示為利用—階虹調變界 =鎖相迴路頻率合成器的%麵制震㈣輪=有分數Ν 仏號與時間關係圖。 w j出的電壓控制 第五(b)圖崎示為彻—階△ Σ :::r率合成…階△,心=: 繪示為二階ΛΣ調變器的離散時間函數示意圖。 (a)圖所緣不為根據本發明實施例之利用 =實現具有分數⑽鎖相迴路解合成控;^ 盡裔輸出的電壓控制信號與時間關係圖。 18 1327008 第七(b)圖所繪示為根據本發明實施例之利用二階ΔΣ調變 器所實現具有分數Ν的鎖相迴路頻率合成器中二階ΔΣ調 變器的快速傅利葉轉換的頻譜圖。 【主要元件符號說明】 本案圖式中所包含之各元件列示如下: 10相位頻率偵測器 30迴路濾波器 50、55除頻器 62疊加器 65加法器 100鎖相迴路 210相位頻率偵測器 230迴路濾波器 250 ΔΣ調變器 254第二比較器 20電荷幫浦 40電壓控制震盪器 60ΔΣ調變器 64比較器 70暫存器 200鎖相迴路頻率合成器 220電荷幫浦 240電壓控制震盪器 252第一比較器 19
Claims (1)
1.327008 細月;L日修正聋 、申請專利範圍: 1· 一種具有分數N的鎖相迴路頻率合成器,包括. 一相位頻率偵測器,可接收具有—參I ·— 信號與-溢位輸出信號並可偵測 考 信號之間的一相位與一頻率的與該-位輸出 -雷恭_ 、 輪出—相位差信號; n的大f甚1 ’以接收該相位差信號並根據該相位差 關於該相位差信號的-輪出電流; 盗用以接收该輸出電流並平緩竽I屮+ 流後轉換並輸出—電壓控號; U輪出電 用以接收該電壓控制信號並根據 ^控產生具有—塵控頻率的—輪出信號;以及 端、一可輸位=一可接收該輸出信號之時脈輸入 輸入端,=1;^· 溢位輪出端以及一整數值 率,並中兮;V 壓控頻率與該參考頻率之間的一比 輸入ηγ,%比的大小為^立元且該整數值輸入端 2 ^ 率4 /n,其中皆為整數。 成器,具有的鎖相迴路頻率合 口周交态為一一階ΔΣ調變哭。 成^^^圍2所述的具有分^的鎖相迴路頻率合 該累加器可具有If一調變'是由:累加器所組成’其中, 出端,用以將兮輸入端、一第二輸入端及—加總輸 總後由該加;工:=端與該第二輸入端的二個數值加 〜輸出触輸出,並當該第一輸入端與該第二輸 20 1,327008 -千,,哪正替換頁 入端的二個數值加總產生—溢位時,由該溢位輪 ::衝;其中,該第一輸入端即為該整數值輸入端,二 一輸入端與該加總輸出端輸出相互連接。 •-弟 4. 如申請專利範_所述的具有分數 成器,其中該ΛΣ調變器為―二階虹調^相稱頻率合 5. 如申料職圍4料料#分數 成器,其中該-階/\y哨你, 明祁^路頻率合 一可調的責任的該溢位輸出信號具有 =申|專利範圍4所述的具有分”物目迴路頻率人 :二:二二階Μ調變器具有複數個增益單元; 調整置化雜訊形狀。 ,、J 7.如申請專利範圍6所述的 成器,其尹該此H开的鎖相迴路頻率合 二曰|早兀之增盃值皆為2的冪途方。 .如申請專利範圍1所述的且有分 ' 成器,其有數N的鎖相迴路頻率合 作妙的幻二 位差信號並根據該相位差 一-有刀數N的鎖相迴路頻率合成器,包括· 一相位頻率偵測器,可接收且 信號與—溢位輸出〗,考頻率的-參考 出信號之間的_相二1㈤/測該參考信號與該溢位輸 號; 相位與一頻率的差異後輸出-相位差信 一電荷幫浦,用 信號的大小產生相闕 一迴路濾波器, 以接收m目位差_並根據該相位差 於》亥相位絲號的—輪出電流; 用以接收該輪出電流並平緩該輸出電 21 1^27008 _ i ' 艿年3月:L日修正替換頁 _ _I 99年3月2日修正 流後轉換並輸出一電壓控制信號; 一電壓控制震盪器,用以接收該電壓控制信號並根據 該電壓控制信號產生具有一壓控頻率的一輸出信號; 先前降比例器,用以將該壓控頻率除以一第一整數值 後輸出一降頻信號;以及 一 ΑΣ調變器,具有一可接收該降頻信號之時脈輸入 端、一可輸出該溢位輸出信號之溢位輸出端以及一第二整 數值輸入端,其中,該具有分數N的鎖相迴路頻率合成器 • 根據該第一整數值與該第二整數值決定該壓控頻率與該參 考頻率之間的一比率,其中該ΑΣ調變器的大小為d位元, 該第一整數值輸入端為m且該第二整數值輸入端輸入η 時,該比率為m*2d/n。 10. 如申請專利範圍9所述的具有分數N的鎖相迴路頻率 合成器,其中該ΑΣ調變器為一一階ΑΣ調變器。 11. 如申請專利範圍10所述的具有分數N的鎖相迴路頻率 合成器,其中該一階ΔΣ調變器是由一累加器所組成,其 鲁 中,該累加器具有一第一輸入端、一第二輸入端及一加總 輸出端,用以將該第一輸入端與該第二輸入端的二個數值 加總後由該加總輸出端輸出,並當該第一輸入端與該第二 輸入端的二個數值加總產生一溢位時,由該溢位輸出端輸 出一脈衝;其中,該第一輸入端即為該第二整數值輸入端, 該第二輸入端與該加總輸出端輸出相互連接。 12. 如申請專利範圍9所述的具有分數N的鎖相迴路頻率 合成器,其中該ΑΣ調變器為一二階ΑΣ調變器。 22 1327008 _ ’ 艿年3月J日修正替換頁 — _ 99年3月2日修正 13. 如申請專利範圍12所述的具有分數N的鎖相迴路頻率 合成器,其中該二階ΑΣ調變器輸出的該溢位輸出信號具 有一可調的責任週期。 14. 如申請專利範圍12所述的具有分數N的鎖相迴路頻率 合成器,其中該二階ΔΣ調變器具有複數個增益單元,其 可調整量化雜訊形狀。 15. 如申請專利範圍14所述的具有分數N的鎖相迴路頻率 合成器,其中該些增益單元之增益值皆為2的冪次方。 • 16.如申請專利範圍12所述的具有分數N的鎖相迴路頻率 合成器,其中該ΑΣ調變器為一單一迴路之二階ΑΣ調變器。 Π.如申請專利範圍9所述的具有分數N的鎖相迴路頻率 合成器,其中該電荷幫浦接收該相位差信號並根據該相位 差信號的大小產生正比於該相位差信號的輸出電流。
23
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US82060706P | 2006-07-28 | 2006-07-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200807974A TW200807974A (en) | 2008-02-01 |
TWI327008B true TWI327008B (en) | 2010-07-01 |
Family
ID=39022992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW95134314A TWI327008B (en) | 2006-07-28 | 2006-09-15 | Delta-sigma modulated fractional-n pll frequency synthesizer |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101114832B (zh) |
TW (1) | TWI327008B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7795937B2 (en) * | 2008-03-26 | 2010-09-14 | Mstar Semiconductor, Inc. | Semi-digital delay locked loop circuit and method |
CN101741451B (zh) * | 2008-11-24 | 2013-04-24 | 财团法人工业技术研究院 | 极化发射器,相位调变器以及相位调变方法 |
TWI376877B (en) | 2008-12-26 | 2012-11-11 | Ind Tech Res Inst | Clock generator and multimodulus frequency divider and delta-sigma modulator thereof |
CN102082758B (zh) * | 2009-11-30 | 2013-12-18 | 晨星软件研发(深圳)有限公司 | 操作于多个不同频带的发射装置及相关的方法 |
US8587352B2 (en) * | 2011-09-16 | 2013-11-19 | Infineon Technologies Austria Ag | Fractional-N phase locked loop |
CN103023489B (zh) * | 2011-09-20 | 2016-04-20 | 杭州轩儒电子科技有限公司 | 小数型锁相回路以及用于降低小数型锁相回路的相位噪声的方法 |
US8653996B2 (en) * | 2012-02-10 | 2014-02-18 | Analog Devices, Inc. | Stability correction for a shuffler of a Σ-delta ADC |
CN108736884B (zh) * | 2017-04-20 | 2021-12-21 | 奇景光电股份有限公司 | 频率除频方法及其电路 |
CN110612659B (zh) * | 2018-04-12 | 2021-10-22 | 深圳市汇顶科技股份有限公司 | 电荷帮浦电路及其控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7071787B2 (en) * | 2002-11-22 | 2006-07-04 | Tektronix, Inc. | Method and apparatus for the reduction of phase noise |
US7187241B2 (en) * | 2003-05-02 | 2007-03-06 | Silicon Laboratories Inc. | Calibration of oscillator devices |
JP2007515813A (ja) * | 2003-07-25 | 2007-06-14 | 富士通株式会社 | シグマデルタ変調器を有する可変周波数シンセサイザ |
-
2006
- 2006-09-15 TW TW95134314A patent/TWI327008B/zh not_active IP Right Cessation
- 2006-12-22 CN CN2006101675796A patent/CN101114832B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101114832A (zh) | 2008-01-30 |
TW200807974A (en) | 2008-02-01 |
CN101114832B (zh) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI327008B (en) | Delta-sigma modulated fractional-n pll frequency synthesizer | |
US7518455B2 (en) | Delta-sigma modulated fractional-N PLL frequency synthesizer | |
TWI360949B (en) | Type-ii all-digital phase-locked loop (pll) | |
US20040165691A1 (en) | Fractional-N synthesizer with two control words | |
TW200822566A (en) | Methods and systems for generating a clock signal, and a phase locked loop | |
JP4718566B2 (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
US8664988B1 (en) | Circuits and methods for clock generation using a flying-adder divider inside and optionally outside a phase locked loop | |
US20060030285A1 (en) | Frequency synthesizer architecture | |
TW200849828A (en) | Spread spectrum clock generator with low jitter | |
US20030108143A1 (en) | Structure of delta-sigma fractional divider | |
TW201121246A (en) | Frequency synthesizers | |
TWI423590B (zh) | 使用兩鎖相迴路之頻率合成器 | |
TWI282218B (en) | Method of generating spread spectrum and/or over-clock and its circuit thereof | |
CN107800410A (zh) | 扩展频谱时钟发生器 | |
TWI551054B (zh) | 時脈產生裝置與其小數除頻器 | |
TW200922145A (en) | Clock generator, spread spectrum clock generator and method for generating spread spectrum clock signals | |
TW201728094A (zh) | 訊號發射器 | |
JP2009533931A (ja) | 位相同期回路を設定する方法およびシステム | |
JP6366523B2 (ja) | 周波数シンセサイザ | |
US9509320B2 (en) | Feedback loop frequency synthesizer device | |
TWI533617B (zh) | 數位頻率合成器及其數位頻率合成方法 | |
Riley et al. | A hybrid/spl Delta//spl Sigma/fractional-N frequency synthesizer | |
US11095292B2 (en) | Frequency synthesis device with feedback loop | |
WO2014168516A1 (ru) | Синтезатор частот | |
JP3900679B2 (ja) | デジタルpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |