TWI323518B - Structure and method for a sidewall sonos non-volatile memory device - Google Patents

Structure and method for a sidewall sonos non-volatile memory device Download PDF

Info

Publication number
TWI323518B
TWI323518B TW095143140A TW95143140A TWI323518B TW I323518 B TWI323518 B TW I323518B TW 095143140 A TW095143140 A TW 095143140A TW 95143140 A TW95143140 A TW 95143140A TW I323518 B TWI323518 B TW I323518B
Authority
TW
Taiwan
Prior art keywords
oxide
layer
stack
nitride
gate
Prior art date
Application number
TW095143140A
Other languages
English (en)
Other versions
TW200739924A (en
Inventor
Tzyh Cheang Lee
Tsung Lin Lee
Jiunn Ren Hwang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200739924A publication Critical patent/TW200739924A/zh
Application granted granted Critical
Publication of TWI323518B publication Critical patent/TWI323518B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

第95143】40號專利說明書修正本 九、發明說明： 修正S期：98.4.28 【發明所屬之技術領域】 C|g·月4·日I晷碰頁 種 本發明係有關於一種記憶元件， · 側壁SONOS卞掊；处七/ 将別有關於 °己憶兀件之系統及其製造方法。 【先前技術】 記憶元件在積體電路巾是非常 以嵌入丰導俨θμ、，A, J 因為他們可 八八牛V肢日日片以取代邏輯晶片 晶片方式。非揮發性^ …曰曰片獨立的多 況下可以維持所儲存之t 有何電力供應的情 揮發性⑽據一段很長的時間。因此，非 7L件非吊適用於編譯以及 是為什麼#入4非4…u 数蘇錯存’這也就 .σ μ 式非早發性記憶體可以廣泛地庫用在久韓 產品上，例如小至記憶卡大至㈣κ> 在各種 相較於標準的浮動祕記憶 化物-氮化物—氧化物—石夕 _具…氧 種較佳之隸“ 7之，、’。構的S〇N(DS元件是一 τ权佳之非揮發性記憶 性以及易於整妹佳的縮放特 夕赵7 有 M〇S製程。而且，一此性能 參數，例如寫入/抹除 二性月匕 越快閃記憶元件。不幸的s ^ ^白超 常非常^日u 〜’傳統⑽職元件之製程通 爷非“夂雜且叩貝，例如雙鑲嵌製 二改良之咖仍非揮發性記憶Μ之結構 【發明内容】 本發明之實施例將考慮上述問題及需求並提出解決 〇503-A321〇IT\VFJ/jychen 5 矛牝號專利說明書修正本 +、若 , π正a朗：兕.4.28 之運。本發明之目的 _ 憶元件，包括：置於— A=: = =性半導體記 .隙子、一气之閘極豐層、半導體間 極疊層置化物—氧化物疊層、—接觸墊。間 带屛之一 p;/板而邊閘極疊層包括覆蓋-閘極介 側壁相鄰且Mm 間隙子與該閉極疊層之 声置…二:該基板。該氧化物-氮化物-氧化物疊 ==隙子與她疊層之間’且置於該間隙子 間，所以該氧化物一氮化物—氧化物疊層在 ==塾覆蓋該間極電極與該些半導體間隙子」 門、=心極以及該些半導體間隙子形成電 =極與=導體間隙子包括多晶發。該氧化物： 為5〇埃；% 一第一氧化物層，厚度大體 矢，罘一虱化物層，厚度大體為7〇 =2;::第一與第二氧化物層之間:該= 體間隙子相鄰之介電間隙子。該接觸塾更可以、形== =間極電極與該些半導體間隙子之間之該氧化物—氮 物K匕物疊層的内凹部分内。該接觸塾可以包括一 上方形成有一金屬矽化物之磊晶矽。 本發明之另-個目的係提供一種製造 =記憶元件的方法。該方法包括本料所教述之下^ 1此Ϊ些步驟之順序可以變化；如果沒有特別指明的話， 二步驟可以前後依序、重疊、或並行而進行。該方法 〇503-A32101TWFl/jychei 6 1323518 Μ, 'jk ϋ Μβ ：~ 第95143MO號專利說明書修正本 ι^-jn a Mjj ： 98：, 包括：形成一閘極疊層於一基板上，該閘極疊層包括一 閘極電極部份與-閘極介電層部分；形成—覆蓋該閑極 豐層之氧化物-氮化物—氧化物疊層；沈積—覆蓋含玄氧 化物-氮化物—氧化物疊層之半導體層；移除部份之、 半導體層與該氧化物一氮化物—氧化物疊層以定義鄰近 該閘極疊層且覆蓋該基板之半導體間隙子，並中芎氧化 物-氮化物-氧化物疊層位於該間隙子與該間極疊:之 間㈣該些間隙子與該基板之間，所以該氧㈣ 一虱化物一氧化物疊層在該閉極疊層之至少一側且 大體上為L型的剖而·丨v X；卫/』、 — 丄一#祕 拍，以及形成一覆蓋該間極電極料 二t:間隙子之接觸墊，且該接觸墊與該閘極電極二 隙子形成電性連接。沈積該半導體層之步 二=夕晶矽，且其中該閉極電極包括多晶矽“亥 是一穿遂氧化物。形成該氧化物-氮化物二 物疊形成該氧化物-氮化物-氧化 為50埃；妒成兮重外私斤〜弟一虱化物層之厚度大體 、/成°亥乳化物—氦化物一氧化物晶展 卜 物層’該氮化物層之厚度大體為7〇二化物-層之-氮化 物-氮化物-氧化物疊層之以及形成職化 化物層之厚度大體為70埃。节方法=物層’ §亥第二氧 些半導體間隙子相鄰之介電間·;更:以包括形成與該 括形成覆蓋該〜該些半導=::::包 〇5〇3-A321〇lTWF]/jychen 7 ία 利說明書修正本 甘士 修正日期：98.4.28 性.卓^接㈣與該間極電極以及該半導體間隙子形成電 且賴觸墊深人位於㈣極電極以及該些半導 W子之間的該㈣刻區域。形成該接觸塾之 =—金屬石夕化物接觸墊。形成該接觸墊之步騾包： ^成一上方具有金屬矽化物之磊晶矽層。 為了讓本發明之目的、特徵、及優點能更明顯易懂， 下文特舉較佳實施例，並配合所附圖示，做詳細之說明。 本發明㈣書提供不同的實施例來說明本發明不同〒於 f式的技術特徵。其中，實施例中的各^件之配置= 祝明之用’並非用以限制本發明。且實施例中圖式桿號 之部分重複，係為了簡化說3月，並非意指 之。 間的關聯性。 貝e列之 【實施方式】 。月苓考圖式，其中相似的參考符號係透過不同角度 說明相似的元件，且下列圖式說明本發明之實施例。ς ㈣式並不需要被縮放’而且為了說明之目的而在某些 φ 例子t &些圖式已經被放大或簡化。熟悉此記憶之人士 應該了解根據本發明下列之實施可以做—些可能的應用 及變動。 ,以下揭露S0N0S記憶元件及相關製程。所揭露之技 術應用非肷入製程以在閘極電極與相鄰之半導體間隙子 之間創U氧化物—氮化物—氧化物疊層’如同在上述間 隙子與上方具有元件之基板之間創造氧化物— 氮化物一 〇503-A32101TWFl/jychei 8 1323518 |8月4曰羥雜頁 第95143140號專利說明書修正本 #正日期：^5·4.2ϋ 氧化物疊層一樣。所揭露之原理接著提供一個與上述閘 極電極以及半導體側壁間隙子形成電性連接之導電接 觸，如此一來，上述元件之單一接觸設計可使得元件尺 寸及陣列更輕薄。 在一較佳實施例之中，非揮發性半導體記憶元件之 製程包括形成一介電層於一基板上、沈積一第一半導體 層於該介電層上以及之後移除部份上述介電層以及第一 多晶破層以定義一問極疊層。上述閘極疊層包括置於一 • 閘極介電層上方之閘極電極。上述製程也包括形成一氧 化物一氮化物一氧化物疊層於上述閘極疊層上；以及沈 積一第二半導體層於上述氧化物一氮化物一氧化物疊層 上。而且，上述製程包括移除部份上述第二半導體層與 上述氧化物一氮化物一氧化物疊層以定義與上述閘極疊 層相鄰且覆蓋上述基板之半導體間隙子。上述間隙子包 括形成於上述間隙子與上述閘極疊層之間以及形成於上 φ 述間隙子與上述基板之間的氧化物一氮化物一氧化物疊 層。上述製程用於形成接觸墊，上述接觸墊覆蓋上述閘 極電極與半導體間隙子且彼此形成電性連接。 由所揭露之原理所構建之非揮發性半導體記憶元件 可以包括一閘極疊層，而此閘極疊層包括一閘極電極與 半導體間隙子；其中，上述閘極電極覆蓋在形成於一基 板上之閘極介電層上，且上述半導體間隙子與上述閘極 疊層相鄰且覆蓋上述基板。一氧化物一氮化物一氧化物 疊層被置於上述間隙子與上述閘極疊層之間，且置於上 0503-Α32101TWF1 /jychen 9
利說明書修正本 、+、曰曰修正曰期：98.4.28 述間I5糸子與上述基板 * 一桩鈣航 α Β。24彳水的一個元件也可以包括 接’墊’且此接觸塾霁笔 間隙子，且彼此之門.二間極電極與上述半導體 明下列較佳實施例。 ㈣接者根據圖式況 弟1A — 1F圖係絡千士 性SONOS記情元件之:本發明—較佳實施例之非揮發 ]04盘少a 件之製程剖面圖〇 $ 1目說明絕緣層 人夕曰日石夕層1〇6形成於 藉由習知方法所开4基板102上。上述層係 ⑽是石夕，另外也;^/限—較佳實施例中，半導體基板 . 使用S01基板。絕緣層104較佳者 二也可以是加熱氧化物或穿遂氧化物。加熱 ^户曰㈤後會用於形成―元件之閘極氧化物，之後 k仃夕日日矽層106的沈積製程。 A岸接二喊由ί嵌人式微影*刻技術以定意義-閘極 丨制“如第1β圖所示。上述兩層104、106之微 :門二 以在單一製程步驟或多步驟中進行，以形 ，閘極氧化物104與多晶石夕閘極電極1〇6。例如，可以在 ;晶=:06上沈積光阻’然後進行圖案化以及微影製 :盘，保4之取終元件之閘極叠層結構。上述多晶 石夕與減物層1G4、1G6未被保護之區域則被姓刻。 曰第1B圖所不之几件1〇〇 ’第一氧化物層⑽形成 於夕曰曰發閘極電極1G6與閘極氧化物1()4上方，之後形 成石夕說化物層110與第二氧化層m，如帛⑴圖所示。 上述層構成氧化物-氮化物—氧化物疊層，此疊層被使 用在記憶元件内㈣存二位元資料。另-個多晶 0503-A32101 TWFl /jychen 10 1323518 月>1悔替換頁 第95143]40號專利說明書修正本 石夕層1]4沈積在上述雜疊層與上述氧化 氧化物疊層上方。上述層108、η〇、η2、ιΐ4咬俨 與上述問極疊層結構〇04、106)共形，因為他^可: -致地使用習知化學氣相沈積法或濺鐘技術而沈積 同層108、110、112之膜厚可以各自在]〇埃至_埃之 間變化。在一較佳實施例中，第一氧化物層之厚度約別 埃；石夕氮化物層m之厚度約70埃；且第二氧化物層m 之厚度約70埃。當然，對上述層有益之厚度皆可使用。 而且，上述層Η)8、110、η、114可以在單一 ==驟中沈積，而且可以在單_沈積反應室或多個 沈積反應室内進行。在上述⑽〇疊層1G8、iiQ、m之 中’上述氮化物層110係作為標準快閃記憶胞之浮動閉 話說，SONOS記憶元件i⑻内之編譯與抹除程 序心在氮化物層110内實現，其中上述氮化物層1]0至 少有-部分被周圍的氧化物層108、112包圍而絕緣。 技2Γ0:0?憶元件100係藉由非丧入式微胸 一、、 我以衣仏弟1D圖所示之結構。如圖所 上《層1G8、11G、112、114之多餘材料係 此級、以及之後則未被保護之區域 J二而且，多晶石夕層114之上部邊緣可以藉由習知 =:而圓角化。在一較佳實施例中，可以使用化學 =指術已使多晶^ 114之端部圓角化，例 所不之圓滑的間隙子輪廟。 如第1D圖所示之元件，〇N〇疊層ι〇8、ιι〇、ιΐ2 〇503-A32]〇1TWFl/jychen 11 为8? 4?碧卷替換頁 ~利說明書修正本 可以選擇性地被 修正日期：财28 咖疊層⑽、110、112二圖所不。如弟Μ所示’ 1。。之頂部輕微㈣的===向上從元件 驟。薄化⑽ 容易，而後續步驟例如是 ^ ^衣*步驟更 層⑽、110、U2之上^ 材料於上述疊 112= 午多貫施例中’在凹钱上述0N0疊層108 ] 1〇、 二：T:在元件110周圍形成瞻116以使元件 no」-、巴緣。此步驟例如第㈣（於下面内容進一步討 二：間隙子116可以是氧化物或氮化物，例如 驟中保護元件-上述間隙子 ;=昏在的環境傷害與促進元件信賴度。而且，可以 間丁之外側被源極與汲極區域 (圖讀不）進行離子饰植，然而 可以在間隙子m形成之前或之後進行。#杻步驟 :第1F圖所示之元件’在上述結構上 例如’使用習知微影録）。較 被全面性地沈積在元件⑽上方。例 \曰118可以是鎳鈦或者鈷；且使用例如是化學氣 =沈積法料統技術㈣行沈積。在之 :二:上層118(例如，使用微影以及二 Γ 上部定義導電接觸層118,如第 ::之< 進订退火步驟以使得導電層118之剩餘部 /刀…、上述多晶梦反應並形成金屬魏物。在—較佳實 0503-A32101TWF1 /jychen 12 U23518 a 替換頁I Wjt. B M ·' ^A.Jb ' 第9d】43]4〇號專利說明書修正本
^ /,. . 修止 a 期 H ，V電層118是矽化物接觸，例如β & 飲石夕化物或者”化物。而且，：例如疋鎳石夕化物、 全眉接酿j 也可以形成其他形式的 孟屬接觸，例如链、金或者鶴。 在細作上述完成之元件】⑻ 内連線（例如紐塞） ° ^使用典型 之間形成強而有力的雷性連電曰層118與元件100 在閘極杂搞t 接而且’上述導体層】18 在閘U! m與相鄰之多晶矽 的電性接觸。有必要的話， 4乂間罐好 η ? i日料戶从士 田上€ UN〇 S層108、] 1 〇、 二=’這樣的接觸在元件⑽之上 Π更开7重要。而且，也可以使用導雪 接觸於元件100之側壁 。θ 18形成石夕化物 形成在元件_之側壁時二===與沒極區域 W源極與;及極區域上方形成石;;·;=地餘刻導電層 續戶㈣成之内連線之間的物理與電性接^以促進與後 猎由使用根據以上所述之原理的 記憶元件·可以發現下列優點。例:：匕導體 的非嵌入性性質導致元件在閘極電極與多=衣程 子之間、以及側壁間隙子與基板之間間隙 物-氧化物疊層。結果’在所S成之;t件内有12 域包括上述氧化物—氮化物—氧化物疊層。 、、- 而且’即便在傳統製程中（典型的^ 在上述區域形成氧化物—氮化物—二：私）’會 樣的元件通常具有用於側壁間隙子（控二;：但是這 電極（字it線）之隔離的電性接觸 ^與閘極 境樣的鑲嵌 05O3-A32101T WF1 /jychen 13 弟8·月气·日凝 '现J利說明書修正本 製程通常是複雜的（例如，因為試圖使閘極修::：.28 =子絕緣），其經常導致製造成本的增a:壁 本發明所揭露之技術導致相反地， 子閉電極上方之單—接觸而且：！' 有形成在側壁間隙 隙子以及閘極電極形成;:;:早而 ::本質使用了-個簡單的製造程序而構== 在其他實施例中，並不形成石夕化物接 第1f圖所示之最終元件⑽，反倒是在第 100上形成屋晶M 12G而製造第2Α圖所示之元件 =當〇_膜108、11〇、112非常厚的時候，蟲晶矽 層 在此貫施例中是非常重要的。當ΟΝΟ膜108、11〇、 120較厚的時候，在相鄰之多晶矽層1〇6、114之間的空 間增加了。結果，對於具有較寬空間之〇Ν〇疊層1⑽、 H〇、m之相鄰多晶㈣⑽、114而言，魏物接觸之 電性性能下降。可以使用選擇性蟲晶成長技術形成蟲晶 矽120。而且，選擇性磊晶成長可以抑制短通道效應、接 面漏電流以及降低最終元件2〇〇之寄生電阻。 如第2A圖所示之元件，可以在磊晶層12〇上形成矽 化物接觸122，如第2B圖所示。上述金屬石夕化物丨22之 形式包括鎳矽化物 '鈦矽化物以及鈷矽化物，但是如前 所述’任何有显的金屬石夕化物都可以形成。在間隙子1 1 6 之外圍邊緣形成金屬矽化物接觸12 2 (在源極與汲極區域 通常形成的地方）藉由減少多餘的製程步驟而提供另外 0503-Α32101TWFI /jychen 14 ⑽518 第95M3H0號專利說明書修正本 年月日修正替换頁
_ , ^軒汽沏令成忍? S :個好處，也就是說降低形成多餘金屬接觸所需要 辟^使用蟲晶石夕（或相似）層12〇與閑極電極]〇6及側 ς 1Η而形成電性連接之實施例通常具有抑制短通道 接面漏電流以及寄生電阻的效果；尤其是在閘極 。1〇6與間隙子m之間的間隙相對大的實施例中（例 D，對於氧化物—氮化物—氧化物疊層i〇8、no、 而言約100至300埃）。
雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明’任何熟習此技藝者’在不脫離本發明之 精神和範圍内，當可作各種之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。
05O3-A32101TWF 1/jychen 利§兄明書修正本 修正日期：98.4.28 【圖式簡單說明】 k第ia—1f圖係繪示本發明一較佳實施例之非揮發 性S0NOS記憶元件之製程剖面圖。 第2A—2B圖係繪示本發明另一較佳實施例之製程 【主要元件符號說明】 100- 、元件； 104- -閘極氧化物； 108、 v第一氧化物層 112- “第二氧化層； 116、 -間隙子； 120、 / 晶句7層· 200- v元件。 102〜半導體基板； 106〜多晶石夕閘極電極； Π0〜矽氮化物層； 114〜多晶梦層； 118〜導電層； 122〜矽化物接觸； 0503-A32101TWF1 /jychen

Claims (1)

1叙:&•日 Pkit Η 期：98.12.7 •第95143140號申請專利範圍修正本 十、申請專利範圍： 1.一種製造非揮發性半導體記憶元件的方法，該方法 包括： 形成一閘極疊層於一基板上，該閘極疊層包括一間 極電極部份與一閘極介電層部分，該閘極電極部分具有 一頂表面； 形成一覆蓋該閘極疊層之氧化物一氮化物—氧化物 疊層，該氧化物—氮化物一氧化物疊層包括一第一氧化 物層、一氮化物層、及一第二氧化物層； 沈積一覆蓋該氧化物一氮化物一氧化物疊層之半導 移除部份之該半導體層與該氧化物—氮化物化 物疊層以定義鄰近該閘極疊層且覆蓋該基板之半導體門 :二==化物—氣化物—氧化物疊層位於該㈣ 問，宜層之間，而且位於該些間隙子與該基板之 化物〜氮化物一氧化物疊層在該閘極疊層 少-側具有-大體上為L型的剖面； 至 除部St物氮物氧㈣疊層進行_以移 成使該形成一凹陷’其中該凹陷之形 之頂=皆低於朗極電極部分之_表面=物層 塾，且ΐ=^該閉極電極與該半導體㈣子之接觸 /、該閘極電極以及該些半導體間隙子形 ien 〇5〇3-A321〇lTWF3^ych( 17 ΕΙίΐΊ多喊換頁 修正日期：98.12.? L·· · 侧^申請專利範圍修正本 成電性連接。 驴却愔如t:專利範圍第1項所述之製造非揮發性半導 穑口夕二#方法’其中沈積該半導體層之步驟包括沈 積夕曰曰矽，且其中該閘極電極包括多晶矽。 3·如申請專·圍第1項所述之製造非揮發性半導 體記憶元件的方法，iMB f生牛導 π万忐，其中該閘極介電層是一穿遂氧化物。 _ 4.如申請專利範圍第1項所述之製造非揮發性半導 體記隐元件的方法，其中形成該氧化物一氮化物—氧化 物疊層之步驟包括： 形成該第一氧化物層’該第一氧化物層之厚度大體 為50埃； 吁反人涖 形，該氧化物—氮化物—氧化物疊層之該氮化物 層’該氮化物層之厚度大體為70埃；以及 形成該氧化物一氮化物—氧化物疊層之該第二氧化 物層，該第二氧化物層之厚度大體為70埃。 5. 如申凊專利範圍第1項所述之製造非揮發性半導 體記憶7L件的方法’更包括在移除部份之該半導體層與 該氧化物-氮化物—氧化物疊層之前，形成與該些半導 體間隙子相鄰之介電間隙子。 6. 如申凊專利範圍第1項所述之製造非揮發性半導 體。己隐元件的方法，其中該接觸墊深人位於該閘極電極 以及該些半導體間隙子之間的該凹陷。 7. 如申睛專利範圍第6項所述之製造非揮發性半導 體。己It元件的方法’其中形成該接觸塾之步驟包括形成 0503-A32101 TWF3/jyChen 18 1323518 h.h·日修夺麵I 修立日期：98.12.7 名95143140號申請專利範圍修正本 一金屬矽化物接觸墊。 8·如申明專利範圍第6項所述之製造非揮發性半導 體-己It 7G件的方法，其中形成該接觸塾之步驟包括形成 一上方具有金屬矽化物之磊晶矽層。 9·如申請專利範圍第1項所述之製造非揮發性半導 體。己隱元件的方法，其中該第一氧化物層、該氮化物層、 及該第一氧化物層之頂表面大抵彼此共平面。 10. —種非揮發性半導體記憶元件，包括·· 一閘極疊層，置於一基板上，該閘極疊層包括覆蓋 閘極介電層之—閘極電極，該閘極電極具有—頂表面； 半導體間隙子，與該閘極疊層之侧壁相鄰且覆蓋該 基板； - 一氧化物—氮化物—氧化物疊層，包括一第一氧化 物層、-氮化物層、及一第二氧化物層，置於該些間隙 子與該閘極疊層之間，且置於該間隙子與該基板之間， • 該氧化物一氮化物—氧化物疊層在該閘極疊層之至少一 侧壁上具有一大體上為二型之剖面，且該第一氧化物 層、該氮化物層、及該第二氧化物層之頂表面皆低於該 閘極電極之該頂表面；以及 一接觸墊，覆蓋該閘極電極與該些半導體間隙子， 且與該閘極電極以及該些半導體間隙子形成電性連接。 11.如申請專利範圍第10項所述之非揮發性半導體 記憶元件，其中該閘極電極與該些半導體間隙子 晶碎。 19 0503-Α3210 ] TWF3/jychen 1323518 修正日期：98.12.J 1〇項所述之非揮發性半導體 I拥諸直遍祕丨太 12.如申請專利範圍第 記憶元件，其中： 該第一氧化物層之厚度大體為50埃； 該第二氧化物層之厚度大體為70埃；以及 該氮化物層夾置於該第一與第二氧化物層之間，該 氮化物層之厚度大體為7〇埃。 13. 如申請專利範圍第1〇項所述之非揮發性半導體 記憶元件，更包括與該些半導體間隙子相鄰之介電間隙 子。 14. 如申请專利範圍第項所述之非揮發性半導體 記憶元件，其中該接觸墊與該氧化物一氮化物一氧化物 疊層接觸。 15·如申請專利範圍第14述之非揮發性半導體記憶 元件，其中該接觸墊包括一金屬矽化物。 一 二I6·如申請專利範圍第10項所述之非揮發性半導體
:憶元件，其中該接觸墊包括-上方形成有-金屬矽化 物之磊晶石夕。 “ .如申喷專利範圍第1 〇項所述之非揮發性半導體 :己f70件’其中該第-氧化物層、該氮化物層、及該第 一氧化物層之頂表面大抵彼此共平面。 Μ·一種非揮發性半導體記憶元件，包括： 閘極疊層’置於—半導體基板上，該閘極疊層自 =電極—具有遂= 〇5〇3-A32l〇iTWF3/jyche] 20 1323518 乂第95143140號申請專利範圍修正本 多晶矽間隙子，與該閘極疊層 基板， yn yi λ r~ 物層、一氮化物層、及一第-畜 工“ a 物層，置於該些間隙 子與該間極疊層之間，且置於該間隙子與該基板之間， 該虱化物-氮化物-氧化物疊層在該閘極疊層之至少一 :壁上具有一大體上為[型之剖面，且該第一氧化物 :、該氮化物層、及該第二氧化物層之頂表面皆低於該 夕晶矽閘極電極之該頂表面；以及 一矽化物接觸墊，覆蓋該閛極電極與該些半導體門 η 施，，麵j ~修止日期：98.12.7 之側壁相鄰且覆蓋該 氧化物一氮化物一氧化物疊層 包括一第一氧化 隙子，且與該祕電極以及該些多晶㈣隙子形成電性 連接。 19.如申請專利範圍第18項所述之非揮發性半導體 吾己憶元件，其中： 該第一氧化物層之厚度大體為5〇埃； 該第二氧化物層之厚度大體為70埃；以及 該氮化物層夾置於該第一與第二氧化物層之間，該 氮化物層之厚度大體為70埃。 / 20.如申凊專利範圍第18項所述之非揮發性半導體 §己憶元件，更包括與該些多晶矽間隙子相鄰之介電間隙 〇 21.如申請專利範圍第18項所述之非揮發性半導體 記憶元件，其中該矽化物接觸墊與位於該閘極電極與該 些多晶矽間隙子之間之該氧化物—氮化物—氧化物疊層 〇5〇3-A321〇lTWF3/jychen 21 T323518 韋〒.日钤7替換頁 i.-第9514314»^；申請專利範圍修正本 修正日期：98.12忍 接觸。 22. 如申請專利範圍第18項所述之非揮發性半導體 記憶元件，其中該矽化物接觸墊包括一矽化物部分與一 磊晶矽部分；其中該磊晶矽部分覆蓋該閘極電極與該些 多晶矽間隙子，且與該閘極電極以及該些多晶矽間隙子 形成電性連接，且與位於該閘極電極與該些多晶矽間隙 子之間之該氧化物_氮化物一氧化物疊層接觸，且該矽 化物部分覆蓋該磊晶矽部分。 23. 如申請專利範圍第18項所述之非揮發性半導體 記憶元件，其中該第一氧化物層、該氮化物層、及該第 二氧化物層之頂表面大抵彼此共平面。 0503-A32101 TWF3/jychen 22
TW095143140A 2006-04-11 2006-11-22 Structure and method for a sidewall sonos non-volatile memory device TWI323518B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/402,529 US7847335B2 (en) 2006-04-11 2006-04-11 Non-volatile memory device having a generally L-shaped cross-section sidewall SONOS

Publications (2)

Publication Number Publication Date
TW200739924A TW200739924A (en) 2007-10-16
TWI323518B true TWI323518B (en) 2010-04-11

Family

ID=38575832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095143140A TWI323518B (en) 2006-04-11 2006-11-22 Structure and method for a sidewall sonos non-volatile memory device

Country Status (3)

Country Link
US (1) US7847335B2 (zh)
CN (1) CN101055853B (zh)
TW (1) TWI323518B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713350B2 (en) * 2002-08-07 2004-03-30 Micron Technology, Inc. Method to remove an oxide seam along gate stack edge, when nitride space formation begins with an oxide liner surrounding gate stack
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7812375B2 (en) * 2003-05-28 2010-10-12 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
US9437454B2 (en) * 2010-06-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
CN105990245B (zh) * 2015-02-04 2019-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
US9472645B1 (en) * 2015-06-08 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual control gate spacer structure for embedded flash memory
CN109545792B (zh) * 2018-11-29 2022-01-04 上海华力微电子有限公司 一种sonos存储结构及其制造方法
US10971472B2 (en) * 2019-07-09 2021-04-06 Mikro Mesa Technology Co., Ltd. Method of liquid assisted bonding
TWI732349B (zh) * 2019-11-20 2021-07-01 世界先進積體電路股份有限公司 半導體結構及其形成方法
US11387361B2 (en) 2020-02-06 2022-07-12 Vanguard International Semiconductor Corporation Semiconductor structure and method for forming the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969383A (en) * 1997-06-16 1999-10-19 Motorola, Inc. Split-gate memory device and method for accessing the same
TW387151B (en) * 1998-02-07 2000-04-11 United Microelectronics Corp Field effect transistor structure of integrated circuit and the manufacturing method thereof
US6019839A (en) * 1998-04-17 2000-02-01 Applied Materials, Inc. Method and apparatus for forming an epitaxial titanium silicide film by low pressure chemical vapor deposition
JP2000156502A (ja) * 1998-09-21 2000-06-06 Texas Instr Inc <Ti> 集積回路及び方法
JP3973819B2 (ja) * 1999-03-08 2007-09-12 株式会社東芝 半導体記憶装置およびその製造方法
US6255172B1 (en) * 2000-05-10 2001-07-03 United Microelectronics Corp. Electrically erasable non-volatile memory
JP3930256B2 (ja) * 2001-02-07 2007-06-13 スパンション エルエルシー 半導体装置及びその製造方法
US6797602B1 (en) * 2001-02-09 2004-09-28 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
US6756271B1 (en) * 2002-03-12 2004-06-29 Halo Lsi, Inc. Simplified twin monos fabrication method with three extra masks to standard CMOS
DE10238784A1 (de) * 2002-08-23 2004-03-11 Infineon Technologies Ag Nichtflüchtiges Halbleiterspeicherelement sowie zugehöriges Herstellungs- und Ansteuerverfahren
US7016225B2 (en) * 2002-11-26 2006-03-21 Tower Semiconductor Ltd. Four-bit non-volatile memory transistor and array
US7390710B2 (en) 2004-09-02 2008-06-24 Micron Technology, Inc. Protection of tunnel dielectric using epitaxial silicon

Also Published As

Publication number Publication date
US7847335B2 (en) 2010-12-07
CN101055853B (zh) 2010-05-26
US20070238237A1 (en) 2007-10-11
TW200739924A (en) 2007-10-16
CN101055853A (zh) 2007-10-17

Similar Documents

Publication Publication Date Title
TWI323518B (en) Structure and method for a sidewall sonos non-volatile memory device
TWI344692B (en) Non-volatile memory device
TW569437B (en) Nonvolatile memory structures and fabrication methods
TWI249241B (en) Nonvolatile memory cell with multiple floating gates formed after the select gate
TWI220316B (en) Flash memory cell, flash memory cell array and manufacturing method thereof
TWI358794B (en) Low hydrogen concentration charge-trapping layer s
JP6716716B2 (ja) ２つのポリシリコン堆積工程を使用して対の３ゲート不揮発性フラッシュメモリセルを形成する方法
TW200418148A (en) UV-blocking layer for reducing UV-induced charging of SONOS dual-bit flash memory devices in BEOL processing
TWI726125B (zh) 半導體裝置及其製造方法
TWI297932B (en) Method for fabricating semiconductor device
TW201027724A (en) Depletion-mode charge-trapping flash device
TWI325171B (en) Non-volatile semiconductor memory device and method of fabricating the same
TWI277199B (en) Semiconductor device and manufacturing method therefor
TW200524083A (en) Apparatus and method for split gate NROM memory
TW201214654A (en) Semiconductor devices having e-fuse structures and methods of fabricating the same
KR20030090368A (ko) 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리 소자및 그 제조방법
TWI253718B (en) Nonvolatile semiconductor memory device having double floating gate structure and method of manufacturing the same
TWI247419B (en) Fabrication of gate dielectric in nonvolatile memories in which a memory cell has multiple floating gates
TW200903733A (en) Two bit memory structure and method of making the same
TW546714B (en) Method for forming poly tip of floating gate in split gate flash memory
TWI295501B (en) Non-volatile memory and manufacturing method thereof
TW200910579A (en) Memory and manufacturing method thereof
TWI373839B (en) Semiconductor device and method of manufacturing the same
TWI260073B (en) Non-volatile memory and fabricating method thereof and operation thereof
TW434907B (en) Semiconductor memory apparatus and its manufacturing method