TWI323513B - Display panel and method for manufacturing thin film transistor substrate thereof - Google Patents

Description

1323513

三達編號：TW2449PA 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種顯示面板及其薄膜電晶體基板 之製造方法，且特別是有關於一種薄膜電晶體基板之晝素 電極在最下層之顯示面板，及最少能以三道光罩完成其薄 膜電晶體基板之製造方法。 【先前技術】

φ 隨著液晶顯示面板（liquid crystal display panel, LCD ,panel)製造技術的發展，其輕薄、省電及低轄射等優點逐 漸使液晶顯示面板被廣泛應用於如液晶電視及數位相機 等各式電子產品中。而使用薄膜電晶體基板的液晶顯示面 板因為其高亮度與大視角的特性，在高階電子產品上更是 廣受歡迎。傳統的薄膜電晶體基板及其製造方法在此附圖 說明如下。 請參照第1A〜1E圖，其繪示乃傳統之薄膜電晶體基 • 板的製程剖面圖。在此以單一晝素中之部分剖面結構為 例。首先，在第1A圖中執行第一道光罩製程，以形成一 閘極11於一底板10上。 接著，如第1B圖所示，執行第二道光罩製程，以依 序形成一閘極絕緣層12、一矽半導體層13例如非晶矽 (amorphous silicon，a-Si)以及一接觸層14例如一填摻 雜N型（N+)半導體層於底板10之上。閘極絕緣層12 覆蓋閘極11，矽半導體層13以對應於閘極11之方式覆蓋 1323513

三達編號：TW2449PA ' 部分之閘極絕緣層12,接觸層14形成於矽半導體層13之 上。 • 然後，如第1C圖所示，執行第三道光罩製程，以形 成一汲極16及一源極19於閘極絕緣層12之上。汲極16 及源極19以對應於接觸層14之二端的方式相互隔開地接 觸接觸層14,並透過接觸層14與矽半導體層13之二端電 性接觸。閘極11、矽半導體層13、汲極16及源極19構 成一薄膜電晶體15。 • 接著，如第1D圖所示，執行第四道光罩製程，以形 成一保護層17於閘極絕緣層12之上。保護層17覆蓋矽 半導體層13、汲極16及源極19,並具有一接觸孔（contact hole) 20，接觸孔20用以暴露部分之汲極16。 最後，如第1E圖所示，執行第五道光罩製程，以形 成一晝素電極18於部分的保護層17之上。其中該晝素電 極18為一透明導電薄媒材料（transparent conductive oxide, TC0)如銦錫氧化物（indium tin oxide，ITO)、銦鋅 鲁 氧化物（indium zinc oxide，ΙΖ0)等；晝素電極18係藉由 接觸孔20與汲極16電性接觸，至此，薄膜電晶體基板21 終告完成。 上述傳統的薄膜電晶體基板及其製造方法，共需要五 道光罩製程方可完成，連同應用於有機發光二極體 (organic light emitting diode，OLED)顯示面板之薄膜電 晶體基板亦是如此。因此，在降低製程成本的考量下實已 不敷所求。所以，如何減少光罩製程道數以大幅降低製程 1323513

三達編號：TW2449PA ' 成本與縮短製程時間之技術，顯然為業界目前欲積極達成 之目標及欲解決之問題。 【發明内容】 有鑑於此，本發明就是在提供一種新穎之顯示面板及 其薄膜電晶體基板之製造方法，可以較少道光罩製程完成 薄膜電晶體基板，有效降低製程成本並縮短製程時間。 根據本發明，提出一種顯示面板，包括一基板及一薄 • 膜電晶體基板，薄膜電晶體基板與基板平行設置。薄膜電 晶體基板包括一底材、一第一掃描線及一第二掃描線、一 第一資料線及一第二資料線、一薄膜電晶體以及一晝素電 極。第一掃描線及第二掃描線分別設置於底材上，第一掃 描線及第二掃描線各包括一第一導電層及一第一金屬 層，第一導電層設置於底材上，第一金屬層設置於第一導 電層上。第一資料線及第二資料線分別設置於底材之上， 用以與第一掃描線及第二掃描線垂直交錯而定義出一晝 • 素。薄膜電晶體設置於畫素中，用以與第一掃描線及第一 資料線耦接。晝素電極設置於畫素中，用以與薄膜電晶體 耦接，各第一導電層及晝素電極之材料相同。 根據本發明，提出另一種顯示面板，包括一基板及一 薄膜電晶體基板，薄膜電晶體基板與基板平行設置。薄膜 電晶體基板包括一底材、一晝素電極、一絕緣層及一薄膜 電晶體。畫素電極設置於底材上並具有一第一端，絕緣層 設置於底材之上用以覆蓋第一端，絕緣層具有一第一接觸 1323513

' 三達編號：TW2449PA 孔。薄膜电日日體包括一閘極、一矽半導體層、一源極及一 汲極。閘極設置於底材及絕緣層之間，矽半導體層設置於 .部分之絕緣層上’料導H層並對應於閘極。源極及及極 設置於部分之接觸層之上，用以對應地與接觸詹接觸，及 極透過第一接觸孔與晝素電極耦接。 根據本發明，提出再-種顯示面板，包括-基板及-薄膜電晶體基板’薄膜電晶體基板與基板平行設置。薄膜 電晶體基板包括底材、一晝素電極、一導電層及一薄膜電 ♦曰曰曰體。晝素電極及導電層相互隔開地設置於底材上，晝素 電極及導電層之材料相同。薄膜電晶體包括一鬧極、一石夕 半導體層、-接觸層、一源極及一及極。閘極設置於導電 層上’石夕半導體層設置於部分之絕緣層上，源極及没極對 應地與接觸層接觸，及極用以與晝素電極耦接。 根據本發明，提出—種薄膜電晶體基板之製造方法， 包括下列步驟：首先，提供一底材；接著，執行一第—道 光罩製程，以形成一導電層、一晝素電極及一閘極於底材 • 之上，閘極形成於導電層上，晝素電極及導電層之材料相 同；然後，執行一第二道光罩製程，以依序形成一絕緣層、 一矽半導體層及一接觸層於底材之上，絕緣層覆蓋閘^、 導電層及部分之晝素電極，矽半導體層形成於部分之絕緣 層上’絕緣層具有一接觸孔，接觸孔暴露部分之晝素電 極；接著’執行一第三道光罩製程，以形成一源極及—汲 極於接觸層之上，源極及汲極對應地與接觸層接觸，沒極 透過接觸孔與晝素電極耦接。 1323513

三達編號：TW244卯A • 為讓本發明能更明顯易懂，下文特舉較佳實施例，並 配合所附圖式，作詳細說明如下： 【實施方式】 實施例一 請同時參照第2A〜2C圖，第2A圖繪示本發明實施 例一的一種薄膜電晶體基板之圖案設計架構的俯視圖。第 2B繪示圖沿第2 A圖之剖面線2 A-2A，所視之薄膜電晶體基 • 板的剖面圖，第2C圖繪示應用第2B圖之薄膜電晶體基板 之顯示面板的示意圖。其中，為了清楚表達圖式說明’第 2A圖未顯示保護層結構，只於第2B〜2C圖中顯示保護層 結構。 顯示面板100包括一基板600及·一薄腺電晶體基板 200，薄膜電晶體基板200與基板600平行設置。薄膜電 晶體基板200包括一底材210、一第一掃描線220及一第 二掃描線（未繪示）、一第一資料線240及一第二資料線 籲 （未繪示）、一薄膜電晶體260以及一晝素電極270。第一 掃描線220及第二掃描線（未繪示）分別設置於底材210 上且相互平行，第一掃描線220及第二掃描線（未繪示） 各包括一第一導電層212及一第一金屬層220a。第一導電 層212設置於底材210上，第一金屬層220a設置於第一 導電層212上。第一資料線240及第二資料線（未繪示） 分別設置於底材210之上且相互平行，用以與第一掃描線 220及第二掃描線（未繪示）垂直交錯而定義出一晝素 1323513

三達編號：TW2449PA ' 205。所以，第2A〜2C圖以一晝素結構為例作說明。薄膜 電晶體260設置於晝素205中，用以與第一掃描線220及 . 第一資料線240耦接。晝素電極270設置於晝素205中， 用以與薄膜電晶體260耦接，其中該第一導電層212及晝 素電極270之材料相同。 本發明所屬之技術領域具有通常知識者，可知本發明 不限於此。例如，各第一導電層212及晝素電極270之材 料皆為一透明導電薄膜材料（transparent conductive oxide， Φ TC0)如姻錫氧化物（indium tin oxide, ITO )、銦辞氧化物 (indium zinc oxide，IZ0)等。顯示面板1〇〇更包括一液 晶層400設置於基板600及薄膜電晶體基板200之間，其 中基板600可以是一彩色濾光片基板。顯示面板1〇〇更可 設置於一第一偏光板650及一第二偏光板660之間，顯示 面板100並與一背光模組700夾置第二偏光板660，薄膜 電晶體基板200係鄰接二偏光板660，第一偏光板650及 第二偏光板660之光穿透軸方向相互垂直。此外，上述之 ❿ 薄膜電晶體基板200及基板600之間亦可形成電子源、電 洞源及有機發光材料層，即可構成一有機發光二極體 (organic light emitting diode ’ 0LED )顯示面板。 此外，薄膜電晶體基板更包括一第一絕緣層280，設 置於底材210之上，用以至少覆蓋部分之第一掃描線220 及晝素電極270。第一絕緣層280具有一第一接觸孔282， 薄膜電晶體260透過第一接觸孔282與晝素電極270耦接。 另外，薄膜電晶體260更包括一閘極214、一矽半導 1323513

' 三麵號：TW2449PA ' 體層266、一源極264及一汲極262。閘極214設置於底 材210及第一絕緣層280之間，閘極214為第一掃描線220 ' 之第一金屬層220a之一部分結構。矽半導體層266設置 於部分之第一絕緣層280上，並對應於閘極214設置。源 極264及汲極262設置於部分之第一絕緣層280之上，用 以對應地與接觸層290接觸，汲極262並透過第一接觸孔 282與晝素電極270耦接。 再者，薄膜電晶體260更包括一接觸層290，設置於 • 源極264、汲極262及矽半導體層266之間。源極264、 汲極262分別透過接觸層290與矽半導體層266耦接。 又’晝素電極270被共同電極線370隔開形成一第一 區272及一第二區274,第一區272具有一第一端272a及 一第二端272b ’第一端272a透過第一接觸孔282與汲極 262耦接。第二區274具有一第三端274a，薄膜電晶體基 板200上更包括一第二導電層3〇〇、一第二金屬層31〇、 一第二絕緣層320及一第三金屬層330。第二導電層300 鲁 以與晝素電極270電性隔絕之方式設置於底材210上，並 位於第二端272b及第三端274a之間。第二金屬層310設 置於第二導電層3〇〇上，第二絕緣層32〇設置於底材210 之上’第二絕緣層320用以覆蓋第二導電層300、第二金 屬層310、第二端272b及第三端274a，且與第一絕緣層 280暴露部分之晝素電極270。第二絕緣層32〇具有一第 二接觸孔322及一第三接觸孔324，第三金屬層330設置 於第二絕緣層320上，用以分別透過第二接觸孔322及第 12 1323513

—： TW2449PA 二接觸孔324與第二端272b及第三端274a耦接。第三金 屬層330、第二金屬層310及第二導電層300構成一儲存 電容360。其中第一導電層212及第二導電層300之材料 相同’第一金屬層220a及第二金屬層310之材料相同， 第〜絕緣層280及第二絕緣層320之材料相同，第三金屬 層330、源極264及汲極262之材料相同。共同電極線37〇 與第一掃瞄線22〇平行設置於底材210上，其中儲存電容 360之一電極為共同電極線370之部分結構。本實施例中， 該電極係由第一導電層300及第二金屬層310所構成，儲 存電容360之另〜電極由第三金屬層330構成。其中上述 之第一保護層34〇及第二保護層350亦可為同一層。再 者，該第一導電層212、第二導電層300及晝素電極270 亦可為同一層，且上述三者之材料亦可為透明導電材料。 上述之第一金屬層220a、第二金屬層310及閘極214亦可 為同·一層。 另外’本發明不限於此’例如薄膜電晶體基板200更 包括一第一保濩層34〇及一第二保護層35〇。第一保護層 340設置於第一絶緣層28〇之上，用以至少覆蓋源極加心 汲極262及部分之矽半導體層266。第二保護層35〇設置 於第二絕緣層320之上，用以至少覆蓋第三金屬層33〇。 其中，第一保護層340及第二保護層35〇暴露晝素電極27〇 之大部分區域；關於上述之金屬層如第一金屬層22〇a'第 二金屬層310、閘極214、掃描線、資料線等可為單層結 構或多層結構；關於上述之絕緣層可為單層結構或多層結 13 1323513

—違編號：TW2449PA 構；關於上述之保護層亦可為單層結構或多層結構。 至於本實施例之薄膜電晶體基板的製造方法，在此舉 - 例說明如下，但本實施例之技術並不侷限在此。 . 請參照第3圖，其繪示本發明之實施例一的薄膜電晶 體基板之製造方法流程圖。請同時參考第2A圖，首先， 在步驟301中，提供一作為薄膜電晶體基板之基礎的底材。 接著，進入步驟302中，執行一第一道光罩製程，以 形成一晝素電極270及一閘極214於底材210之上。閘極 眷 214形成於第一導電層212上，晝素電極270及第一導電 層212之材料相同，同時，形成第二導電層300與第二金 屬層310,其中第二金屬層310形成於第一導電層212上。 然後，進入步驟303中（請參照第4M圖），執行一第 二道光罩製程，以形成一絕緣層280a、一圖案化矽半導體 層266及一圖案化接觸層290c於底材210之上。絕緣層 280a覆蓋閘極214、第一導電層212及晝素電極270。圖 案化矽半導體層266形成於部分之絕緣層280a上；圖案 鲁 化接觸層290c形成於矽半導體層266上。絕緣層280a具 有一第一接觸孔282、一第二接觸孔322及一第三接觸孔 324，第一接觸孔282、第二接觸孔322及第三接觸孔324 暴露部分之晝素電極270。 接著，進入步驟304中’執行一第三道光罩製程，以 形成一源極264及一汲極262於圖案化接觸層290之上， 源極264及汲極262對應地與圖案化接觸層290c接觸， 汲極262透過第一接觸孔282與畫素電極270耦接。 1323513

三達編號：TW2449PA ' 然後，進入步驟305中，本步驟主要是形成保護層及 露出晝素電極。本步驟可不需光罩製程即可達成，例如使 . 用一雷射圖案化製程，以形成第一保護層340及第二保護 層350，同時，使晝素電極露出；或是利用源極264、汲 極262、閘極214、第三金屬層330作為光罩，從底材210 之背面執行一背向曝光製程；本步驟亦可以第四道光罩製 程來達成，例如蝕刻製程使畫素電極270露出。分別形成 一第一保護層340及一第二保護層350於第一絕緣層280 • 及第二絕緣層320之上，且暴露所需晝素電極270。其中 第一保護層280至少覆蓋源極264、汲極262及矽半導體 層266，第二保護層320至少覆蓋第三金屬層330。其中 第一保護層340及一第二保護層350可為同一層膜；第一 絕緣層280及第二絕緣層320可為同一層膜。進入步驟306 中，使晝素電極270露出步驟，此步驟包含移除上述保護 層與絕緣層之步驟，使所需之晝素電極270露出。至此係 完成薄膜電晶體基板200，然各步驟中如何執行光罩製程 •之詳細說明再附圖舉例如下，但本實施例之技術並不侷限 在此。 請參照第4A〜4T圖，其繪示本發明實施例一的一種 薄膜電晶體基板之製程剖面圖。步驟302中執行第一道光 罩製程之詳細步驟如下： 首先，如第4A圖所示，依序形成一導電材料層270a 可為一透明導電薄膜材料（transparent conductive oxide， TC0)如銦錫氧化物（indium tin oxide，ITO)、銦鋅氧化物 15 1323513

- 三達編號：TW2449PA ' (indium zinc oxide，IZO)等及一第一金屬材料層 3〇〇a 可 為銘、雜、銅、絡、欽專金屬及其合金等金屬材料於底材 . 210上，第一金屬材料層300a覆蓋導電材料層270a。 接著’如第4B圖所示’形成第一圖案化光阻層2〇〇a 於第一金屬材料層300a上。第一圖案化光阻層2〇〇a具有 厚區 201a、202a ’ 薄區 203a、204a，及開口 205a、206a、 207a、208a ’ 開口 205a、206a、207a、208a 暴露部分之第 一金屬材料層300a ;其中該圖案化光阻層步驟，包括一半 _ 色調（halftone)曝光技術或相關之灰階曝光技術。 然後，如第4C圖所示，去除部分之第一金屬材料層 300a，以形成一第一圖案化金屬層3〇〇b且暴露部分之導 電材料層270a。在此’例如以蝕刻方式去除部分之第一金 屬材料層300a。 接著，如第4D圖所示，去除部分之導電材料層27〇a， 以形成第一導電層212、晝素電極270及第二導電層300。 鲁 晝素電極270具有相互隔開之一第一區272及一第二區 274，第一區272具有第一端272a及一第二端272b，第二 區274具有一第三端274a。第二導電層300與畫素電極 27〇以電性隔絕之方式形成於第二端272b及第三端274a 之間。其中第一導電層212屬於薄膜電晶體260相關區 域、第二導電層300屬於儲存電容36〇相關區域。 然後，如第4E圖所示，去除薄區2〇3a、2〇乜，且分 別削薄厚區201a、202a為薄區2〇lb、202b，以暴露部分 之第一圖案化金屬層30〇b。在此，例如以氧氣灰化（〇xygen 16 1323513

" 三達編號：TW2449PA _ ashing )之方式去除薄區203a、204a，且分別削薄厚區 201a、202a 為薄區 201b、202b。 接著’如第4F圖所示，去除部分之第一圖案化金屬 層300b ’形成第一掃描線220及共同電極線370，第—掃 描線220之第一金屬層220a之一部分結構構成閘極214， 共同電極線370之一部分結構構成第二金屬層310，其中 第二導電層212及第二金屬層310,或只有第二金屬層31〇 將預定作為後述製程完成之儲存電容360之一電極結構 • (請參照第4R圖）。第一金屬層220a及第二金屬層31〇 分別形成於第一導電層212及第二導電層300上，閘極214 為部分之第一金屬層220a及部分之第一導電層212,或部 分之第一金屬層220a。在此，第一掃描線220、第二掃描 線（未顯示）及共同電極線3 7 0係同時完成。 然後，如第4G圖所示，去除薄區201b、202b ,至此 第一道光罩製程完成。 步驟303中執行第二道光罩製程之詳細步驟如下：首 • 先，請參照第4H圖，依序形成一絕緣層280a、一矽半導 體材料層266a及一接觸層290a於底材210之上，絕緣材 料層280a覆蓋晝素電極270、第一導電層212、第二導電 層300、第二金屬層310、第一金屬層220a及閘極214。 碎半導體材料層266a覆盖絕緣材料層280a，接觸層290a 覆蓋矽半導體材料層266a。 接著，請參照第41圖，形成第二圖案化光阻層200b 於接觸層290a上，第二光阻層200b具有厚區203b、薄區 17 ,· «3· 1323513

三達編號：TW2449PA 204b、205b、206b、207b、開口 208b、209b、210b。厚區 203b對應於閘極214，開口 208b、209b及210b分別對應 ‘ 於第一端272a、第二端272b及第三端274a，且暴露部分 之接觸層290a。其中該圖案化光阻層步驟，包括一半色調 (halftone)曝光技術或相關之灰階曝光技術。 然後’请參照第4 J圖，依序或一併去除部分之接觸層 290a及部分之矽半導體材料層266a，以分別形成第一圖案 化接觸層290b及圖案化矽半導體層266b ’且暴露部分之 _ 絕緣材料層280a。在此，例如以钱刻方式去除部分之接觸 層290a及部分之矽半導體材料層266a。 接著’請參照第4K圖，形成之一絕緣材料層280a 可為氮化矽（SiNx)、氧化矽（SiOx)等絕緣材料及所須之三 個接觸孔。絕緣層280a具有一第一接觸孔282、一第二接 觸孔322及一第三接觸孔324，第一接觸孔282、第二接 觸孔322及第三接觸孔324分別暴露部分之第一端272a、 部分之第二端272b及部分之第三端274a。在此，例如以 •姓刻方式去除部分之絕緣材料層280a。 然後，請參照第4L圖，去除薄區204b、205b、206b、 207b且削薄厚區2〇3b為一薄區211b，以暴露部分之第一 圖案化接觸層290b。在此，例如以氧氣灰化之方式去除薄 區 204b、205b、206b、207b 且削薄厚區 203b。 接著，請參照第4M圖，依序或一併去除部分之第一 圖案化接觸層290b及部分之圖案化矽半導體層266b，以 分別形成第二圖案化接觸層290c及矽半導體層266。在

三達編號：TW2449PA 此’例如以姓刻方式去除部分之第_圖案化接觸層29〇b 及部分之圖案化石夕半導體層266b。 然後，請參照第4N圖，去除薄區2Ub，至此第二道 光罩製程完成。 步驟304中執行第三道光罩製程之詳細步驟如下：首 先’請參照第40圖’形成-第二金屬材料層麻於絕緣 層280a之上，第二金屬材料層26〇a覆蓋第二圖案化接觸 層29〇c切半導體層266，且填充第—接觸孔282、第二 接觸孔322及第三接觸孔324。本實施例中，係以第二金 屬材料層260a與第4A圖之第一金屬材料層3〇〇a之材料 相同為例做說明，但實際上亦可採用不同之金屬材料。 接著’請參照第4P圖’形成一第三圖案化光阻層2〇〇c 於第二金屬材料層260a上，第三圖案化光阻層2〇〇c具有 一開口 201c，開口 201c至少對應於矽半導體層266之中 央。 然後，請參照第4Q圖，去除部分之第二金屬材料層 26〇a，以形成源極264、汲極262及第三金屬層330。在 此，例如以蚀刻方式去除部分之第二金屬材料層26〇a，且 同時形成第一資料線240及第二資料線（未顯示）；其中， 晝素電極於第三金屬層330、源極264、汲極262之下方 且透過接觸孔互相連接。第三金屬層33〇與源極264及汲 ，262相互隔開，且同一晝素電極透過第一接觸孔282與 第二接觸孔322分別與汲極262、第三金屬層330之一端 電性連接。汲極262透過第一接觸孔282與第一端272a

3達編號：TW2449PA 電性連接，第三 筮一山 、’蜀層330之一端透過第二接觸孔322與 弟一知272b電性遠技 =建接。弟二金屬層330之另一端透過第 二接觸孔324與第-山ο / 、弟二端274a電性連接。第三金屬層33〇 及第二導電層3GG形成一儲存電容 。或者是第三金屬層33〇只與第二金屬層形成儲 存電容。 接者，請參照第411圖，去除部分之第二圖案化接觸 層29〇C，以形成接觸層290於源極264、汲極262及矽半 導體層266之間。源極264、汲極262、石夕半導體戶266、 接觸層咖及_214形成薄膜電晶體26^/此層例如 以侧方式去除部分之第二圖案化接觸層29〇c。 然後，請參照第4S圖，去除第三圖案化光阻層2〇〇c， 至此第三道光罩製程完成。 另外在步驟305中，請參照第4了圖。可以執行一雷 射圖案化製程，以形成第—保護層34q及第二保護層35〇, 此製程包括—雷射除去晝素電極上之部分絕緣層280a之 步驟使得晝素電極270露出；或是利用源極264、汲極 262、閘極214、第三金屬層MO作為光罩，從底材携之 背面執行一背向曝光製程，以形成第一保護層34〇及第二 保差層350，此製程包括一蝕刻晝紊電極27〇上之保護層 與絕緣層之步驟使得晝素電極270露出；或是執行一第四 道光罩製程，以形成第一保護層34〇及第二保護層35〇, 此製程包括一蝕刻畫素電極270上之保護層與絕緣層之步 驟使得晝素電極270露出。 20 1323513

- 三達編號：TW2449PA - 其中第一絕緣層280及第二絕緣層320形成之方式， 係可在形成第一保護層340及第二保護層350之步驟之前 或之後去除部分之絕緣層280a，以形成相互隔開之第一絕 緣層280及第二絕緣層320,且暴露部分之晝素電極270。 • 在此，以在形成第一保護層340及第二保護層350之步驟 之後形成第一絕緣層280及第二絕緣層320為例作說明， 但本實施例之技術並不侷限在此。第一絕緣層280具有第 一接觸孔282，且覆蓋第一導電層212、閘極214及部分 參 之第一端272a、矽半導體層266、源極264及汲極262與 閘極214對應形成於部分之第一絕緣層280上。第二絕緣 層320具有第二接觸孔322及第三接觸孔324，且覆蓋第 二金屬層310、第二導電層300、部分之第二端272b及部 分之第三端274a，第三金屬層330形成於部分之第二絕緣 層320上，如第4T圖所示。至此薄膜電晶體基板200便 告完成。 • 實施例二 請同時參照第5A〜5B圖，第5A圖繪示本發明實施 例二的一種薄膜電晶體基板之圖案設計架構的俯視圖，第 5B圖繪示沿第5A圖之剖面線5A-5A’所視之薄膜電晶體基 板的剖面圖。本實施例之薄膜電晶體基板800與實施例一 之薄膜電晶體基板200的主要不同之處，在於第'貧料線 840、第一絕緣層880、第二絕緣層920、第三金屬層930、 共同電極線970、儲存電容960及晝素電極870。其中第 21 1323513

三號：TW244卯A ' 一資料線840係以第一金屬材料形成，並以第二金屬材料 連貫第一資料線840。畫素電極870之第一區872及第二 _ 區874係為連通之結構。 請參照第5C圖，其繪示沿第5A圖之剖面線5C-5C’ 所視之薄膜電晶體基板的剖面圖。第一資料線840包含一 第一上金屬層842、一第一下金屬層844及一第一下導電 層846，第一下金屬層844形成於第一下導電層846上， 第一上金屬層842透過第四接觸孔884、第五接觸孔886 • 耦接第一下金屬層844以連通第一資料線840。 請參照第5D圖，其繪示沿第5A圖之剖面線5D-5D’ 所視之薄膜電晶體基板的剖面圖。共同電極線970包含一 第二上金屬層972、上述之第二金屬層310及第二導電層 300，第二上金屬層972透過第六接觸孔926、第七接觸孔 928耦接上述之第二金屬層310。其餘與實施例一相同之 結構者，繼續沿用其標號，不再贅述。 在製程方法上的不同之處，在於第一道光罩中，形成 _ 第一下金屬層844及第一下導電層846。第一下金屬層844 與上述之第一金屬層220a之材料相同，第一下導電層846 與上述之第一導電層212之材料相同。 此外，第二道光罩製程中，圖案化絕緣層上另形成第 四接觸孔884、第五接觸孔886、第六接觸孔926、第七接 觸孔928。第四接觸孔884及第五接觸孔886暴露部分之 第一下金屬層844，第六接觸孔926及第七接觸孔928暴 露部分之第二金屬層310。 〆 -^5· 、· 22 1323513

三達編號：TW2449PA _ 另外，在第三道光罩製程中，形成一第二金屬材料層 於圖案化絕緣層之上，第二金屬材料層填充第四接觸孔 . 884、第五接觸孔886、第六接觸孔926及第七接觸孔928。 第二金屬材料層經蝕刻後，形成第一上金屬層842、第二 上金屬層972。第一及第二上金屬層842、972分別透過第 四及第五接觸孔884、886耦接第一下金屬層844，第一下 金屬層844形成於第一下導電層846上。第一上金屬層842 與源極864連通。第一上金屬層842藉由第四接觸孔884 • 及第五接觸孔886橋接第一資料線840,第二上金屬層972 藉由第六接觸孔926及第七接觸孔928橋接共同電極線 970 ° 本發明上述實施例所揭露之顯示面板及其薄膜電晶 體基板之製造方法，係以三道或四道光罩製程完成薄膜電 晶體基板的製作，可有效降低面板製程之成本及所需時 間。 综上所述，雖然本發明已以較佳實施例揭露如上，然 • 其並非用以限定本發明，任何熟習此技藝者，在不脫離本 發明之精神和範圍内，當可作各種之更動與潤飾，因此本 發明之保護範圍當視後附之申請專利範圍所界定者為 準，例如閘極、源極與〉及極、石夕半導體層、接觸層等之圖 案大小等均非用以限定本發明。 23 1323513

三達編號：TW2449PA 【圖式簡單說明】 第1A〜1E圖繪示乃傳統之薄膜電晶體基板的製程剖 . 面圖； 第2A圖繪示本發明實施例一的一種薄膜電晶體基板 之圖案設計架構的俯視圖； 第2B圖繪示沿第2A圖之剖面線2A-2A’所視之薄膜 電晶體基板的剖面圖， 第2C圖繪示應用第2B圖之薄膜電晶體基板之顯示 φ 面板的示意圖； 第3圖繪示本發明之實施例一的薄膜電晶體基板之 製造方法流程圖； 第4A〜4T圖繪示本發明實施例一的一種薄膜電晶體 基板之製程剖面圖； 第5A圖繪示本發明實施例二的一種薄膜電晶體基板 之圖案設計架構的俯視圖； 第5B圖繪示沿第5A圖之剖面線5A-5A’所視之薄膜 鲁 電晶體基板的剖面圖， 第5C圖繪示沿第5A圖之剖面線5C-5C’所視之薄膜 電晶體基板的剖面圖，以及 第5D圖繪示沿第5A圖之剖面線5D-5D’所視之薄膜 電晶體基板的剖面圖。 〆 ·>-· 24 1323513

三達編號：TW2449PA 【主要元件符號說明】 1〇 :底板 11、214 :閘極 12 :閘極絕緣層 13 :非晶矽矽半導體層 14、 290 :接觸層 15、 260 :薄膜電晶體 16、 262、862 :汲極 • 17 :保護層 18、 270 :晝素電極 19、 264、864 :源極 20 :接觸孔 21、200 ' 800 :薄膜電晶體基板 100 :顯示面板 200a :第一圖案化光阻層 200b :第二圖案化光阻層 參 200c :第三圖案化光阻層 201a、202a、203b :厚區 203a、204a、201b、202b ' 204b、205b、260b、207b、 211b :薄區 205a、206a、207a、208a、208b、209b、210b、201c : 開口 205、805 :晝素 210 :底材 25 1323513

三達編號：TW2449PA 220 :第一掃描線 220a :第一金屬層 240、840 :第一資料線 260a :第二金屬材料層 266 :矽半導體層 266a :矽半導體材料層 266b ： 270a ： # 272 ： 272a ： 272b : 274 ： 274a ： 280 ' 280a ： 282 ： • 290a : 290b : 290c ： 300 ： 300a : 300b : 310 : 320 > 圖案化矽半導體層 導電材料層 第一區 第一端 第二端 第二區 第三端 880 ··第一絕緣層 絕緣層 第一接觸孔 接觸層 第一圖案化接觸層 第二圖案化接觸層 第二導電層 第一金屬材料層 第一圖案化金屬層 第二金屬層 920 :第二絕緣層 26 1323513

" 三達編號：TW2449PA ' 322 :第二接觸孔 324 :第三接觸孔 330、930 :第三金屬層 340、940 :第一保護層 350、950 :第二保護層 360、960 :儲存電容 370、970 :共同電極線 400 :液晶層 • 600 :基板 650 :第一偏光板 660 :第二偏光板 700 :背光模組 842 :第一上金屬層 844 :第一下金屬層 846 :第一下導電層 884 :第四接觸孔 • 886 :第五接觸孔 926 :第六接觸孔 928 :第七接觸孔 972 :第二上金屬層 r 27

Claims (1)

1323513 三達編號：TW2449PA 十、申請專利範圍： 1. 一種顯示面板，包括： 一基板；以及 一薄膜電晶體基板，與該基板平行設置，並包括： 一底材； 一第一掃描線及一第二掃描線，設置於該底材 上，各包括： 一第一導電層，設置於該底材上；及 • 一第一金屬層，設置於該第一導電層上； 一第一資料線及一第二資料線，設置於該底材 之上，用以與該第一掃描線及該第二掃描線垂直交錯而定 義出一晝素； 一薄膜電晶體，設置於該晝素中，用以與該第 一掃描線及該第一資料線耦接；及 一晝素電極，設置於該畫素中，用以與該薄膜 電晶體耦接，各該第一導電層及該晝素電極之材料相同。 • 2.如申請專利範圍第1項所述之顯示面板，其中各 該第一導電層及該晝素電極之材料皆為透明導電材料。 3. 如申請專利範圍第1項所述之顯示面板，其中各 該第一導電層及該晝素電極之材料皆為一透明導電薄膜 材料（transparent conductive oxide，TCO)。 4. 如申請專利範圍第1項所述之顯示面板，其中該 薄膜電晶體基板更包括： 一第一絕緣層，設置於該底材之上，用以至少覆蓋部 28 1323513 三達編號：TW2449PA ' 分之該第一掃描線及該晝素電極，該第一絕緣層具有一第 一接觸孔，該薄膜電晶體透過該第一接觸孔與該晝素電極 _ 耦接。 5. 如申請專利範圍第4項所述之顯示面板，其中該 薄膜電晶體更包括： 一閘極，設置於該底材及該第一絕緣層之間，該閘極 為該第一掃描線之該第一金屬層之一部分結構； 一矽半導體層，設置於該第一絕緣層上；以及 φ 一源極及一汲極，設置於該第一絕緣層之上，用以對 應地與該矽半導體層之二端耦接，該汲極透過該第一接觸 孔與該晝素電極耦接。 6. 如申請專利範圍第5項所述之顯示面板，其中該 薄膜電晶體更包括： 一接觸層，設置於該源極、該汲極及該矽半導體層之 間。 7. 如申請專利範圍第5項所述之顯示面板，其中該 # 晝素電極具有相互隔開之一第一區及一第二區，該第一區 具有一第一端及一第二端，該第一端透過該第一接觸孔與 該汲極耦接，該第二區具有一第三端，該薄膜電晶體基板 更包括： 一第二導電層，與該晝素電極以電性隔絕之方式設置 於該底材上，並位於該第二端及該第三端之間； 一第二金屬層，設置於該第二導電層上； 一第二絕緣層，設置於該底材之上，用以覆蓋該第二

29 1323513 三達編號：TW2449PA 導電層、該第二金屬層、該第二端及該第三端，且與該第 一絕緣層暴露部分之該晝素電極，該第二絕緣層具有一第 . 二接觸孔及一第三接觸孔；以及 一第三金屬層，設置於該第二絕緣層上，用以分別透 過該第二接觸孔及該第三接觸孔與該第二端及該三端耦 接； 其中，該第三金屬層、該第二金屬層及該第二導電層 構成一儲存電容。 • 8.如申請專利範圍第7項所述之顯示面板，其中各 該第一導電層及該第二導電層之材料相同。 9. 如申請專利範圍第7項所述之顯示面板，其中各 該第一金屬層及該第二金屬層之材料相同。 10. 如申請專利範圍第7項所述之顯示面板，其中該 第一絕緣層及該第二絕緣層之材料相同。 11. 如申請專利範圍第7項所述之顯示面板，其中該 第三金屬層、該源極及該没極之材料相同。 ® 12.如申請專利範圍第7項所述之顯示面板，其中該 薄膜電晶體基板更包括： 一第一保護層，設置於該第一絕緣層之上，用以至少 覆蓋該源極、該汲極及該矽半導體層；以及 一第二保護層，設置於該第二絕緣層之上，用以至少 覆蓋該第三金屬層。 13.如申請專利範圍第1項所述之顯示面板，更包括： 一液晶層5設置於該基板及該薄膜電晶體基板之間。 30 1323513 三達編號：TW2449PA — 14.如申請專利範圍第13項所述之顯示面板，其中 該基板為一彩色濾光片基板。 . 15,如申請專利範圍第13項所述之顯示面板，其中 該顯示面板設置於一第一偏光板及一第二偏光板之間’並 與一背光模組夾置該第二偏光板，其中該薄膜電晶體基板 鄰接該第二偏光板。 16.如申請專利範圍第15項所述之顯示面板，其中 該第一偏光板及該第二偏光板之光穿透轴方向相互垂直。 • 17.如申請專利範圍第1項所述之顯示面板，為一有 機發光二極體（organic light emitting diode，OLED)顯示 面板。 18. —種顯示面板，包括： 一基板；以及 一薄膜電晶體基板，與該基板平行設置，並包括： 一底材； 一晝素電極，設置於該底材上，並具有一第一 •端; 一第一絕緣層，設置於該底材之上，用以覆蓋 該第一端，該第一絕緣層具有一第一接觸孔；以及 一薄膜電晶體，包括： 一閘極，設置於該底材及該第一絕緣層之 間； 一矽半導體層，設置於該第一絕緣層上及 一源極及一汲極，設置於該第一絕緣層之

31 1323513 ' 三達編號：TW2449PA 上，用以對應地與該矽半導體層之二端耦接，該汲極透過 該第一接觸孔與該晝素電極耦接。 19. 如申請專利範圍第18項所述之顯示面板，其中 該薄膜電晶體基板更包括： ‘ 一第一導電層，設置於該底材及該閘極之間，該第一 導電層及該晝素電極之材料相同。 20. 如申請專利範圍第19項所述之顯示面板，其中 該第一導電層及晝素電極之材料皆為透明導電材料。 Φ 21.如申請專利範圍第19項所述之顯示面板，其中 該第一導電層及晝素電極之材料皆為一透明導電薄膜材 料（transparent conductive oxide，TCO) ° 22.如申請專利範圍第18項所述之顯示面板，其中 該畫素電極具有相互隔開之~~-弟.一區及一弟--區’ 5亥第· 區具有一第一端及一第二端，該第一端透過該第一接觸孔 與該汲極耦接，該第二區具有一第三端，該薄膜電晶體基 板更包括： • 一第一導電層，與該晝素電極以電性隔絕之方式設置 於該底材上，並位於該第二端及該第三端之間； 一第一金屬層，設置於該第一導電層上； 一第二絕緣層，設置於該底材之上，用以覆蓋該第一 導電層、該第一金屬層、該第二端及該第三端，且與該第 一絕緣層暴露部分之該晝素電極，該第二絕緣層具有一第 二接觸孔及一第三接觸孔；以及 一第二金屬層，設置於該第二絕緣層上，用以分別透 S 32 1323513 * 三達編號：TW2449PA ' 過該第二接觸孔及該第三接觸孔與該第二端及該三端耦 接； 其中，該第二金屬層、該第一金屬層及該第一導電層 構成一儲存電容。 23. 如申請專利範圍第22項所述之顯示面板，其中 該第一導電層及該晝素電極之材料相同。 24. 如申請專利範圍第22項所述之顯示面板，其中 該閘極及該第一金屬層之材料相同。 • 25.如申請專利範圍第22項所述之顯示面板，其中 該第一絕緣層及該第二絕緣層之材料相同。 26. 如申請專利範圍第22項所述之顯示面板，其中 該第二金屬層、該源極及該沒極之材料相同。 27. 如申請專利範圍第22項所述之顯示面板，其中 該薄膜電晶體基板更包括： 一第一保護層，設置於該第一絕緣層之上，用以至少 覆蓋該源極、該汲極及該矽半導體層；以及 • 一第二保護層，設置於該第二絕緣層之上，用以至少 覆蓋該第二金屬層。 28. 如申請專利範圍第18項所述之顯示面板，其中 該薄膜電晶體更包括： 一接觸層，設置於該源極、該汲極及該矽半導體層之 間。 29. 如申請專利範圍第18項所述之顯示面板，更包 括： 33 1323513 ' 三達編號：TW2449PA " 一液晶層5設置於該基板及該薄膜電晶體基板之間。 30. 如申請專利範圍第29項所述之顯示面板，其中 該基板為一彩色濾光片基板。 31. 如申請專利範圍第29項所述之顯示面板，設置 於一第一偏光板及一第二偏光板之間’並與一背光模組夾 置該第二偏光板，其中該薄膜電晶體基板鄰接該第二偏光 板。 32. 如申請專利範圍第31項所述之顯示面板，其中 φ 該第一偏光板及該第二偏光板之光穿透軸方向相互垂直。 33. 如申請專利範圍第18項所述之顯示面板，為一 有機發光二極體（organic light emitting diode，OLED)顯 示面板。 34. —種顯示面板，包括： 一基板；以及 一薄膜電晶體基板，與該基板平行設置，並包括： 一底材； • 一晝素電極及一第一導電層，相互隔開地設置 於該底材上，該晝素電極及該第一導電層之材料相同；及 一薄膜電晶體，包括： 一閘極，設置於該第一導電層上； 一矽半導體層，設置於該閘極之上；及 一源極及一汲極，對應地與該矽半導體層 之二端耦接，該汲極用以與該晝素電極耦接。 34 1323513 三達編號：TW2449PA ' 35.如申請專利範圍第34項所述之顯示面板，其中 該第一導電層及該晝素電極之材料皆為透明導電材料。 . 36.如申請專利範圍第34項所述之顯示面板，其中 該第一導電層及晝素電極之材料皆為一透明導電薄膜材 料（transparent conductive oxide, TCO)。 37. 如申請專利範圍第34項所述之顯示面板，其中 該薄膜電晶體基板更包括： 一第一絕緣層’設置於該底材之上’用以至少覆盖該 參 第一導電層、該閘極及部分之該晝素電極，該第一絕緣層 具有一第一接觸孔，該汲極透過該第一接觸孔與該晝素電 極耦接。 38. 如申請專利範圍第34項所述之顯示面板，其中 該薄膜電晶體更包括： 一接觸層，設置於該源極、該汲極及該矽半導體層之 間。 39. 如申請專利範圍第34項所述之顯示面板，其中 鲁該晝素電極具有相互隔開之一第一區及一第二區，該第一 區具有一第一端及一第二端，該第一端透過該第一接觸孔 與該汲極耦接，該第二區具有一第三端，該薄膜電晶體基 板更包括： 一第二導電層，與該晝素電極電性隔絕之方式設置於 該底材上，並位於該第二端及該第三端之間； 一第一金屬層，設置於該第二導電層上； 一第二絕緣層’設置於該底材之上’用以覆盡該弟二 35 1323513 " 三達編號：TW2449PA " 導電層、該第一金屬層、該第二端及該第三端，且與該第 一絕緣層暴露部分之該晝素電極，該第二絕緣層具有一第 . 二接觸孔及一第三接觸孔；以及 一第二金屬層，設置於該第二絕緣層上，並分別透過 該第二接觸孔及該第三接觸孔與該第二端及該三端耦接； 其中，該第二金屬層、該第一金屬層及該第二導電層 構成一儲存電容。 40. 如申請專利範圍第39項所述之顯示面板，其中 # 該第一導電層及該第二導電層之材料相同。 41. 如申請專利範圍第39項所述之顯示面板，其中 該閘極及該第一金屬層之材料相同。 42. 如申請專利範圍第39項所述之顯示面板，其中 該第一絕緣層及該第二絕緣層之材料相同。 43. 如申請專利範圍第39項所述之顯示面板，其中 該第二金屬層、該源極及該汲極之材料相同。 44. 如申請專利範圍第39項所述之顯示面板，其中 • 該薄膜電晶體基板更包括： 一第一保護層，設置於該第一絕緣層之上，用以至少 覆蓋該源極、該汲極及部分之該矽半導體層；以及 一第二保護層，設置於該第二絕緣層之上，用以至少 覆蓋該第二金屬層。 45. 如申請專利範圍第34項所述之顯示面板，更包 括： 一液晶層’設置於該基板及該薄膜電晶體基板之間。 36 1323513 ' 三達編號：TW2449PA 46.如申請專利範圍第34項所述之顯示面板，其中 該基板為一彩色濾光片基板。 • 47.如申請專利範圍第34項所述之顯示面板，設置 於一第一偏光板及一第二偏光板之間，並與一背光模組夾 置該第二偏光板’其中該薄膜電晶體基板鄰接該第二偏光 板。 48.如申請專利範圍第47項所述之顯示面板，其中 該第一偏光板及該第二偏光板之光穿透軸方向相互垂直。 • 49.如申請專利範圍第34項所述之顯示面板，為一 有機發光二極體（organiclightemittingdi〇de，〇LE]D)顯 示面板。 50. —種薄膜電晶體基板之製造方法，包括： 提供一底材； 執行一第一道光罩製程，以形成一第一導電層、一晝 素電極及一閘極於該底材之上，該閘極形成於該第一導電 層上’#亥晝素電極及該第一導電層之材料相同； 眷 執行一第二道光罩製程，以形成一矽半導體層於該底 材之上，一絕緣層覆蓋該閘極、該第一導電層及該晝素電 極’該矽半導體層形成於該絕緣層上，該絕緣層具有一第 一接觸孔’該第一接觸孔暴露部分之該晝素電極；以及 執行一第三道光罩製程，以形成一源極及一、及極於一 第一絕緣層之上，該源極及該汲極對應地與該發半導體層 之—端輕接’該没極透過該第一接觸孔與該晝素電極搞 接。 37 三達編號：TW2449PA d::專利範圍第5。項所述之方法，…# 仃該第1光罩製程之步驟更包括： 4 /、令該執 材上依^成“I電材料層及-第4屬材料層於該底 材料層覆蓋該導電材料層；以及 第一圖案化光阻層具有一第、/金屬材料層上，該 開口，該第一η口異！ 、-第-薄區及-第— 去除部‘4路之該第—金屬材料層； 金屬層且暴露部；㈣成-第-圖案化 區 該第一區具有一第一端及 第 書之該導電材料層，以形成該第—導電層、該 第-區及—第r導電層’該晝素電極具有相互隔開之- 第三端，該第二導電層與該晝素電極ΐ性 /、节/ 3 ㈣二端及該第三端H第一導電 曰q第一導電層及該晝素電極之材料相同； 暴露薄區且削薄該第—厚區為—第二薄區，以 恭路邛刀之第一圖案化金屬層； 第部分之該第—圖案化金屬層，以形成該閘極及該 層，该閘極及該第一金屬層分別升》成 一 J層及該第二導電層上，該第-金屬層“: 丨°」，以及 去除該第二薄區。 —52.如申請專利範圍第51項所述之方法，其中該執 仃該第二道光罩製程之步驟更包括： 1323513 三達編號：TW2449PA " 依序形成一絕緣材料層、一通道材料層及一接觸層於 該底材之上’該絕緣材料層覆盖該晝素電極、該第' —導電 層、該第二導電層、該第一金屬層及該閘極，該通道材料 層形成於該絕緣材料層上，該接觸層形成於該通道材料層 上； 形成該第二圖案化光阻層於該接觸層上，該第二光阻 層具有一第二厚區、一第三薄區、一第二開口、一第三開 口及一第四開口，該第二厚區對應於該閘極，該第二開 • 口、該第三開口及該第四開口分別對應於該第一端、該第 二端及該第三端，且暴露部分之該接觸層； 去除部分之該接觸層及部分之該通道材料層，以分別 形成該第一圖案化接觸層及該圖案化矽半導體層，且暴露 部分之該絕緣材料層； 去除部分之該絕緣材料層，以形成該絕緣層，該絕緣 層具有該第一接觸孔、一第二接觸孔及一第三接觸孔，該 第一接觸孔、該第二接觸孔及該第三接觸孔分別暴露部分 • 之該第一端、部分之該第二端及部分之該第三端； 去除該第三薄區且削薄該第二厚區為一第四薄區，以 暴露部分之該第一圖案化接觸層； 去除部分之該第一圖案化接觸層及部分之該圖案化 矽半導體層，以分別形成該第二圖案化接觸層及該矽半導 體層；以及 去除該第四薄區。 39 1323513 三達編號：TW2449PA ' 53.如申請專利範圍第52項所述之方法，其中該執 行該第三道光罩製程之步驟更包括： ^ 形成一第二金屬材料層於該絕緣層之上，該第二金屬 材料層覆蓋該第二圖案化接觸層及該矽半導體層，且填充 該第一接觸孔、該第二接觸孔及該第三接觸孔；以及 形成一第三圖案化光阻層於該第二金屬材料層上，該 第三圖案化光阻層具有一第五開口，該第五開口至少對應 於該矽半導體層之中央； • 去除部分之該第二金屬材料層，以形成該源極、該汲 極及一第二金屬層，該第二金屬層與該源極及該汲極相互 隔開，該汲極透過該第一接觸孔與該第一端電性連接，該 第二金屬層之一端透過該第二接觸孔與該第二端電性連 接，該第二金屬層之另一端透過該第三接觸孔與該第三端 電性連接，該第二金屬層、該第一金屬層及該第二導電層 形成一儲存電容，該第二金屬層、該源極及該汲極之材料 相同； • 去除部分之該第二圖案化接觸層，以形成該接觸層於 該源極、該汲極及該矽半導體層之間；以及 去除該第三圖案化光阻層。 54.如申請專利範圍第53項所述之方法，更包括： 去除部分之該絕緣層，以形成相互隔開之該第一絕緣 層及一第二絕緣層，且暴露部分之該晝素電極，該第一絕 緣層具有該第一接觸孔，且覆蓋該第一導電層、該閘極及 部分之該第一端，該矽半導體層、該源極及該汲極與該閘 Ξ達編號：TW2449PA 該部f，該第-絕緣層上’該第二絕緣層具有 第二導電層二觸，，且覆蓋該第-金屬層、該 金屬層形“該第三端’該第二 Μ’如申請專利範圍第54項所述之方法，更包括· 第且暴露料之職素電極，該 第-保二至）覆錢源極、舰極及該料*體層，該 第一保濩層至少覆蓋該第二金屬層。 56.如申請專利範圍第55項所述之方法，豆 成該第-保護層及該第二保制之步驟更包括：〜 執行-雷射圖案化製程，以形成該第 二保護層。 又θ第 57·如申請專利範圍第55項所述之方法，其 成該第-保護層及該第二保護層之步驟中，更包括：/ 7 利^=原極、該沒極、該閉極、該第二金屬層作為光 罩’從该底材之背面執行—背向曝光製程， 保護層及該第二保護層。 战该第一 、如申請專利範圍第55項所述之方法，其中 成該第一保護層及該第二保護層之步驟更包括：μ/ 執行-第四道光單製程，以形成該第一保 二保護層。 ㈢夂这弟

41