TWI321794B - - Google Patents

Description

九、發明說明： 【發明所屬之技術領域】 本發明係m種具備虛擬接地線型之記祕 導體記憶裝置。 【先前技術】 • β近年來，伴隨手機之高魏化及在記憶卡、外儲存器市 場上之用途擴大’快閃記憶體朝大容量化及低成本化進 • 展。因此’為了因應大容量化及低成本化，稱為多值方式 及虛擬接地型之記憶格陣列方式之實效格面積小 : 繼被開發出來。尤其係虛擬接地型之記憶格陣列方式，由 • 於其各個記憶格之面積能夠藉由電路之改進而縮因此 在同-製程下能夠實現晶片面積較小之裝置。然而 擬接地型之記憶格陣列方式下，在讀出動作中無法忽略來

自鄰接記憶格之漏洩電流’欲實現高速及高精度之 需要做各種改進。 °出貝J • 作為使用虛擬接地型之記憶格陣列之快閃記憶體之一 種’提出有如圖6所示之虛擬接地型之記憶格陣列⑼如 參照非專利文㈣。兹就該虛擬接地型之記憶格陣列之讀 出方法進行說明。在選擇記憶格2進行讀出之情形，首先 向BLSELn施加讀出電壓Vcc，並選擇含有選擇記 區段。繼之，向字元線WLi + 1施加5 v，向其他字^線施 力V然後，向位元線BLk施加讀出電壓1 v，蔣j —· ( +1)、BL(k+2)、...接地於〇 v。此時，為了將 出電壓給予讀出格2之汲極’向SELn,施加讀出電壓VC:， 115781.doc 1321794 向SELn施加Ο V。藉此，因作為讀出對象之選擇記憶格2之 沒極上施加有讀出電壓1 V ’且源極接地於〇 ν，因此，能 夠藉由讀出放大器檢測流經選擇記憶格2之電流，進行讀 出。

[非特許文獻 1] Anirban Roy 等，"a NEW FLASH

ARCHITECTURE A 5.8λ2 SCALABLE AMG FLASH CELL" . Symposium on VLSI Technology Digest of Technical Papers，P67，1997年 [發明所欲解決之問題] 然而，在虛擬接地型之記憶格陣列中，在讀出任意之選 擇記憶格時，由於鄰接於選擇記憶格之源極側（第2位元線 側）之第2鄰接記憶格之電流之潛行會因第2鄰接記憶格之 狀態而產生變動，因此，存在選擇記憶格之源極側之位元 線之電阻（以下稱為源極電阻）隨著第2鄰接記憶格之狀態而 變動、選擇記憶格之臨限值電壓Vt受到影響（以下將該等 對臨限值電壓之影響稱為「虛擬接地雜訊」）之問題。 關於因電《潛行所產生之源極電阻之變冑，以上述先前 技術中之虛擬接地雜訊為例加以說明。圖7係顯示上述先 月J技術之虛擬接地型記憶格陣列之讀出動作時之電壓施加 $件。在以選擇記憶格2作為讀出對象進行讀出時，若假 "又鄰接於選擇s己憶格源極側之第2鄰接記憶格4在Ο”時之 源極電阻為RM ’則第2鄰接記憶格4在ON時源極電阻為 亦即，藉由第2鄰接記憶格4之臨限值電壓Vt之變 化源極電阻變動為Rbl/2。藉此，選擇記憶格2之反饋偏 115781.doc 1321794 壓產生變動’選擇記憶格2之臨限值電壓vt產生變化。因 此’因為已完成寫入之選擇記憶格2受到其後所寫入之第2 鄰接S己憶格4之影響，臨限值電壓產生變動，所以第2鄰接 己It格4寫人兀成後之選擇記憶格2之臨限值電壓v t之分佈 與上述變動相應地變寬，對於多值記憶體等要求臨限值電 壓Vt分佈狹窄之記憶體裝置而言，成為一大問題。 【發明内容】 本發明係鑑於上述問題而完成者，其目的在於提供―種 +導體記憶裝置，其能夠降低因鄰接記憶格之臨限值電壓 變化對選擇記憶格造成之影響。 [解決問題之方法] ，為達成上述目的之本發明之半導體記憶裝置其第丄特 徵在於：其具備將非揮發性記憶格沿列及行方向排列成矩 陣狀之記憶格陣列，上述非揮發性記憶格係包含】個第】電 極、1對第2電極及能夠蓄存並伴拉你哲。 首卄卫保得從别述第2電極所注入 之電荷之電荷保持部，且能夠藉 月U乃棺田筏狀刖述第丨電極之電 位與前述電荷保持部之電荷蓄存| 电仃畜存1而變化之前述第2電極 間之導通狀態而讀出記情内交去. ㈣内合者，並且，前述半導體記憶 裝置將位於同一列之前述記怜格 愿格之刖述第1電極分別連接 於共同之字元線，並在沿列方向鄰 闻按之2個刖述記憶格間 連接前述第2電極彼此，將位於 4 仃之刖述記憶格之一 方之前述第2電極連接於共同之坌 _ 、U之第1位兀線，將位於同一行 之前述記憶格之另一方之前述第 , 疋弟2電極連接於共同之第2位 元線，將前述第1位元線與前述第 步证70線分別交互配置複 II5781.doc 。 數條；且前述半導體記憶裝置包含： 時，選擇連接於嘈出斟金 路’係在讀出 接於靖出對象之選擇記憶袼之丨 線與前述第2位元磕，if a 了別述第〗位το 1讀出電壓二：擇之前述第1位元線施加第 ’向所選擇之前述第2位元線施加第2 壓，以檢測流入前述選擇 ° 雷厥綠“ 史彈°己隐格之5己憶格電流之大小者； 加機構，係向第2鄰接位元線施 :所::2—選擇之前述第1位元線之= =ΓΓ第2位元線所鄰接之前述第1位元線者;及 =機構’係將所選擇之前述第2位元線與前述第2鄰接位 元線短路者。 根據上述特徵之本發明’因為將作為讀出對象之選擇記 憶格之第2位元線（源極側）與第2鄰接記憶格之第㈣接位元 線短路：且向第2鄰接位元線施加與第2位元線相同之第2 6賣出電塵’所以’基本上能夠抑制因源極側之第2鄰接記 憶格之臨限值電㈣之變化所引起之虛擬接地雜訊。而 且，能夠抑制因在選擇記憶格相反側與第2鄰接記憶格鄰 接之記憶格之臨限值電麼vt之變化所引起之源極電阻之變 化，能夠比先前技術更降低虛擬接地雜訊。如此，由於能 夠抑制虛擬接地雜訊、高精度地控制臨限值電壓，因此， 使旨在實現多值之高精度之臨限值電壓Vt之控制成為可 月έ °而且能夠進行高精度之讀出。 上述特徵之半導體記憶裝置，其第2特徵在於：在讀出 時，前述電壓施加機構進一步向所選擇之前述第2位元線 之相反側之前述第2鄰接位元線所鄰接之1條以上之位元線 115781.doc 施加前述第2讀出電壓β 根據上述特徵之本發明，能夠更有效地抑制因鄰接記憶 之臨限值電壓Vt之變化所引起之源極電阻之變化。 上述任-特徵之半導體記憶裝置，其第3特徵在於：在 =出時，前述電壓施加機構進一步向第⑽接位元線施加 則述第1讀出電麼，該第1鄰接位元線係所選擇之前述第2 ^線之相反側之所選擇之前述^位元線所鄰接之前述 第=讀者，且前述短路機構將所選擇之前述^位元線 則述第1鄰接位元線短路。 上述特徵之半導體記憶裝置，其第4特徵在於：在讀出 時，前述電壓施加機構進一步向所選擇之前述第】位元線 ，相反側之前述第1鄰接位元線所鄰接之1條以上之位元線 施加前述第1讀出電壓。 上述任一特徵之半導體記憶裝置，其第5特徵在於：前 迷短路機構在前述字元線方向上每隔_㈣⑽由同一控 制線連接各個閘極。 根據上述特徵之本發明，能夠將控制線之 2條，且能夠有效地降低源極電阻。 ，為達成上述目的之本發明之半導體記憶裝置，其第6特 2於^其具備將非揮發性記憶格沿列及行方向排列成矩 之記憶格陣列，上述非揮發性記憶格係包含1個第i電 1對第2電極、及能夠蓄存並保持從前述第2電極所注 入之電荷之電荷保持部，並能夠藉由按照前述第】電極之 電位與前述電荷保持部之電荷蓄存量而變化之前述第之電 115781.<j〇c 1321794 極間之導通狀態’讀出記憶内容者；且前述半導體記憶裝 置將位於同一列之前述記憶格之前述第丨電極分別連接於 共同之字元線，並在沿列方向鄰接之2個前述記憶格間連 接前述第2電極彼此，將位於同一行之前述記憶格之一方 之前述第2電極連接於共同之第丨位元線，將位於同一行之 刖述記憶格之另一方之前述第2電極連接於共同之第2位元 線，將前述第1位元線與前述第2位元線分別交替配置複數 條；並以特定數之字元線單位構成區塊，在前述每個區塊 中於則述區塊内之第1位元線及第2位元線之端部具備區 塊選擇電晶體，前述區塊選擇電晶體連接於主位元線；且 前述半導體記憶裝置包含：讀出電路，係在讀出時，選擇 連接於讀出對象之選擇記憶格之1對前述第ι位元線與前述 第2位元線，並向所選擇之前述第丨位元線施加第丨讀出電 壓’向所選擇之前述第2位域施加第2讀出電壓，以檢測 流入前述選擇記憶格之記憶格電流之大小者；電麗施加機 構係向第2鄰接位元線施加前述第2讀出電壓，該第2鄰 接位το線係所選擇之前述第j位元線之相反側之所選擇之 前述第2位元線所鄰接之前述第1位元線者；及短路機構， 係將連接於所選擇之前述第2位元線之主位元線與連接於 前述第2鄰接位元線之主位元線短路者。 根據上述特徵之本發明，藉由在主位元線上設置旁路電 晶體’由複數區塊丘直 热 尨，、旱，此夠降低晶片面積之成本。此 外’根據上述特徵之本發明，因為將作為讀出對象之選擇 記憶格之第2位元線（源極侧）與第2鄰接記憶格之第2鄰接位 J1578I.doc /^4 元線短路，且向第2鄰接位元線施加與第2位元線相同之第 2項出電壓’所以’基本上能夠抑制因源極侧之第2鄰接記 憶格之臨限值電麼力之變化所引起之虛擬接地雜訊。而 ，’能夠抑制因在與選擇記憶格相反側與第2鄰接記憶格 :接之記憶格之臨限值電|Vt之變化所引起之源極電阻之 變化，能夠比先前技術降低虛擬接地雜訊。因此，由於能 夠^制虛擬接地雜訊、高精控制臨度地限值電壓，因此， 使曰在實現多值之高精度之臨限值電壓％控制成為可能。 並且能夠進行高精度之讀出。 為達成上述目的之本發明之半導體記憶裝置，其第7特 徵在於.其具備將非揮發性記憶格沿列及行方向排列成矩 陣狀之記憶格陣列，且上述非揮發性記憶格係包含㈣約 電極、1對第2電極、及能夠蓄存並保持從前述第2電極所 注入之電荷之電荷保持部，並能夠藉由按照前述第2電極 之電位與前述電荷保持部之電荷蓄存量而變化之前述第2 電極間之導通狀態，讀出記憶内容者；且前述半導體記憶 裝置將位於同—列之前述記憶格之前述第ι電極分別連接 於共同之字元線’並在沿列方向鄰接之2個前述記憶格間 連接前述第2電極彼此，將位於同—行之前述記憶格之— 方=前述第2電極連接於共同之^位元線，將位於同一行 之前述記憶格之另-方之前述第2電極連接於共同之第2位 疋線，將前述第"立元線與前述第2位元線分別交替 複數條，並以特定數之字元線單位構成區塊，在前述每個 區塊中，於前述區塊内之第】位元線及第2位元線之端部具 115781.doc /y4 線且‘擇電晶體’前述區塊選擇電晶體連接於主位元 時：選導體記憶裝置包含：讀出電路，係在讀出 線盥一 f、接於讀出對象之選擇記憶格之1對前述第1位元 卜、别“第2位元線，並向所選擇之前述第丨位元線施加第 “電壓，向所選擇之前述第2位元線施加第2讀出電 以檢測流入前述選擇記憶格之記憶格電流之大小者； 電壓施加機構，係向第2鄰接位元線施加前述第2讀出電 壓，該第2鄰接位元線係所選擇之前述第^元線之相反側 之所選擇之前述第2位元線所鄰接之前述第！位元線；及短 路機構’係將所選擇之前述第2位元線與前述第2鄰接位元 線短路者。 根據上述特徵之本發明，能夠有效地抑制因鄰接記憶格 之臨限值電a Vt之變化所產生之影響。此外，根據上述特 徵之本發明，因為將成為讀出對象之選擇記憶格之第2位 兀線（源極側）和第2鄰接記憶格之第2鄰接位元線短路，且 向第2鄰接位元線施加與第2位元線相同之第2讀出電壓， 所以，基本上能夠抑制因源極側之第2鄰接記憶格之臨限 值電壓Vt之變化所引起之虛擬接地雜訊。此外，能夠抑制 因在與選擇記憶格相反側與第2鄰接記憶格鄰接之記憶格 之臨限值電壓Vt之變化所引起之源極電阻之變化，能夠比 先前技術更降低虛擬接地雜訊。因此，由於能夠抑制虛擬 接地雜訊、高精控制臨度地限值電壓，因此，使旨在實現 多值之高精度之臨限值電壓Vt控制成為可能。並且夠進行 高精度之讀出。 115781.doc 13 1321794 上述第6或第7特徵之半導體記憶裝置，其 l JL *ί·& ψ η± 将徵在 、在-出時，刖述電壓施加機構進—步向所選 第2位元線之相反側篦- ’述 汉側之第2鄰接位儿線所鄰接之丨條以上 位70線施加前述第2讀出電壓。 根據上述特徵之本發明’能夠更有效地抑制因鄰接記憶 格之臨限值電壓力之變化所引起之源極電阻之變化。〜 上述第6或第7特徵之半導體記憶裝置，其第9特徵在 於.前述短路機構，在前述字元線方向±每隔_㈤⑽ 由同一控制線連接各個閘極。 曰 根據上述特徵之本發明’能夠將控制線之條數降至最小 2條，且能夠有效地降低源極電阻。 上述任一特徵之半導體記憶裝置，其第1〇特徵在於·構 2為從前述字元線之-端開始沿前述字元線方向依次進行 刖述記憶格之寫入。 根據上述特徵之本發明，在藉由從字元線之一端開始沪 字元線方向依次進行寫人，在進行任意記憶格之寫入時;^ :於其汲極側之第1鄰接記憶格之臨限值電壓％已經確 定’因此第1鄰接記憶格之潛行電流保持一定，因而能夠 實現無第1鄰接記憶格之虛擬接地雜訊之影響，並高精度 地控制臨限值電㈣。此外’於讀出任意記憶格時，因^ 能夠抑制㈣側之第〗轉記憶格和祕側之第2鄰接記憶 格之兩方之潛行電流之影響’所以能夠進行高精度之讀出 動作。 【實施方式】 115781.doc 14 以下，基於圖式對本發明之半導體記憶裝置（以下，酌 障略稱為「本發明裝置」）之實施形態加以說明。 <第1實施形態> (虛擬接地型之記憶格陣列與旁路電晶體之動作說明） 關於本發明裝置之第1實施形態，基於圖!加以說明。圖 1顯不本實施形態中之本發明裝置之陣列構成。本發明裝 置’具備將非揮發性記憶格沿列及行方向排列成矩陣狀:

記憶格陣列，且上述非揮發性記憶格係包含i個第i電極、 1對第2電極及與能夠蓄積並保持從第2電極所注入之電荷 之電荷保持部，並能夠藉由按照第1電極之電位與電荷保 持部之電荷儲存量而變化之第2電極間之導通狀態讀出記 憶内容者。 此外，記憶格陣列具有虛擬接地線型之陣列構成，局部 位元線（相當於第！位元線及第2位元線）lbl〇〜叫9在鄰接 之2個記憶格間被共享。更詳細而言，在沿列方向鄰接之2 個記憶格間連接第2電極彼此’將位於同一行之記憶格之 一方之第2電極連接於共同之線，將位於同-行之 記憶格之另-方之第2電極連接於共同之第2位元線，將第 1位兀線與第2位元線分別交替配置複數條。局部位元線 LBLO LBL9藉由成為讀出對象之記憶格之位置，被劃定成 為第1位元線、或成為第2位元線。 圖！顯示將虛擬接地型之記憶袼陣列劃分成複數區塊内 之 1 個 ΕΪ 塊。在圖 I φ，ιώ '6Ρ 4Φ； /-λ- πΐ=. ψ £塊選擇旮唬SGO、SG1控制區塊 選擇電晶體TB〇〜TB9。本分磕wr Λ 子7C線WL0〜WLn連接於位於同一 J15781.doc !5 1321794 列之各記憶格之控制閘極。例如，藉由字元線WLO選擇位 於同一列之記憶格MC00-MC07之情形，藉由區塊選擇信 號SG0，選擇記憶格MC00〜MC03，並經由區塊選擇電晶體 TB0〜TB4將局部位元線LBL0-LBL4連接於全局位元線（相 當於主位元線）GBL0〜GBL4。同樣，藉由區塊選擇信號 SG1，選擇記憶格MC04〜MC07，經由區塊選擇電晶體 TB5〜TB9將局部位元線LBL5-LBL9連接於全局位元線 GBL0〜GBL4。此外，全局位元線GBL0〜GBL4由複數之區 塊所共享。 旁路電晶體TP0-TP7 (相當於短路機構）係用於電性連接 相鄰接之局部位元線彼此之間之電晶體。在本實施形態 中，旁路電晶體沿字元線方向每隔1個受到旁路TR控制信 號之控制。更具體而言，旁路電晶體TP0、TP2、TP4、 TP6受到旁路TR控制信號EQO之控制，旁路電晶體TP1、 TP3、TP5、TP7受到旁路TR控制信號EQ1之控制。 下面，就在該記憶格陣列内選擇記憶格MC01進行讀出 時之動作加以說明。 首先，為了選擇記憶格MCO1，將區塊選擇信號SGO置於 ON，經由區塊選擇電晶體TB0〜TB4將全局位元線 GBL0~GBL4連接於局部位元線LBL0-LBL4。繼之，向字 元線WL0施加讀出閘極電壓Vg。然後，為了向所選擇之選 擇記憶格MCO 1之汲極施加讀出電壓Vrd (相當於第1讀出電 壓），向全局位元線GBL1施加讀出電壓Vrd，且為使源極 接地，將全局位元線GBL2接地於0 V (相當於第2讀出電 115781.doc -16- 1321794 壓）。在本實施形態中，進一步將全局位元線GBL2〜4接地 於〇 V。然後’將旁路TR選擇信號EQO置於ON，導通旁路 電晶體TP0、TP2、TP4、TP6 ’並將連接於鄰接記憶格 MC02之汲極（選擇記憶格MC0丨之源極）及源極之局部位元 線LBL2與局部位元線LBL3 (相當於第2鄰接位元線）短路。 將旁路TR選擇彳§號丑(）1置於OFF，不使旁路電晶體τρι、 TP3、TP5、TP7短路。藉由以上動作，藉由連接全局位元 φ 線GBL2上之讀出放大器檢測流經選擇記憶格MC〇1之電 流，進行讀出。 此外，在虛擬接地型之記憶格陣列中，讀出選擇記憶格 時，根據鄰接記憶格之臨限值電壓之狀態，會存在經由鄰 • 接記憶格之電流潛行。在施加讀出電壓之汲極側之鄰接記 _ 憶格之情形下，由於藉由潛行電流，流經連接於選擇記憶 格之汲極之位元線之讀出電流會減少，因此，選擇記憶格 之臨限值電屋受到影響 情形，由於藉由潛行電 於0 V之技您μ夕、:s权 此外，在源極側之鄰接記憶格之

中’在绩出選擇記憶格時，因 鄰接記憶格之狀態變化將使臨 將對該臨限值電壓之影響稱為 (說明藉由旁路電晶體所產生 降低效果） 生變化’選擇記憶格之臨限值 ’在虛擬接地型之記憶格陣列 因汲極側與源極侧中任一侧之 臨限值電壓受到影響（以下， 备「虛擬接地雜訊」）。 生之源極側虛擬接地雜訊之 115781.doc 1321794 下面，就藉由源極側鄰接記憶格所產生之虛擬接地雜訊 之降低效果加以說明。圖2顯示上述圖1中所示之藉由選擇 記憶格MCO1之讀出動作所產生之電壓施加狀態，以Icell 表示流經選擇記憶格MCO1之記憶格電流、以Ileak表示流 經連接於選擇記憶格MCO 1之源極側之鄰接記憶格MC02或 MC03之電流。此外，從旁路電晶體至接地電壓之各全局 位元線GBL之電阻值，包括區塊選擇電晶體以及用於將全 局位元線接地之電晶體等之導通電阻及佈線電阻，以Rb 1 來表示。 此處，就藉由源極側之鄰接記憶格MC02之記憶狀態所 產生之臨限值電壓不同之情形加以說明。在鄰接記憶格 MC02之臨限值電壓高之情形下，電流不流經鄰接記憶格 MC02。此時，旁路電晶體TP2為ON，記憶格電流在從局 部位元線LBL2經由區塊選擇電晶體TB2流向全局位元線 GBL2之同時，從局部位元線LBL2經由旁路電晶體TP2與 區塊選擇電晶體TB3流向全局位元線GBL3。在此，假設旁 路電晶體之導通電阻小於全局位元線之電阻值Rbl，則從 旁路電晶體至接地電壓之各全局位元線GBL之電阻值約為 Rbl/2。 與此相對，在鄰接記憶格MC02之臨限值電壓低之情 形，電流Ileak經由MC02流動。此時，旁路電晶體TP2為 ON，記憶格電流在從局部位元線LBL2經由區塊選擇電晶 體TB2流向全局位元線GBL2之同時，從局部位元線LBL2 經由旁路電晶體TP2、鄰接記憶格MC02、及區塊選擇電晶 115781.doc • 18· 1321794 體TB3流向全局位元線GBL3。在此，鄰接記憶格Mc〇2之 臨限值電壓低之情形下之導通電阻，由於格尺寸之限制而 高於旁路電晶體之導通電阻，因此，電流主要經由旁路電 晶體流向全局位元線GBL3。因而，各全局位元線GBL之 " 電阻值同樣約為Rb 1/2。 • 亦即’即使選擇記憶格MC02之臨限值電壓產生變化， 由於藉由旁路電晶體使得從旁路電晶體至接地電壓之源極 φ 電阻不產生大的變化，因此，能夠將因選擇記憶格MC〇2 所引起之虛擬接地雜訊大致抑制在〇。 下面，就鄰接於鄰接記憶格MC02之源極側之記憶格 MC〇3之臨限值電壓產生變化之情形加以說明。在記憶格 MC03之臨限值電壓高之情形，電流不流經記憶格Mc〇3。 此時，旁路電晶體TP2為ON，與鄰接記憶格MC〇2之情形 同樣’從旁路電晶體至接地電壓之源極電阻約為Rb丨/2。 與此相對，在記憶格MC03之臨限值電壓低之情形，neak • 流經記憶格MC03。此時，因為ueak從局部位元線LBL4經 由區塊選擇電晶體TB4流向全局位元線GBL4，所以相對於 臨限值電壓高之情形下之電阻值約Rbl/2，源極電阻作為 記憶格MC03之導通電阻與電阻值Rbi之串聯電阻並聯連接 之電阻值、即使記憶格MC03之導通電阻為〇，最大亦僅約 為Rbl/3。因此，藉由旁路電晶體之效果，因記憶格 之臨限值電壓Vt之變化所引起之從旁路電晶體至接地電壓 之源極電阻變化最大亦僅約Rb 1 /6，相對於先前技術中之 源極電阻變化約Rbl/2，能夠將虛擬接地雜訊抑制到約1/3 II5781.doc -19· 以下。 <第2實施形態> (說明從一端開始之程式+旁路TR之動作） -基於圖一3對本發明裝置之第2實施形態加以說明。圖3靡 彳丁之本發Μ置之寫人順序與讀出時之電虔施加 在此，說明藉由從選擇記憶格之及極側之一端開始 =入之沒極側虛擬接地雜訊之抑制方法。在本實施形態 ，寫入在！個區塊内從汲極側一端開始按順序進行。 即、：將在記憶格陣列之各子區塊（以相同區塊選擇信號SG 所選擇之記憶格陣列）内之寫入順序規定為記憶格 MC0“MC014MC02—MC〇3之順序。藉此，在讀出選擇 記憶格MC01之情形，因為鄰接記憶格MC00之臨限值電壓 必^成為一定，所以，流經鄰接記憶格则〇之neak總是 :定：讀出電流Iread總是一定。如此，藉由將寫入順序規 疋為從沒極側-端開始，能夠使因汲極側鄰接記憶格所引 起署行電机經吊-定，能夠完全抑制虛擬接地雜訊。 一 ^以上所述，圖4斤示之本發明裝置，藉由從沒極側之 端進行寫入’能夠抑制沒極側鄰接記憶格所引起之虛擬 接地雜訊’並且藉由旁路電晶體，能夠降低因選擇記憶袼 之源極側之鄰接記憶格所引起之虛擬接地雜訊。因此，由 於能夠抑制或降低因汲極側及源極側之兩方之鄰接記憶格 所引起之虛擬接地雜訊，故能夠進行旨在實現多值之高精 度之臨限值電W之控制’並能约進行高精度讀出。 <第3實施形態> 11578】 .doc -20- 1321794 (以4個控制信號來控制旁路TR時之陣列構成） 關於本發明裝置之第3實施形態，基於圖4加以說明。圖 4顯示將虛擬接地型之記憶格陣列劃分成複數區塊内之1個 區塊。如圖4所示，記憶格MCOO〜MCn7沿列及行方向排列 成矩陣狀，局部位元線LBLO〜LBL8由鄰接之2個記憶格所 共享。區塊選擇電晶體TBO〜TB8藉由區塊選擇信號SGO控 制。 在本實施形態中，藉由區塊選擇信號SGO，經由區塊選 擇電晶體TBO〜TB8將局部位元線LBLO〜LBL8分別連接於全 局位元線GBL0~GBL8。全局位元線GBLO〜GBL8由複數區 塊所共享。字元線WLO〜WLn連接於位於同一列之各記憶 格之控制閘極。旁路電晶體TPO〜TP7沿字元線方向每隔3 個受到旁路TR控制信號之控制。具體而言，旁路電晶體 TPO、TP4受到旁路TR控制信號EQO之控制，旁路電晶體 TP1、TP5受到旁路TR控制信號EQ1之控制，旁路電晶體 TP2、TP6受到旁路TR控制信號EQ2之控制，旁路電晶體 TP3、TP7受到旁路TR控制信號EQ3之控制。 下面，就在上述記憶格陣列内選擇並讀出記憶格MC03 時之動作加以說明。 首先，為了選擇記憶格MC03而將區塊選擇信號SGO置於 ON，經由區塊選擇電晶體TBO〜TB8將全局位元線 GBL0〜GBL8連接於局部位元線LBLO〜LBL8。繼之，向字 元線WL0施加讀出閘極電壓Vg。然後，為了向所選擇之選 擇記憶格MC03之汲極施加讀出電壓Vrd，向全局位元線 115781.doc -21 - 1321794 GBL3施加讀出電壓Vrd，為了將源極接地，將全局位元線 GBL4接地於Ο V。在本實施形態中，進而將全局位元線 GBL5〜8接地於Ο V。然後，將旁路TR選擇信號EQO、 EQ1、EQ2置於ON，使旁路電晶體TP4、TP5、TP6導通， 並將連接於源極側之鄰接記憶格之局部位元線LBL4、 LBL5、LBL6、LBL7短路。將旁路TR選擇信號EQ3置於 OFF，不使旁路電晶體TP3短路。藉由以上之動作，並藉 由連接於全局位元線GBL3之讀出放大器檢測流經選擇記 憶格MC03之電流並進行讀出。 此時，在讀出選擇記憶格MC03之情形下之源極電阻， 旁路電晶體TP4、TP5、TP6為ON，且記憶格電流從局部 位元線LBL4經由區塊選擇電晶體TB4流向全局位元線 GBL4。同時，記憶格電流從局部位元線LBL4經由旁路電 晶體TP4、局部位元線LBL5、及區塊選擇電晶體TB5流向 全局位元線GBL5，並從局部位元線LBL5經由旁路電晶體 TP5、局部位元線LBL6、及區塊選擇電晶體TB6流向全局 位元線GBL6，並從局部位元線LBL6經由旁路電晶體 TP6、局部位元線LBL7、及區塊選擇電晶體TB7流至全局 位元線GBL7。此處，假設旁路電晶體之導通電阻小於全 局位元線之電阻值Rb 1，則從旁路電晶體至接地電壓為止 之源極電阻約為Rbl/4。鄰接記憶格MC04、MC05、MC06 之臨限值電壓發生變化之情形，即使某一格之臨限值電壓 產生變化，源極電阻亦大致為一定，能夠抑制虛擬接地雜 訊之影響。 115781.doc -22- 1321794 關於記憶格MC07之影響，在記憶格MC07之臨限值電壓 高之情形下，從旁路電晶體至接地電壓為止之源極電阻約 為Rb 1/4。在MC07之臨限值電壓低之情形下之源極電阻最 大僅約為Rb 1/5。因此，記憶格MC07之臨限值電壓產生變 化時之源極電阻之變化，能夠大幅降至約Rbl/20以下。 <第4實施形態> (由2個區塊共享旁路TR之情形下之陣列構成） 關於本發明裝置之第4實施形態，基於圖5加以說明。圖 5顯示本發明裝置之陣列構成，顯示沿行方向（位元線之延 伸方向）劃分成複數區塊之虛擬接地型記憶格陣列内之2個 區塊。在圖5中’區塊0及區塊1分別係將記憶格 MC00~MCn7沿歹ij及行方向排列成矩陣狀而形成。區塊0及 區塊1之局部位元線LBLO〜LBL8由鄰接之2個記憶格所共 享。區塊選擇信號SGO控制區塊0之區塊選擇電晶體 TBOO〜TB08。區塊選擇信號SG1控制區塊1之區塊選擇電晶 體TB10-TB18。藉由區塊選擇信號SGO，將局部位元線 LBLO〜LBL8經由區塊選擇電晶體TBOO〜TB08連接於全局位 元線GBLO〜GBL8。藉由區塊選擇信號SG1，將局部位元線 LBLO〜LBL8經由區塊選擇電晶體TB10〜TB18連接於全局位 元線 GBL0-GBL8。字元線WLOO~WLOn、WL10〜WLln連接 於位於同一列之各記憶格之控制閘極。旁路電晶體 TPO〜TP7電性連接各全局位元線之間，且旁路電晶體 TPO、TP2、TP4、TP6藉由旁路TR控制信號EQO控制，旁 路電晶體TP1、TP3、TP5、TP7藉由旁路TR控制信號EQ1 115781.doc -23- 1321794 控制。 下面，就選擇並讀出區塊0之記憶格MC03之情形下之動 作，加以說明。

首先，為了選擇記憶格MC03，將區塊選擇信號SGO置於 ON，經由區塊選擇電晶體ΤΒΟΟ〜ΤΒ08將全局位元線 GBL0〜GBL8連接於局部位元線LBL0〜LBL8。繼之，向字 元線WL00施加讀出閘極電壓Vg。然後，為了向所選擇之 選擇記憶格MC03之汲極施加讀出電壓Vrd，向全局位元線 GBL3施加讀出電壓Vrd ;為了將源極接地，將全局位元線 GBL4接地於0 V。在本實施形態中，進而將全局位元線 GBL5~8接地於0 V。然後，將旁路TR選擇信號EQ0置於 ON，使旁路電晶體TP4導通，將連接於鄰接記憶格MC04 之汲極（選擇記憶格MC03之源極）及源極之全局位元線 GBL4與GBL5短路。將旁路TR選擇信號EQ1置於OFF，而 不使旁路電晶體TP3短路。經由以上之動作，藉由連接於 全局位元線GBL3之讀出放大器檢測流經區塊0之選擇記憶 格MC03之電流並進行讀出。 在讀出區塊0之選擇記憶格MC03之情形下之源極電阻， 由於旁路電晶體TP4為ON，因此記憶格電流從局部位元線 LBL4經由區塊選擇電晶體TB04流向全局位元線GBL4。同 時，從全局位元線GBL4經由旁路電晶體TP4流向全局位元 線GBL5。此處，假設旁路電晶體之導通電阻小於全局位 元線之電阻值Rb 1，則從旁路電晶體至接地電壓之源極電 阻約為Rbl/2。藉由旁路電晶體TP4，即使在鄰接記憶格 115781.doc -24- 1321794 MC04之臨限值電壓不同之情形下，源極電阻亦大致為一 定，能夠抑制虛擬接地雜訊之影響。關於記憶格]^<^〇5之 影響，在記憶格MC05之臨限值電壓高之情形，從旁路電 晶體至接地電壓為止之源極電阻約為RM/2。在記憶格 MC05之臨限值電壓低之情形，從旁路電晶體至接地電壓 . 為止之源極電阻，即使記憶格MC05之導通電阻為0，最大 亦僅約為Rbl/3。因此，藉由旁路電晶體之效&，因記憶 • 格MC〇5之臨限值電壓Vtno變化所引起之從旁路電晶體至 接地電壓之源極電阻變化最大亦僅約為Rbl/6，相對於先 前技術下之源極t阻之變化約為Rbl/2,㈣將虛擬接地 雜訊抑制在約1 / 3以下。 如上所述，本發明裝置之記憶格陣列構成能夠實現高精 度之讀出。而且，由於能夠將旁路電晶體由複數區塊共 享，所以在此情形下能夠抑制晶片尺寸之增加。 在上述各實施形態中，說明藉由將作為讀出對象所選擇 • 之記憶格（MC〇 1或MC03)之源極側之第2位元線與鄰接於源 極側之記憶格之第2鄰接位元線短路’並分別施加接地電 壓’能夠降低因源極側之潛行電流所引起之源極侧之虛擬 接地線雜訊，但因為將所選擇之記憶格之汲極側之第^立 兀線與鄰接於汲極側之記憶格之第丨位元線（第丨鄰接位元 線）短路並分別施加有讀出電壓Vrd，所以，對於因汲極側 之潛打電流所引起之沒極側之虛擬接地線雜訊亦有降低之 效果。 【圖式簡單說明】 115781.doc •25· 圓1係顯示本發明之半導體記憶裝置之第1實施形態中之 έ己憶格陣列之概略構成圖。 圖2係說明本發明之半導體記憶裝置之第1實施形態中之 讀出動作之說明圖。 圖3係顯示本發明之半導體記憶裝置之第2實施形態中之 寫入順序與讀出時之電壓施加狀態之說明圖。

圖4係顯示本發明之半導體記憶裝置之第3實施形態中之 記憶格陣列之概略構成圖。 圖5係顯示本發明之半導體記憶裝置之第*實施形離中之 記憶格陣列之概略構成圖。 y ^ 之記憶格陣列之 圖6係顯示先前技術之半導體記憶裝置 概略構成圖。 圖7係說明先前技術之半導魏„置之^動作之說

【主要元件符號說明】 EQO〜EQ3 GBLO〜GBL3 Icell Ileak Ireak LBLO〜LBL9 MCOO 〜MC07

Rbl SGO, SGI 旁路TR控制信就 全局位元線 記憶格電流 鄰接記憶格潛行電流 讀出電流 局部位元線 記憶格 源極電阻 區塊選擇線 115781.doc •26· 1321794 TBO〜TB9 ΤΡΟ〜ΤΡ7 Vg Vrd WLO, WLn 區塊選擇用電晶體 旁路電晶體 閘極電壓 汲極電壓 字元線

115781.doc -27-

Claims (1)

1. ^ ^曰修正本丨 第095143420號專利申請案 _文申請專利範圍替換本(98年9月） 十、申請專利範圍： .=導體記憶裝置，其特徵在於：其具 =格沿列及行方向排列成矩陣狀之記憶袼陣列軍= 非揮發性記憶格係、包含i個第H 11 蓄存並保持從前述第2電極所注入之電^之Ί"夠 部，且能夠藉由隨前述第盘；電：保持 部之雷f苦六旦 夂罨位與刖述電荷保持 出記憶内容者；且前述半導二二2電極間之導通狀態讀 — 導體圮憶裝置係將位於同一列 之别述記憶格之前述第1雷 述第1電極分別連接於共同之字元 線，並在沿列方向鄰接之2個么 %狀2個^記㈣㈣接前述第2 电極被此，將位於同一杆夕& J仃之則述記憶格之一方之前述第 2電極連接於共同之 产故 门之第1位7^線，將位於同-行之前述記 隐格之另一方之前述第2雷搞、φ 電和連接於共同之第2位元線， 將別述第1位元線盥箭诂筮 也 I、則述第2位兀線分別交替配置複數 條；且 月1J述半導體記憶裝置包含： 讀出電路，係在讀出時’選擇與讀出對象之選擇記憶 格相連接之1對前述第1位L前㈣2位元線，並向 :選擇之前述第丨位元線施加第丨讀出電壓，向所選擇之 前述第2位元線施加第2讀出電壓，以檢測流入前述選擇 圮憶格之記憶格電流之大小者； 電壓施加機構，係向第2鄰接位元線施加前述第2讀出 _ : 4：及向第1郴接位元線施加前述第1讀出電壓者，上 述第2鄰接位元線係鄰接於與鄰接於所選擇之前述第2位 115781-980910.doc 元線之前述第1位元線之相反側，上述第丨鄰接位元線係 鄰接於與鄰接於所選擇之前述第i位元線之前述第2位元 線之相反侧；及 短路機構，係將所選擇之前述第2位元線與前述第2鄰 接位元線短路者；且 前述短路機構具備：複數個電性連接鄰接之位元線彼 此之旁路電晶體，及控制前述旁路電晶體導通狀態之2 條控制線，且前述旁路電晶體係對應於前述記憶格陣列 之各行設置，前述各旁路電晶體之閘極係藉由同一控制 線在4述字元線方向上每隔一個地連接構成，在讀出時 藉由控制前述控制線，使連接於所選擇之前述第丨位元 線與前述第1鄰接位元線之旁路電晶體，及連接於所選 擇之前述第2位元線與前述第2鄰接位元線之旁路電晶體 導通。 2.如凊求項1之半導體記憶裝置，其中前述記憶格陣列係 以特疋數之子元線單位構成區塊，在複數個前述區塊 中’於各區塊内之第1位元線及第2位元線之端部具備區 塊選擇電晶體，前述區塊選擇電晶體連接於主位元線 者。 、 3:如請求項1之半導體記憶裝置，其中前述短路機構中， 前述旁路電晶體係對應於前述區塊之各行設置，前述各 旁路電晶體係將各個鄰接的前述主位元線彼此電性短路 者。 4·如請求項1至3中任一項之半導體記憶裝置，其中在讀出 115781-980910.doc 時’向鄰接於與鄰接於前述第2鄰接位元線之所選擇之 前述第2位元線之相反側之丨以上的位元線施加前述第2 S賣出電壓。 5.如請求項1至3中任一項之半導體記憶裝置，其中在讀出 時’向鄰接於與鄰接於前述第1鄰接位元線之所選擇之 前述第1位元線之相反側之丨以上之位元線施加前述第1 讀出電壓。 6·如請求項4之半導體記憶裝置，其中在讀出時，向鄰接 於與鄰接於前述第1鄰接位元線之所選擇之前述第丨位元 線之相反側之1以上之位元線施加前述第丨讀出電壓。 7·如請求項丨〜3中任一項之半導體記憶裝置，其係構造成 從前述字元線之一端開始沿前述字元線方向依次進行前 述記憶格之寫入。 8_如吻求項4之半導體記憶裝置，其係構造成從前述字元 線之-端開始沿前述字元線方向依次進行前述記憶格之 寫入。 如叫求項5之半導體記憶裝置，其係構造成從前述字元 線之-㈣m述字元線^向依:欠進行前述記憶務之 寫入。 10.如吻求項6之半導體記憶裝置，其係構造成從前述字元 線之-端開始沿前述字元線方向依次進行前述記憶格之 寫入0 115781-980910.doc