TWI313863B - Chalcogenide memory and operating method thereof - Google Patents
Chalcogenide memory and operating method thereof Download PDFInfo
- Publication number
- TWI313863B TWI313863B TW94133048A TW94133048A TWI313863B TW I313863 B TWI313863 B TW I313863B TW 94133048 A TW94133048 A TW 94133048A TW 94133048 A TW94133048 A TW 94133048A TW I313863 B TWI313863 B TW I313863B
- Authority
- TW
- Taiwan
- Prior art keywords
- storage
- memory
- core
- line
- chalcogenide
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
九、發明說明: 【發明所屬之技術領域】
⑽u結構。 種儲存元件,且特別是有關於一種 s transistor)的儲存單元(mem〇ry 【先前技術】 Μ ϋ f的儲存單元包括—導向元件(steering element), 儲疒二個或多個電晶體,用來存取(access)每一個 亡抑_元忒存取電晶體也可以是二極體,其提供存取儲 = 70=位it線(bit line)的字元線(丽d㈣。尤其 了讀_存單元的資料,該存取電晶體可充當用於字 ,位元線的存取通閘(passgate)。例如,動態隨機存取 ,存器(DRAM )、快閃儲存器(f]ash mem〇ry ),靜態隨 :存取儲存器(SRAM)、傳統的硫族化合物(chaic〇genide) 儲存器、歐式記憶體(ovonic unified memory, 0UM)或者 相备 &機存取儲存器(phase-change random access memory, PCRAM)需要電晶體或者PN二極體作爲導向元件或者尋 址元件(addressing element)。在DRAM中,該導向元件是 電晶體且資料乃是儲存於一電容器中。相類似地,在SRam 中則需要六個電晶體。但是,製造電晶體需要高品質 的石夕, 並且當在矽晶圓上製造電晶體時,會產生一些問題。因此, 在石夕晶圓上製造具有電晶體的三維(three dimensional,3D) 儲存器是有困難的。 可行的解决方案乃是使用多晶石夕ρ-η接合(p-n junction) 13 1 3 8^^vf.doc/g 易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下。 【實施方式】 本lx明乃疋藉由將一個起始開關併入一儲存單元中而 毋須存取電晶體。在-個實施例中,該起始開關材料3妒 族化合物(chalcogenide)材料。進一步的關於能夠改蠻= 電壓Vth之材料的Vth調整f料乃是揭露 α l〇/465,12G號中。 ㈣寻利第 在-實施例中,可利用起始開關材料 簡化健存單元結構,其例如= 曰曰體或者Ρ-Ν二極體。顯然地,對熟 ί來說可以在硫族化合物儲存單元上植人邏輯電路以S 早曰曰片系統(a system on a chip,s〇c )。進形成 合物而言,一旦編程該非揮發性之特質時’將族化 速地進行讀寫操作。值得注意的是,快 =為硫族化合物材料)編剛比二 (ead〇nIymem〇ry,R〇M)的編程電麗 ,錯存裔 :族化合物儲存單元的編程電壓-二舉例而言, 快閃:讀儲存器的編程電壓大約是1〇伏特伏特⑺’而 功能it合有導向元件和儲存元件的雙重 ,硫族化合物儲存單元== = = =遠比把電晶 _存單元作爲導向元件時 為各易。另外,當 下’其晶_小於具有分開 doc/g 1313 &63ίί 的儲存器。相對地,在且有相 具有分開的導向元件和儲器體積的情况下,與 _ f刪i〇ning)硫族子器相比,雙功能 存容量。與存取電晶體她提供更高的儲 存器元件將能夠通過更高的電产=的硫族化合物儲 族化合物材料作爲起始開關材;僅用琉 科’例如具有穩定且可調整的起始=生貝= 用於非揮發性雙功能館存單元。)特&都可以 核的圖和圖為本發明-實施例的-種儲存器内 電極心丨二 所不_存器内核單元包括-頂部 , 疋金屬、非金屬(metalloid)、 整化物(Slheide)、或者其他具有敎且可調 整電I的起始(threshold)特性材料。 樣的’目1B是儲存器内核的另—實施例。在該實 ^歹’ ’遣儲存器内核包括一頂部電極1〇8和一底部電極 以及設置於頂部電極1〇8和底部電mi2的第一端之 關層UQ °底部電極112的第—端與起始開 : 目並且底部電極112的第二端與選擇電路114 3。该選擇電路114可選擇與儲存單元相對應的位元線 和子元線。 圖2A和2B繪示為如圖1入和1B中所示的儲存器内 1313 &&Sf.d〇c/g 核經堆曼後所形成之-種儲存元件的示意圖 -字7L線202和-位元線2〇6。當然,在—此 ^括 二可以代表字元線且202可以代表位元線,中二 包括設置於字元線2〇2和位亓錄鬩2A進一步 204。該字元線叫位元線2%可 中的電極。每一儲存器内核可以堆積在另i=H1B 上以形成一儲存器元件。 洁存窃内核之 圖2B和圖2A類似,不同之處在_ 獨立層(individuaUayers)。在本實施例中,==内核的 -位元線20"一字元線21〇。當然,在—此;=括 2〇8可以代表字元線且21 二貫%例中, 位於字元_之下物 208、一字无線210和-起始開關層212/匕位疋線 圖2C繪示為如圖2a釦u ^ 而製造的三維儲存51齡丨_彳不的儲存器内核經堆疊 和位元線218之Η沾 步已括设置於字元線214 始開關# —起始開關層216。同樣地,另—起 m设置於位元線218和字元線222之間。( 存器1核的陣列堆4可以製造出三維儲 圖。該儲存器_,可的儲存器内核的陣列示意 陣列中的每—個儲存^成二_存器。儲存器内核 撕、以及設置核包括mm 一字元線 關層306。、、線304和位元線302之間的一起始開 1313 &63wf.d〇c/g 圖3B繪示為類似於圖3 意圖。在本發明一督J诨存态内核陣列示 選擇元件3料接中’字元線304和位元線地之 所示的選擇元件308 | 〕外'、彖。儘管圖犯
> f (s:hr:tk P-N '圖3C緣示為多層的三維儲存哭之干立 圖。圖3C包括多個儲存器陣列層31 === 扣包含多條字元線310、位元線=車= 層 製造的三維儲存器之示意圖。ί=: = 匕條位兀線316、多條字元線318和設置於位元線316 和字元線318之間的起始開關層32〇。 、、' 一在本發财’由於儲存器㈣既是導向元件又是儲存 早兀’因此毋須使用電晶體作爲導向元件。如上所述 t了作^導向元件的電晶體實際上乃是免除了製造儲存器 2對於高品質料需求。同時’也相對地降低了製造儲存 • 1的,度。故藉由傳統的光触(photo/etehing)或者金 屬鑲肷(damascene)技術即可以製造多層儲存器而不需要 進行任何層間校正。 ^ 由於δ亥起始開關材料可作為導向元件,所以免除了對 於額外的導向元件的需求。因此,藉由一層接著一層製造 儲存器内核陣列即可很容易地結合爲一個三維儲存器。此 外’藉由合併多數的層將有助於提高儲存器密度。 圖4Α至4D繪示為可以施加於硫族化合物儲存器元件 1313 863wf.d〇c/g 的編程技術的示意圖。® 4A表示的是浮置編卿 programming)技術。在此,假設硫族化合物儲料元件包 括兩個起始電壓,例如為i作爲絲丨的低起始電壓 (Vthl)和-個作爲狀態〇的高起始電壓(v她)。圖从描述 的是施加於儲存單元上的簡。未選擇 之,•而選擇的單 駄。儲存衫彻3乃是代表選擇的單元,而剩餘的單元 :i〇4m的是未選擇的衫。表1歸納了程式1 和転式〇的編程方法。
--__I 淨置 =所示之偏壓,選擇的位元線是零,而選擇的字 =。乃疋根據程式或者所選擇的狀§而為Vpl或者 表 n m表不的疋一偏塵編程技術。圖4b的圖形表示所 7此,可在未選擇的字元線和位元線上施加 在選擇的單元條上乃是施加正向+VP 芦糾賴化合财轉11元件包括兩個起始電 ir 〇的^乍爲狀態1的低起始電屋()和一個作爲 狀悲〇的兩起始電麗(v馳)。以下之表2列出了程式!和 13 1 3 &^(l3wf.doc/g 程式0的編程方法。 表2 程式1 選擇的位元線 0 其他的位元狳 一 O^V^Vpl Vpl 選擇的字元 其他的字元綠 --- O^V^Vpl 如表2所示之驗,選獅~ 1依據程式或者是選擇的狀態而為^\^擇= 程式ο
'=二別如圖4C和4”所示,採用兩個偏壓 編私方法的實施例,也就是V/2方法和v/3方法。♦秋, 其他的偏壓編程方法亦可以作為本發明之編程方法=在 此所描述的方法僅作爲-實施例但不是限制於此實施例。 圖4C纷示為V/2方法的示意圖。圖4(:描述的是施加 於儲存單元上的偏壓。於簡擇之儲存單元彻3上乃是施 加正向+Vp偏壓’而剩餘的其他未選擇的儲存單元則施加 正向+VP/2偏壓。可Μ定該硫魏合物儲存器元件包括 兩個起始電壓,也就是作爲狀態丨的—低姑 和作爲狀態、0的一高起始電壓(Vthh)。狀態i和狀態〇的 編程方法乃是表列於下表3。 表3 ___________^式 1 _ 程式0 選擇的位元線 ---~1-_ __ 0 〇 .___其他的位元線 _Vpl /2 Vph/2 12 1313 863vf.d〇c/g
Vpl
Vph 選擇的字元線 其他的字元線 如裊 3 所千+ 二 f-——-J---Vph /2 猶者:選二:的字 賴贿的是施 歹人兩Π=中之―,也就是—些未選擇=單2 3 rr,而—些未選擇的儲存單元則施加 =?_Vp/3。儲存單元4,乃是施加正向偏·νρ/3, 入物::兀4·則施加反向偏壓,/3。可以假定硫族化 Γ 器元件包括兩個起始電壓,也就是-個作爲狀態 =低起始電壓_)和—個作隸態G的高起始電壓 t 。至於狀態1和狀態〇的編程方法則表列於下表4 中。
" ~------—^ -___yjju /3 元魂It4/示之偏壓,選擇的位元線是零,而選擇的字 2線貝],據程式或者是選擇的狀態而為Vpl或者vph。值 仔注意的是,編程電壓的限制範圍可為: 13 J313 S^i)Bwf.d〇c/g “Vthh<Vp<3Vthl” 。 s買取方法包括一浮置方法和一偏壓方法。該浮置方法 涉及到施加於選擇的字元線(或者位元線)上的Vthl和
Vthh之間的偏壓以及施加在選擇的字元線(或者位元線) 上的零偏壓的偏壓Vr,而其他的字元線和位元線是浮置 的。該偏壓方法涉及到施加於選擇的字元線(或者位元線) 上的Vthl和Vthh之間的偏壓以及施加在選擇的字元線
(或者位元線)上的零偏壓的偏壓Vr,而其他的字元線和 位元線則是施加在〇<V<Vthl範圍内的固定偏壓。在本發 明中,乃是提供了兩個不同實施例的偏壓方法,亦就是v/"2 方法和V/3方法。 圖5A到5C分別繪示為本發明一實施例之讀取一元件 的方法。圖5A到5C各自代表施加於儲存單元上的偏壓。 圖5A代表-種浮置方法,其中該偏壓是由而選 擇單元她乃是施加正向驗+Vr。圖5β代表的是一種 的頃取方法,其中選擇單元彻s則施加正向偏壓憎。 如圖5B所示,其餘未選擇的單元乃是 代表的是-種V/3之讀取方法,而選擇^ s乃疋施加正向偏壓+Vr。圖5c中的宜 則施加正向偏餘未選擇的早兀 a π Γ/3或者反向偏壓-Vr/3。值得注音的 疋,圖5C中未選擇的單元乃是 加, 的 的圖荦。 早兀乃疋开/成了一個與圖4D相類似 種儲存器内核,其毋須使 電晶體。換言之,當該内 综上所述,本發明提供了一 用用於存取内核儲存單元的存取 14 1313 8^b3wf.d〇c/g 核單元力σ入了起始開關材料㈣^ ^ ^ ^ 料,可以藉由編程内核儲在罝_十+ “為石爪知化合物材 負上打错由編程起始貫 熟知本發明之技藝者皆可知=:=。任何 跆妙士议⑽式使侍本發明毋須存取電晶俨。 1?定本上\ f以較佳實施例揭露如上,然其並非用以 範圍内,當可作些許之更動:::不:離本發明之精神和 圍當視後附之申請專利範圍所界定者為準。 保4乾 【圖式簡單說明】 意圖 圖U綠示為本發明一實施例的一種儲存器内核的示 意圖 圖m緣示為本發明一實施例的一種儲存器__ 圖2A和2B繪示為儲存器内核 三維儲存器的示意圖。 交所形成之一種 圖2C繪示為儲存器内核經堆疊而製 的剖面示意圖。 的一維儲存器 圖3A繪示為職-層的儲翻_ 圖3B緣示為連接選擇電路 ^思圖。 器内核陣列示意圖。 凡線#予兀線的儲存 圖3C繪示為多層的三維儲存器的示意圖。 ,3D ♦示為形成多層的儲存器内核陣列, 儲存盗之一部份。 ,、為二維 1313 868twf-d〇c/g 圖4 a至4 d繪示為可以施加於硫族化合物儲存器元件 的編程技術的示意圖。 圖5A至5C繪示為本發明之三個實施例之讀取一元件 的方法。 【主要元件符號說明】 102、108 :頂部電極 104、110 :起始開關層 106、112 :底部電極 114 :選擇電路 202、210、214、222 :字元線 204、212、216、220 :起始開關層 206、208、218 :位元線 304、310、318 :字元線 306、314、320 :起始開關層 302、312、316 :位元線 308 :選擇元件 311 :儲存器陣列層 317 :儲存器内核 408s、408r :儲存單元 408a至408η :儲存單元
Vthl :低起始電壓
Vthh :高起始電壓
Vp、Vp卜Vph :偏壓 16
Claims (1)
- !313863 年月日參.¾替換頁 97-07-01 ";乂 一_ 一 ·«— *.. 十、申請專利範園: 1、 —種儲存器内核,包括: —頂部電極; 一底部電極;以及 二起始開關材料,配置於該頂部電極和 3 ’其中該起始開關材料既可作爲—導向元件之 凡,且該起始開關材料是硫族化合物材料。〃儲存早 2、 如申請專利範圍第1項所述之 起始開關材料可用以提供於一非揮發性儲存哭其中該 頂部撕顺咖,㈣ 4為子$線以及該底部電極是m 4、如申請專利範圍第1項所述 頂部電極是-料軌找絲電其中孩 頂^專利範圍第1項所述之儲存器内核,敌h 科電極包括—金屬或者-非金屬。 、中该 底邱L如申請專利範圍第1項所述之储存器内核,发φ 底乃是選自於由半導㈣化物^該 7、如申請專利範圍第丨項所述之儲存器内核,、鮮。 起始開關材料藉* —浮置技術或者 中讀 而編程該儲存器内核。心者紐技術的其中i +夫、細第7項所述之儲存器内核,〜 元線和字元線是浮置時,該浮置技術是C 加在選擇的位元線上的零偏覆以及施加在選擇的字^施 的大約由0.1到20v之電壓相關。 線上 17 1313863 97-07-0! 申明專利範圍第8項所述之錯存器内核,发中 田也加於未k擇的位元線和字元線上的偏壓在 /、 20V之間時’該偏壓技術是與施加在選擇的位元線口 j 施加在選擇的字元線上的大約由0.1V到游: d相關,以便讓該起始開關材料處於導通狀離。之 其二包括多數個儲存器_陣列, 一字元線; 一位元線;以及 一起始開騎料,配置於該字元線 且該起始開m料是硫·合物材料。 70線之間 亨起妒專她圍第1G項所叙三_存器,其中 。亥起始_材财Μ提供於—鱗發性儲存器。 利1_1G項所述之三_存器,其中 該二、准儲存盗可作為-導向元件和—儲存元件。 13、如申請專利範圍第丨丨項所述之三維儲存器,豆中 該起始開·料藉由—浮置技術和_偏^一 而編程該儲存器内核。 a幻/、T之 〜14、如申請專利範圍第11項所述之三維儲存器,其中 遠起始開關材料藉由-浮置技術和—偏 而讀取該儲存器内核。 办的/、中之一 15、-種於三維儲存器中存取儲存器内核的方法,包 括: 決定用於存取—儲存H㈣的-起始電壓; 1313863 98. 7. 1 97-07-01 編程該儲存器内妨μ 電愿下能夠存取該起始開關材料,以便在該起始 化合物材料; 存盗内核’且該起始開關材料是硫族 核連:加以ί壓於-字元線’其中該字元線與該儲存器内 器内Ϊ果蝴至少等於該起始_,即可存取該錯存16、如申請專利範圍第15項所述之於三 取儲存器内核的方法,1中哭、’、-态中存 關材料,以便在該起始電:==内,該起始開 驟包括: ㈣電[下此夠存取該儲存器内核之步 採用-浮置技術或者—驢技術的其中之一。 17、 如申請專利範圍第15項所述之於二维儲存 取儲存器内核的方法,更包括·· ㈣存盗中存 内核如果該電壓小於該起始電壓時,則拒絕存取該儲存器18、 如申請專利範圍第15項所述之於 =存器内核的方法’其中該起始開關材料是硫族= 19、-種讀取三維硫族化合物儲翻元件的方法 枯· 施加-讀取電壓於-選擇的字元線,而該讀取電 用以直接存取該硫族化合物儲存器元件; 施加-零偏壓於-位元線,而該位元線乃是對應於該 19 98。 98。* !313863 97-07-01 選擇的字元線;以及 。只取儲存於該硫族化合物儲存器元件的一數值。 —!°1如申請專利範圍第19項所述之讀取三維硫族化合 存器元件的方法,更包括: 雖、’隹持未選擇的子元線和未選擇的位元線於—浮置狀 物㈣糊第19項㈣之讀取三維硫族化合 洁存态元件的方法’更包括: 線。施加—偏壓電壓於未選擇的字元線和未選擇的位元 省仔器70件的方法,其中該偏壓電壓乃是小於一起始電 查’而該偏壓龍之範圍乃是介於G.1V至約脚之間口。 23、如申請專利範圍第21項所述之讀取三維硫族化合 =儲存器元件的方法,其巾該偏壓錢油是_取電^ 〇 物德^如申請專利範圍第21項所述之讀取三維硫族化合 一=存态兀件的方法,其中該偏壓電壓大約是未選 電壓的三分之一以及大約是未選擇的位元線 上的讀取電壓的三分之二。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/948,891 US20050041467A1 (en) | 2003-06-18 | 2004-09-24 | Chalcogenide memory |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200611270A TW200611270A (en) | 2006-04-01 |
TWI313863B true TWI313863B (en) | 2009-08-21 |
Family
ID=36751613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW94133048A TWI313863B (en) | 2004-09-24 | 2005-09-23 | Chalcogenide memory and operating method thereof |
Country Status (2)
Country | Link |
---|---|
CN (2) | CN101702328B (zh) |
TW (1) | TWI313863B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120130939A (ko) * | 2011-05-24 | 2012-12-04 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
CN107924699A (zh) * | 2015-04-24 | 2018-04-17 | 李武开 | 用于2d/3d阶层式nand的部分/完整阵列/块擦除 |
US10134470B2 (en) | 2015-11-04 | 2018-11-20 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US9978810B2 (en) * | 2015-11-04 | 2018-05-22 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
KR102410947B1 (ko) * | 2015-11-20 | 2022-06-22 | 에스케이하이닉스 주식회사 | 문턱 스위칭 장치 및 이를 포함하는 전자 장치 |
CN109859787B (zh) * | 2016-02-26 | 2023-04-25 | 北京时代全芯存储技术股份有限公司 | 记忆体电路 |
US10446226B2 (en) | 2016-08-08 | 2019-10-15 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
CN106898371B (zh) * | 2017-02-24 | 2020-08-28 | 中国科学院上海微系统与信息技术研究所 | 三维存储器读出电路及其字线与位线电压配置方法 |
CN107644664A (zh) * | 2017-09-27 | 2018-01-30 | 中国科学院上海微系统与信息技术研究所 | 三维垂直型存储器电路及位线与字线电压配置方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761115A (en) * | 1996-05-30 | 1998-06-02 | Axon Technologies Corporation | Programmable metallization cell structure and method of making same |
-
2005
- 2005-09-23 TW TW94133048A patent/TWI313863B/zh active
- 2005-09-23 CN CN 200910206679 patent/CN101702328B/zh active Active
- 2005-09-23 CN CN 200510105365 patent/CN1770494B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW200611270A (en) | 2006-04-01 |
CN1770494B (zh) | 2010-05-05 |
CN101702328B (zh) | 2013-03-06 |
CN1770494A (zh) | 2006-05-10 |
CN101702328A (zh) | 2010-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI313863B (en) | Chalcogenide memory and operating method thereof | |
KR100881292B1 (ko) | 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법 | |
KR102106726B1 (ko) | 3차원 메모리 장치 및 사용 방법 | |
US7750334B2 (en) | Phase change memory device | |
CN103415887B (zh) | 具有带有低电流结构的读/写元件的3d阵列的非易失性存储器及其方法 | |
JP4834542B2 (ja) | 半導体装置 | |
KR101128620B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
US9081669B2 (en) | Hybrid non-volatile memory device | |
JP4846817B2 (ja) | 抵抗変化型メモリ | |
CN101930797B (zh) | 融合式存储器器件及系统 | |
TWI266309B (en) | Nonvolatile ferroelectric memory device | |
US10269423B2 (en) | Access methods of memory device using relative addressing | |
JP2005522045A (ja) | 相変化メモリ装置 | |
JP5198573B2 (ja) | クロスポイント型抵抗変化メモリ | |
JP2011086918A (ja) | 不揮発性メモリ素子及びその製造方法並びにその動作方法 | |
JP2012248620A (ja) | 半導体記憶装置の製造方法 | |
US9552874B2 (en) | Combined memory block and data processing system having the same | |
JP4903919B1 (ja) | 抵抗変化型不揮発性記憶装置 | |
US9336877B2 (en) | Nonvolatile memory device using variable resistive element | |
US9130166B2 (en) | Resistive non-volatile memory, cell structure and manufacturing method thereof | |
US20150279905A1 (en) | Cell structure of resistive non-volatile memory and manufacturing method thereof | |
US9230644B2 (en) | Electronic device | |
US7848165B2 (en) | Methods of operating phase-change random access memory devices | |
US20150117088A1 (en) | Non-volatile memory device |