TWI307181B - High current interconnect structure for ic memory device programming - Google Patents

Description

1307181 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體記憶裝置編程，特別是 有關於一種高電流互連結構之組成及履行，適用於積體 電路記憶裝置編程。 【先前技#r】

可編程的半導體裝置，例如動態隨機存取記憶體 (DRAM)、快閃記憶體、及磁性隨機存取記憶體 (MRAM)，-般需要大電流脈衝以適當地被編程。寬 互連導線則需要來载負大電流，以編程這些記憶裝置。 在過去，寬導線不會引起半導體幾何佈局（

geometries)的問題。然而，今天越來越多較小的幾何佈 局進入次微求領域’使得設計者研究積體電路（冗）設 計的每一方面，以實現這些越來越小的幾何佈局。這個 研究也包括在用於ic記憶裝置編程之IC中的寬互連高 電流導線。這些寬互連導線抑制了較小幾何佈局所需之 元憶胞尺寸縮小動作。因此，較窄（最小）特徵尺寸的 互連導線’必須併人現今1Μ計中以編程記憶體，而不 會對電路可靠度有不利的影響。 雖然減小在記憶裝置甲高電流編程導線之寬度，似 乎是-種料的解決方式，—事實上，在給予電流之 郎點那邊的互連導線寬度之減小，導致了稱為，，電子遷移 (EleCtro-migration，ΕΜ)，，之現象，其對導線可靠度產生 0503-Α31035TWF;yvome 5 ' 1307181 不利的影響。 電子遷移（EM)是因為在導電電子與擴散金屬原子 間動量轉換所造成之金屬的質量轉移。電子遷移（EM) 較不衩雜的定義’是在強大電子風（electr〇n wind)下原

子的飄移。在1C中，金屬導線之電流密度，特別是高電 流編程導線之電流密度，可達到非常大的值（MA/cm2)。 獲得可靠電路及防止高電流密度的習知方法是提供足夠 寬的金屬導線。然而，如前所述，電路幾何佈局不斷的 減小無法作為可實行的解決方法。在金屬互連中最多且 常見的失敗模式係有關於電子遷移（EM )。在電子遷移 (EM)中早期的作用，是在晶粒邊界之晶粒與區域中阻 抗改變及機械應力的發展。此較大的應力梯度包括壓電 阻作用’其依次改變導線阻抗^二維模擬已顯示出晶粒 的關鍵長度將平衡電子風力’且在晶粒中，機械應力梯 度與擴散力仍被增大。此使電子遷移（EM)影響無效的 晶粒長度已被此技藝之人士所熟知，稱為”Blech length，, 或”Short length”。短於使電子遷移（EM)影響無效的晶 粒長度之”Short length”導線（或晶粒）視 為’’electro-migration hard”。使電子遷移（EM )影響無效 的晶粒長度之”Short length”導線長度，對於iC電路辞構 而言，一般小於10um。經由建立最後導致斷路電路及堆 積（hillock)之空隙，電子遷移（EM)造成在微電子元 件上的失敗，藉此板據.金展化幾何佈局奥兩金屬導線的 鄰近而引起短路電路。 0503-A3103 5TWF;yvonne 6 1307181 6在金屬化系統之領域狀況下，當電流密度幾乎接近 ，l〇、/cm2時，電子遷移（EM)變成值得注意的。然而， -在較低電流密度下，已觀察出電子遷移（EM )的缺乏， 其表示嚴重的可靠度問題。當半導體裝置特徵更加減少 時，電流密度隨著金屬化層的複雜性而增加。因此，減 少/排除在現今次微米設計中電子遷移（EM)引發的失敗 模式，以以獲得最大電流可靠度是必要的。半導體記憶 φ裝置之尚電流可編程導線對於電子遷移（EM)作用是尤 其受損害。 因此，在1C圮憶裝置編程之領域中，期望改善高電 流互連結構，其可排除因為高電流密度所導致的電子遷 移（EM )作用。 【發明内容】 本發明提供一種半導體記憶裝置，由流經鄰近之記 _憶胞之電流載負特徵之雙重性而編程，半導體記憶裝置 包括可編程記憶胞以及至少兩電流載負結構。其中，至 少兩電流載負結構中之至少一者包括一分割電流載 構，分割電流載負結構包括在第-平面之複數 段，複數第一線段與在第二平面之複數第二線段耦接， 且第二線段之寬度大於第一線段之寬度。 第一線段由Cu、Al、PtMn、或CoFe所形成，且第 二線段由Ta、TaN、或w所形成。 為使本發明之上述目的、特徵和優點能更明顯易 0503-A31035TWF;yvonne 7 Ί307181 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細 說明如下。 ' 【實施方式】 在接下來的說明中，將提供複數具有新”短長度” (short length )高電流互連之結構，改善了積體電路（1C ) 編程實行以及可靠度。 第1A及1B圖表示兩一般磁性隨機存取記憶體 鲁 （MRAM)記憶胞佈局100及110。MRAM裝置為非揮 發記憶體。不同於DRAM晶片，當編程使用高電流而完 成時，資料不需要連續的更新。在未來，由於MRAM極 低的能量消耗，期盼MRAM裝置來取代DRAM及快閃記 憶裝置。 MRAM記憶胞佈局100包括交錯之複數字元導線 (列）及複數位元導線（行）。複數MRAM記憶胞配置 於字元導線與位元導線之交錯處。管理在MRAM中記憶 # 胞操作之原理為，在磁場之存在（磁阻）下某些材料之 電阻率及薄膜結構之改變。在一個MRAM裝置中，記憶 胞使用流經兩成直角的導線（字元導線102及位元導線 104)之兩編程電流而被編程。舉例來說，MRAM記憶胞 108配置在字元導線102及位元導線104之交錯處。由於 字元導線電流，所應用的磁場係在記憶胞的縱方向，其 通常為磁性非等方性轴，且低都於記憶胞之切換門檻 值。因此，只有縱向場無法切換記、憶.胞,。字元導線電流 0503-A31035TWF;yvonne 8 1307181 所產生之橫向場低於縱向場之切換門檻值，使得配置在 成直角的兩致能導線交錯處之記憶胞得以切換，而在相 同字元或位元編程導線上之不完全選擇之記憶胞則不會 切換。因此，藉由高電流通過MRAM記憶胞上方或下方， MRAM記憶胞可被編程。習知MRAM記憶胞編程電流被 互連導線”電子遷移（Electro-migration，EM)限度所限 制。MRAM記憶胞佈局100顯示自MRAM記憶胞108 讀取一位元，而MRAM記憶胞佈局110顯示將”0”寫入 _ 記憶胞112，且將”1”寫入記憶胞114。 第2圖係表示習知MRAM記憶胞佈局200之剖面 圖。其顯示兩可編程單一位元記憶胞202，以及在記憶胞 202上方之位元導線204及在記憶胞202下方之字元導線 206。藉由將電流通過MRAM記憶胞上方及下方，來編 程MRAM記憶胞。在習知MRAM記憶胞中，高電流之 位元導線204及字元導線206必須為較大寬度的銅或 > 鋁，以減輕電子遷移（EM)作用。這些寬的互連導線抑制 了較小幾何佈局所需之記憶胞尺寸的減少。因此，需要 改善的高電流互連結構，來消除1C記憶裝置之高電流密 度所導致的電子遷移（EM)作用，且因此允許減少記憶胞 幾何佈局。本發明則提供此一結構一”短長度”（short length)結構。 第3圖係表示根據本發明第一實施例之”短長度” (short length )高電流，單平面互連結構MRAM記憶胞佈 局300。一個單一位元記憶胞302可以是一個MRAM， 0503-A31035TWF;yvonne 9 1307181 且位元導線304 .配置於記憶胞302之上方，而字元導線 3〇6配置於記憶胞3〇2之下方，使得這兩導線在記憶胞 3〇2處交錯。每一字元導線和每一位元導線為片段電流運 ' 送架構。在習知MRAM記憶胞中，由於MRAM記憶胞 所需的高編程電流，位元導線及字元導線為連續且較寬 的鋼或鋁互連導線。此需要來避免電子遷移（EM)作用降 低s己憶胞可靠度。本發明之”短長度’’（sh〇rt iength )高電 鲁流單平面互連結構是利用多個短線段308A及308B，其 係由Cu、A卜PtMn、CoFe、或其化合與平面方形310所 組成’其中，短線段308A及308B之長度大約為0.5至 3.0微米’其寬度大約為〇.2至2微米。平面方形310可 視為介於短線段之間的金屬連接結構。短線段308A及 308B之長度以低於形成短線段之金屬材料之平均晶粒尺 寸為較有利。在此例子中，配置在一平面之位元導線線 段308A係由一金屬層所形成，且配置在另一平面之字元 φ 導線線段308B係由一金屬層所形成。一個單一平面方形 310係用來作為線段的連接。這些平面方形310係由與短 線段308A及308B相異之金屬所組成。一般而言，耐火 材料，例如Ta、TaN、或W，被用來形成平面方形310， 而其他材料，例如Cu，則可交替使用。當短線段308A 及308B與平面方形310的堆積在製造期間形成時’在金 屬間則形成電性連接，因此行程連續電性導線連接。當 允許了縮小幾何佈局MRAM設.計而所需之窄互連導線 時，此，，短長度，，（short length )互連結構消除了電子遷移 0503-A31035TWF ;yvonne 10 1307181 (EM)作用。在此實施例中，位元導線304及字元導線306 係分別由多個短線段308A及308B所組成。位元導線304 藉由平面方形310而連接在一起以作為完整的導線長 度，且字元導線306也是藉由平面方形310而連接在一 起以作為完整的導線長度。平面方形310可由一階層所 形成，且包含連接在短線段308A下方與連接在短線段 308B上方之平面方形310。因此，高電流可提供至”短長 度”（short length )導線來編程，而沒有習知的電子遷移 > (EM)作用，在習知MRAM記憶胞設計中，電子遷移（EM) 作用會對積體電路可靠度有不力的影響。由於連接平面 方形310之短線段308A都在同一平面上，因此此實施例 為單一平面設計。短線段308B也都在同一平面上，且連 接至其他平面方形310。由圖示可知，在中心的兩個短線 段308A對應記憶胞302而向侧邊延伸。如第5圖所示， 在其他實施例中，多個平面及多個金屬層可使用來作為 接合連接。與習知設計比較起來，雖然短線段寬度減少 > 了，由於線電容值實質上維持沒有改變，則，不需要增加 電路驅動器。 第4圖表示根據本發明第二實施例之”短長度” (short length )高電流多平面互連結構MRAM記憶胞佈 局400。單一位元記憶胞402可以是一個MRAM，且具 有一位元導線404，其在記憶胞402之上方延伸。單一位 元記憶胞402也具有一字元導線406，其在記憶胞402之 下方延伸，使得位元導線,404與字元導線406在記憶，胞 0503-A31035TWF;yvonne 11 1307181 402處交錯。 此只施例係將’，短長度”（short length )高電流互連 結構貫施在相同層（平面）及多金屬層。舉例來說，位 元導線404係由線段408及線段410所形成，其中，線 段408係出自於形成在一平面上之一金屬層，而線段410 則係出自於形成在另一平面上之另一金屬層。同樣地， 字元導線406係由線段410及線段408所形成，其中， 線段410係出自於形成在一平面上之一金屬層’而線段 408則係出自於形成在另—平面上之另—金屬層。此外， 除了第3圖之平面方形31〇之外，一額外的金屬連接方 形可使^來作為多層互連元件。在佈局4GG巾，短線段 408 (皆使用在字元導線406及位元導線404)包含於Mn 層j而短線段41〇則包含於Mn+1層。位元導線404及字 元導線係由方形310及412而連接在-起的短線段 所組成。平面方形可連接形成在同一平面之短線段（如 第3圖所不）’或是可連接來自不同平面之短線段，例 如線段410及4〇8〇ν方形31〇及412可形成在單一層耐火 材料之相同平面上，或者，假使多層金屬互連時，他們 可形成在不同層耐火材料之相異平面上。當要連接的線 段在相異層時，例如Μη及河川或队及Μηΐ，則使用多 平面方形412。在此實施例中，字元線的轉換係由在Mn 層之線段408開始，至Μη+1層之線段4丨〇以通過記憶 胞402之上方，接著返回至Μη層之線段4〇8。而位元線 的轉換係由在Μ n+1層之線段41〇開始，至]^層之線段 0503-A31035TWF;yvonne 12 1307181 408以通過記憶胞402之下方，接著返回至Μ n+1層之線 段410。因此，在這些多層的轉換中，則利用多平面方形 412。多平面方形410係由耐火材料所組成，例如W(鎢）、 Ta (鈕）、或氮化鈕。多平面方形410為標準通道或狹 長孔，以使短線段由一金屬層連接至另一金屬層。在其 他實施例中，標準通道或孔可將線段408及410連接至 多平面方形412。在此例子中，位元編程導線及字元編程 導線可由使用W (鎢）通道而連接在一起的A1 (鋁）短 線段所形成。A1 (銘）短線段之長度最大為2um，且其 寬度小於0.4um，而在其他實施例中，可使用其他的長度 及寬度。當使用狹長孔時，其寬度接近〇.26um，而在其 他實施例中，可使用其他的寬度。在相鄰記憶胞之相鄰 線段間的空間大約為1 um或更少。在相鄰記憶胞之平面 方形間之空間最好低於lum。雖然與習知設計比較起來 線段寬度已減少，但由於線電容值實質上維持沒有改 變，則不需要增加電路驅動器。 第5A及5B圖表示實施例之”短長度”（short length) 高電流多平面互連結構MRAM記憶胞佈局之剖面圖500 及502。在剖面圖500中，記憶胞504橫向配置，以使字 元導線506在其下方且位元導線508在其上方。在此例 子中，位元導線508包括Mn層之線段516以及Mn+1層 之線段兕8。這些線段透過標準孔510而耦接，且標準孔 510可以為前述之多面方形412。字元導線506及位元導 線508皆延伸至下一記憶胞。與習知佈局200比較起來， 0503-A31035TWF;yvome 13 1307181 當此例子需要額外金屬層時’則提供了額外的益處，包 括導線寬度的減小、沒有子遷移（EM)作用之高電流性 能、以及記憶胞尺寸減小的潛力。 在第5B圖之剖面圖502中，字元導線506為在Mn 層’且記憶胞504為在位元導線5〇6與字元導線508之 間。位元導線的建造與剖面圖5〇〇相同。由於剖面圖500 之設計需要少一金屬層以實施且具有相同之益處，因此 剖面圖502為剖面圖500之設計之改善。位元導線5〇8 ®係由Mn金屬層之線段516與另一 Mn+1金屬層之線段518 所形成。各個線段係由平面方形31〇所耦接。字元導線 506則由相同層之線段所形成，如在層之線段516。 第6A圖表示根據本發明另一實施例之剖面圖6〇〇。 剖面圖600表示兩金屬層互連設計。記憶胞6〇4橫向配 置，使得在Mn+1層之位元導線6〇6在其上方，且在 層之子元導線608在其下方。複數字元線線段616由Mn .層所形成，且藉由w或其他耐火材料所形成之狹長孔61〇 而連接在一起。在此實施例中，狹長孔61〇之寬度為 0.26um ’但可使用時他的尺寸。 第6B圖之剖面圖602係利用具有標準孔之三層設 e十。§己’fe胞612配置在Mn+1層之位元導線之下方， 且在MnA Mw層之字元導線616之上方。在此實施例 中，字兀導線616包括在Mn l層之線段624，且透過標 準孔61S連接至在Mn層之線段6》6,以連接兩金屬層（平 面）。在此例子中，標準孔618可以是多平面方形412， 0503-A31035TWF ;yvonne 14 1307181 且配置在記憶胞612之下方。在此實施例中，每一電流 載負結構（字元導線616及位元導線614)為分割電流載 負結構’其係由在第一支平面反覆連續的第一金屬線段 624、在第二平面耐火部分（標準孔618)、以及在第三 平面之第三金屬線段626所形成。 上述說明提供了許多不同的實施例，以實現本發明 之，同特徵。元件與程序之特定實施例係敘述來幫助闡 笨么月田然，這些僅是實施例，而不是預期用來限 制申請專利範圍所述之發明。 舉例來說，第6B圖可二者擇一地表示金屬線段626 可透過耐火材料或傳導材質之孔似㈣接至耐火方形 624 〇 —本發明雖以較佳實施例揭露如上，然其並非用以限 定本發明的職，任何熟習此項技藝者，在不脫離本發 月之精神和|&圍内，當可做些許的更動與潤飾，因此本 發明之保4關當視後附之申請專利範圍所界定者為 【圖式簡單說明】 第及圖表示兩一般磁性隨機存取記憶體 (MRAM)記憶胞佈局。 ，圖係表示習知MRAM記憶胞佈局之剖面圖。 第3圖係表示根據本發明第一實施例之，，短長度” (short length )肖電流單平面互連結構mram記憶胞佈 0503-A31035TWF;yvonne 15 1307181 局。 第4圖表示根據本發明第二實施例之”短長度” (short length )高電流多平面互連結構MRAM記憶胞佈 局。 第5A及5B圖表示實施例之”短長度short length) 高電流多平面互連結構MRAM記憶胞佈局之剖面圖。 第6A及6B圖表示根據本發明另兩實施例之剖面 圖。 【主要元件符號說明】 102〜字元導線； 104〜位元導線； 108、112、114〜MRAM 記憶胞； 202〜記憶胞； 204〜位元導線； 206〜字元導線； 302〜記憶胞； 304〜位元導線； 306〜字元導線； 308A、308B〜短線段； 310〜平面方形； 402〜記憶胞； 404〜位元導線； 406〜字元導線； 408、410〜線段； 412〜方形； 504〜記憶胞； 506〜字元導線； 508〜位元導線； 510〜標準孔； 516、518〜線段； 604〜記憶胞； 606、614〜位元導線； 608、616〜字元導線； 610〜狹長孔； 612〜記憶胞； 618、620、628〜標準 0503-A31035TWF;yvonne 16 1307181 624〜第一金屬線段； 626〜第三金屬線段。

0503- A31035TWF ;yvonne 17

Claims (1)

1307181 修正日期·· 97.12.23 第95121375號申請專利範圍修正本 十、申請專利範園： 半導體記憶袈置，由流經鄰近之1… 电编#徵之雙重性而編程，該半導之 一可編程記憶胞；以及 …衣置包括. 至少兩電流载負結構； 、其中’該等電流载負結構中之至少 電流载負結構，該分割電流载負 匕-分割 之複數第-線段，該等第-線段與二;在;：―平面 第二線段_，該等卜㈣面之複數 微米。 又具貝上為〇.5至3.0 請I:範f第1項所述之半導體記憶裳置， 線段之寬度大於該等第-線段之宣片。 3·如申請專利範圍第二 1中，兮笙镇认 丨 < 人卞 > 脰圮憶裝置’ :亥寻弟一線段由一第一材料所形成， 線奴由一第二材料所形成。 -寺弟一 4.如申請專利範圍第3項所述之半導體記情 ，、中’該弟—材料包括Cu、A卜 ’、 二材料為耐火材料。 次c〇Fe’且該第 5·如申請專·_ 4項所述之铸體記 其卜該耐火材料包括Ta、TH w。 -裝置 6. 如申請專職㈣丨項所述之半導體記 其中，該可編程記憶胞包括—磁性隨 以置 (通續)記憶胞。 &機存取記憶體 7. 如申請專利範圍第j項所述之半導體記憶裝置， 〇503-A31035TWFl/j〇ss 18 1307181 第95121375號申請專利範圍修正本 修正曰期：97.12.23 二中π亥等第線段透過複數孔而與該等苐二線段連 ^該等孔係由-对火材料所形成，且每—該第一線段 兵母一該第二線段係由金屬所形成。 8.如中請專利範圍第i項所述之半導體記憶裝置， :中，該半導體記㈣置包括兩電流载負結構，該等電 流载負結構之其中之一句 八—,+ 士 、 盆另一包括」 包括一弟分割電流載負結構， ”另斤包括一弟二分割電流載負結構，其中， 士、弟一分割電流载負結構包括由一第一傳導材料所形 :之該等第-線段中之—第一者， 成之該等第二線段中之一者； 了人層所形 ;第二：一電流载負結構包括由-第二傳導材料所形 成之該等第一線段中之一第__ 成之該等第二線段。“者’以及由該耐火層所形 ” 9·: =專:範圍第1項所述之半導體記憶裝置， ，、中該寻罘一線段係在該第一平面之一 該等第二線段俾在哕第- -M k } 你在°哀弟一平面之—第二金屬層。 10*如申^專利耗圍第9項所述之半導體記憶裝置， 芦之兮箄笛4屬層之5亥專弟-線段與在該第二金屬 ^之5亥寻弟二線段透過在一第三平面之一連接層而連 利範圍第1項所述之半導體記憶裝置， /、Τ 及+ V體記憶裝置包括： 方傳：第二電流載負結構，用以在該可編程記憶胞之上 方傳达—編程電流；以及 〇503^A31035TWFl/j〇ss 19 1307181 修正日期：97.12.23 第95121375號申請專利範圍修正本 一第二電流载負結構，用以在該可 方傳送該編程電流。 、征。’feI之下 12. 如申請專利範圍第丨項所述之半導體記 -中’該等第-線段之寬度大約小於…聰。… 13. 如申請專利範圍第μ所述之半導體 其中，該分割電流載負社構包括节# 〜衣， 戰貞、，“冓包括該寺弟-線段與該等第 -線&之1替序列，且該等第—線段相 lum的距離。 门大，.勺有 14. 如中請專利範圍第^所述之半導體記憶裝置， ”中，該半導體記憶裝置包括為一字元導線之—第一雷 流载負結構以及為—位元導線之一第二電流载負結構。免 + lx—種半導體記憶裝置，由流經鄰近之一記憶胞之 電流載負特徵之雙重性而編程，該半導體記憶裝置包括： 一可編程記憶胞；以及 . 至少兩電流載負結構； 其中，該等電流載負結構中之至少一者包括一分割 電流载負結構，該分割電流載負結構包括由—第一材料 所形成之複數第一線段，該複數第一線段與由—第二材 料所形成之複數第二線段耦操，且該等第二線段之寬度 大於該等第一線段之寬度，該等第一線段之長度實質上 為0.5至3.0微米；以及 其中，一第一電流載負结構通過該記憶胞之上方， 且一第二電流載負結構通過該記憶胞之下方。 16.如申請專利範圍第ο項所述之半導體記憶裝 0503-A31035TWFl/j〇ss 2〇 1307181 第95121375號申請專利範圍修正本 修正日期：97.12.23 置，其中，該等第一線段與該等第二線段形成在相異之 平面上，該第一電流載負結構為一字元導線，且該第二 電流載負結構為一位元導線。 • 17.如申請專利範圍第15項所述之半導體記憶裝 置，其中，該第一材料為Cu、A卜PtMn或CoFe，且該 第二材料為耐火材料。 18. —種磁性隨機存取記憶體（MRAM)裝置，由流 經鄰近之一記憶胞之電流載負特徵之雙重性而編程，該 籲MRAM裝置包括： 一 MRAM記憶胞；以及 至少兩電流載負結構，包括越過該MRAM記憶胞上 方之一第一電流載負結構以及越過該MRAM記憶胞下方 之一第二電流載負結構，每一該第一及第二電流載負結 構以足夠地緊密接近該MRAM記憶胞之方式通過，以編 程該MRAM記憶胞； 其中，該等電流載負結構中之至少一者包括一分割 ® 電流載負結構，該分割電流載負結構係由在一第一平面 之複數第一金屬線段、在一第三平面之複數而寸火線段、 與在一第二平面之複數第二金屬線段之一交替序列所形 成，該等耐火線段之寬度大於該等第一及第二金屬線段 之寬度，該等第一線段之長度實質上為0.5至3.0微米。 19. 如申請專利範圍第18項所述之MRAM裝置，其 中，該等第一及第二金屬線段之寬度大約小於〇.4um。 20. 如申請專利範圍第18項所述之MRAM裝置，其 0503-A31035TWFl/joss 21 1307181 第95121375號申請專利範圍修正本 修正日期：97.12.23 中，該等第二金屬線段之長度大約小於3um。

0503-A31035TWFl/joss 22