TWI303941B - Photo diode fuse-id for cmos imagers - Google Patents

Photo diode fuse-id for cmos imagers Download PDF

Info

Publication number
TWI303941B
TWI303941B TW093115809A TW93115809A TWI303941B TW I303941 B TWI303941 B TW I303941B TW 093115809 A TW093115809 A TW 093115809A TW 93115809 A TW93115809 A TW 93115809A TW I303941 B TWI303941 B TW I303941B
Authority
TW
Taiwan
Prior art keywords
pixel
pixels
circuit
modified
singularity
Prior art date
Application number
TW093115809A
Other languages
English (en)
Other versions
TW200511845A (en
Inventor
Jeff D Bruce
Roger Panicacci
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200511845A publication Critical patent/TW200511845A/zh
Application granted granted Critical
Publication of TWI303941B publication Critical patent/TWI303941B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

1303941 九、發明說明： 【發明所屬之技術領域】 本發明一般有關半導體成像裝置，尤其有關一種具有一 陣列像素單元之CMOS像素感測器成像器，其中會程式化該 像素陣列的一部分以儲存資料。 【先前技術】 使用CMOS主動像素成像器作為低成本的成像裝置目前 眾所矚目。以下將參考一般以參考號碼1〇〇表示電路的圖工 說明CMOS主動像素感測器（APS)的示範性像素電路。與被 動像素感測器相比，主動像素感測器在像素單元内可以有 一或多個主動電晶體，可以進行與CM〇s技術相容的製造， 及可以有比較高的讀取率。如圖i所示的像素單元為3丁 Aps 像素單元，以參考號碼150表示，其中3T常用在指定使用三 個電晶體以操作像素的技術中。3T Aps&括：光二極體 162、重设電晶體丨84、源極隨動器電晶體丨、〜及列選擇電 晶體188。應明白，雖然⑸顯示單一像素之操作的電路， 但貫際上，會以Μ乘以N陣列之配置成列與行的相同像素來 形成成像器，且會使用列與行選擇電路來存取陣列中的像 素。 光一極體162會將入射光子轉換成可在節點八收集的電 子。源極'隨動器電晶體186的閘極連接至節點A，因而可放 大在即點A出現的信號。當列選擇電晶體188選擇特定的列 包含單元150時，會在行線m上將電晶體186放大的信號傳 送到讀取電路。光二極體162會在基板的摻雜區累積光產生 93686.doc 1303941 電荷。應明白’ CM0S成像1可以包括：光閘極或其他光轉 換裝置，以替代光二極體產生光產生電荷。 重設電壓源vm會透過重設電晶體184選擇性麵合至冑' 點A。重設電晶體184的閘極會耦合至可控制重設操物
VrSt與節點A的連接）的重設控制線19卜vrst可以等於㈣。 列選擇控制線16G會麵合至陣列中相同列的所有像素。電壓 源vdd會耦合至源極隨動電晶體186及其輸出會透過列選擇 電晶體m選擇性麵合至行線170。雖然在wi中沒有顯示， 但行線170係耦合至陣列中相同行的所有像素且通常在其
下端有電流槽。列選擇電晶體188的閘極會麵合至列選擇控 制線160。 I 如本技術所習知，會以二步驟程序自像素150讀取數值。 在電荷整合週期期間，光二極體162會將光子轉換成可在節. 點A收集的電子。節點简電荷會由源極隨動器電晶體 放大並由列存取電晶體188選擇性傳送到行線17〇。在重設 週期期間’會藉由開啟重設電晶體184來重設節點A，以將 φ 重設電壓Vrst施加於節點A，然後會由源極隨動器電晶體一 186透過啟動的列選擇電晶體188將此電壓讀取至行線 170。因此，兩個不同的數值：重設電壓Vrst及影像信號電 壓Vsig，都會由行線170自像素中讀取並傳送至讀取電路， 在此取樣各數值並保留以進行進一步的處理，如本技術所 習知。 S， 會同時將一列中的所有像素讀取至各自的行線丨7 〇且會 依序啟動行線以重设及項取信號電壓。此外，也會依序將 93686.doc 1303941 像素列讀取至各自的行線。 圖2顯示包括像素陣列230及提供時序及控制信號以按照 热習本技術者一般熟知的方式控制讀取像素中儲存之信號 的控制器232的CMOS主動像素感測器積體電路晶片。示範 性陣列的大小為Μ乘以N像素，陣列230的大小則根據特定 的應用而定。會使用行平行讀取架構一次一列地讀取成像 器。控制器232可藉由控制列定址電路234及列驅動器24〇 的操作來選擇陣列230中特定列的像素。在行線17〇(圖υ 上’會按照上述方式將選定列的像素中所儲存的電荷信號 提供至讀取電路242。然後會使用行定址電路244依序讀取 k各行中讀取的像素信號。對應於讀取重設信號及整合電 何“號的差動像素信號（Vrst、Vsig)則會提供作為讀取電路 242的各自輸出v〇uti、。 圖3更清楚地顯示像素35〇的列與行34卜各行包括多個歹, =像素350。可將來自特定行中像素35〇的信號讀取至與錢 行關連的讀取電路351。讀取電路351包括儲存像素重設信 號（Yrst)及整合電荷信號（Vsig)的取樣及保持電路。然後會 將讀取電路351巾料的信號㈣逐行讀取轉素33〇之^ 個陣列共用的輸出級354。然後會將類比輸出信號傳送到， 例如’差動類比電路，以減去重設及整合電荷信號並將其 傳送到類比至數位韓描^哭 二σ 轉換裔（ADC)，或是可將重設及整合電荷 信號直接供應給類比至數位轉換器。 圖4更清楚地顯示包括取樣及保持讀取電路4〇1及放大器 ⑽的行讀取電路351。_的電路能夠取樣及保㈣後放大 93686.doc 1303941
Vsig及Vrst值，讓輸出級354(圖3)隨後可以使用。 在製造期間’通常會單獨測試各成像像素陣列。測試可 以㈣缺陷像素電路、像素信號位準、及其他陣列屬性， 並可根據批號及個別裝置的識別號瑪儲存資訊 間建立的資訊可以用來藉由，例如，補償缺陷像素，不同
的像素W位準、及其他測試的像制性，來加 操作。 4 V 此外，成像感冑器在製造時並#法識別。㈣ 系統後才指定安全值/朗值，造成增加製造成本的額外製 造步驟。此外’還有有關在指定識別號碼前記錄缺陷像素 資訊的管理負#，因為在整個製程中都必須實際記錄有關 像素的感測器及缺陷像素資訊。如果弄錯感測器的製造順 序’則順序弄錯㈣體電路成像陣列及所有另一個積體電 路成像陣列都必須重新加以測試。 可以容許每個感測器特定數量的缺陷像素，因此特定量 的感測器將視為可以使用’因而恢復原來的製造成本。在 這些感測器中’被發現是缺陷的像素不會超過整個感測器 的預定數量，也不會超過預定範圍内的預定數量。雖然會 在測試期間發現這些像素的位置，但在製造期間記錄此^ 訊仍是管理上的負擔，如上所述。更重要的是，確保在製 造後將缺陷像素的資訊供應給各感測器更會增加感測器的 生產成本。例如，製造感測器的公司必須將缺陷像素資訊 提供給製造相機的公司。最常見的情況是，以分開的媒體 (如軟碟片、電腦可讀取磁帶、或其他電腦可讀取儲存媒體） 93686.doc 1303941 提供缺陷像素資訊，因而增加了成本。同樣的，匹配各感 測器與其缺陷像素資訊時也會產生問題。 具有用於儲存像素之晶載可程式記憶體的CM〇s成像器 及CMOS感測H陣列的識別資訊係為已知。例如，美國專利 第6’396,539滅（Heller等人）揭露一種既複雜又龐大的晶載 可程式快閃記憶體。使用可程式記憶體讀取、寫入、及解 密記憶體資訊需要使用附加的儲存電路(即，記憶體)及關連 =电路冑好月b夠提供一種具有晶載儲存系統的影像感測 器，以減少實施复憶體所需的附加電路。此外，最好能有 一種=需要附加電路以存取及解譯儲存資訊的晶載儲存系 Λ取好也能有一種儲存晶載像素陣列資訊以稍後使用之 間卓又容易的方式。 【發明内容】 本么月提仏種併入貧訊儲存系統作為感測器陣列之部 分的C刪影像感測器陣列。諸如識別號碼、像素缺陷位 置、及保險識別資訊等像素資訊係儲存在影像陣列内。使 用光二極體作為雷射保險，即可程式化一列或數列像素陣 列以儲存各種資訊。由於系統使用現有結構來解碼資訊， 因此不需要任何附加電路。 參考以下結合附圖一起提供之本發明的詳細說明，即可 明白本發明的這些及其他特色及優點。 【實施方式】 在下列詳細說明中，將會參考形成本說明之-部分的附 圖’且其中將藉由說明本發明實施的特定具體實施例來顯 93686.doc 1303941 示。這些具體實施例會以充分的細節來說明，讓熟習本技 術者能夠製造及❹本發明，且應明自，要不脫離本發 明的精神及㈣’即可對所揭露的特定具體實施例進行^ 構上、邏輯上、或其他變更。 在本發明中’為了儲存資訊’會程式化c刪像素陣列的 -部分。尤其為了儲存資訊’會使用光二極體作為保 路。 在Μ乘以N的CMOS像素陣列中，通常會在陣列的設計中 併入附加列及/或行的像素，以㈣❹以_發疑陷列 及缺陷行時可錢^餘的狀行。根據本發明，會使用 多餘的列及/或行來儲存附加的像素陣列資訊。資訊係以二 進制格式程式化於陣列中；程式化的各像素可代表"”或 〇 口此s使用-系列的像素（在一列中）來代表一系列 二進制位元的資訊。像素陣列中典型的列會有綱至刪 個連接至列的光二極體，因此可以儲存大量的資訊。例如， 編碼的資訊可識別缺陷單元位置或製造批資訊。 圖5顯示本發明的一項示範性具體實施例。在圖5中， CMOS像素陣列510之列521的一部分顯示具有數個已^ 之代表性像素552a、b、e、y、z。雖然在列521中只顯示3 個像素552，但本發明並不因此受限。像素55孔、55“、μ] 顯示「已經改變」，#，刻意實際經過修改。在一項較佳多 體實施例中，藉由決定位元中代表資料所需的邏輯狀態: 即可程式化-像素。根據像素所需的邏輯㈣，可以修这 像素’其巾修改的像素代表第—邏輯狀態及未修改的像清 93686.doc • 11 - 1303941 代表第二邏輯狀態。在一項較佳具體實施例中，藉由在製 造期間對光二極體施以雷射，即可修改像素，其方式與在 製造期間對保險施以雷射或足夠電壓的方式類似，都會使 光二極體變成缺陷。顯示具有其各自之標示”χ"的光二極體 像素552b、552c、552y代表像素552b、552c、55办已刻意 製造缺陷光二極體。 在像素陣列510的製造、測試、及資料儲存裝置操作期
間，會使請有的列與行交換電晶體來選擇用於寫入的個 別像素552。ϋ定像素552時’會施以足夠電壓的雷射，讓 選定的光：極體562變成缺陷。程式化會依此方式繼續進行 直到所有的貝料均已正確儲存為根據資料資訊圖案進行缺 陷或非缺陷程式化的像素552。 儲存在像素陣列510中的程式化資料可以使用現有❸ 路結構來存取及讀取。如本技術所熟知，存取像素陣列^ 中的程式化資料與讀取像素552相同，纟其，像素521的列 在此可利用列及行解碼器234、24 圖2)存取資料，及可言 取選定的保險及/或數個保險以沐令 你險以决疋儲存資料。刻意被修2 的光二極體562會顯示為缺陷或供^ 、^ ~峨丨曰及錯祆的光二極體電壓且， 被續取為一種邏輯狀能，^Τ7 " Π " f ^ 、裡、铒狀心如0 ，而非缺陷光二極體5621 被讀取為另一種邏輯狀能 4，， ,一 、铒狀心如1 。現有的電路會將讀取自 類比資料形式的電壓，如靖敌自 、 一 °貝取自像素552的電壓位準，轉指 為數位資料的形式，如，，〇，，或” 1 ”。 在示範性具體實施例的另—能 、 另心樣，會在像素内使用金屬 保險來取代感光區或光二。 极 式化金屬保險及讀取像 93686.doc •12- 1303941 素信唬與所述的方法類似。在一項較佳具體實施例中，會 保留成像器陣列的最上一列以進行程式化，因此在最上一 歹J中的像素單元會包含取代感光區的金屬保險。還有，在 本發明的另一態樣，像素為可再程式化。例如，可程式化 像素以代表一個邏輯狀態，及後續可再程式化以代表另 一個邏輯狀態。 本發明的方法及裝置態樣係體現於如圖6所示可提供影 像輸出信號之影像裝置1140。影像輸出信號也可以用於同 樣如圖6所不的處理器系統丨丨〇〇中。基於處理器的系統（例 如電腦系統）一般包含如微處理器的中央處理單元 (cpu)iiio,其可和一或多個匯流排117〇上的一或多個輸入 /輸出（I/O)裝置1150進行通信。CPU 111〇也會和一或多個匯 流排1170上的隨機存取記憶體（ram)U6〇!換資料，通常 會透過記憶體控制器。處理器系統還可包括：如軟碟機112〇 及CD ROM光碟機1130之也可以和一或多個匯流排丨上 CPU 1110通信的周邊裝置。 儘管已如上說明及顯示本發明的較佳具體實施例，但應 明白，這些是本發明的示範，不應視為限制。在不脫離本 發明的精神或範鹫下，可以進行新增、刪除、替代、及其 他修改。例如，雖然揭露的是含有光二極體的像素，但也 可以使用纟他類型的|素。也可以使用其他類型㈤光集電 極，如光閘極。以上所述具體實施例說明特定數量的電晶 體、光二極體、傳導線、或像素類型（如，3丁、4T)等，但 本發明並不因此叉限。雖然較佳具體實施例揭露使用主動 93686.doc -13· 1303941 像素’但也可以使用被動像素及虛設像素。此外，選定用 於程式化的像素並不限於配置在影像陣列之多餘的行及列 中。因此’不應將本發明視為受限於上述說明，而是只會 受到申請專利範圍之範脅的限制。 【圖式簡單說明】 圖1為先前技術的主動像素； 圖2為先前技術之CMOS主動感測器晶片的方塊圖； 圖3為先前技術之主動像素陣列及關連之讀取電路的方 塊圖， 圖4為先前技術的行讀取電路； 圖5為具有程式化像素之CMOS陣列的示範性具體實施 例；及 圖6根據本發明之示範性具體實施例，為代表併入cM〇s 成像裝置之基於處理器的系統的方塊圖。 【主要元件符號說明】 100 電路 150 列包含單元 160 列選擇控制線 162 、 562 光二極體 170 行線 184 重設電晶體 186 源極隨動器電晶體 188 列選擇電晶體 191 重設控制線 93686.doc 1303941 230 232 234 240 242 244 330、350 ; 552a、 b、c、y、z 349 351 354 401 431 510 521 1110 1120 1130 1140 1150 1160 1170 陣列 控制器 列定址電路 列驅動器 讀取電路 行定址電路 像素 行 行讀取電路 輸出級 取樣及保持讀取電路 放大器 CMOS像素陣列 列 處理器系統 軟碟機 CD ROM光碟機 影像裝置 輸入/輸出裝置 隨機存取記憶體 匯流排 93686.doc -15-

Claims (1)

  1. 13 03 9伞1〇93115809號專利申請案 中文申請專利範圍替換本(97年5月） 十、申請專利範圍： 1· 一種具有資料儲存裝置之成像系統，其包含： 一具有一感測器陣列之晶片，該感測器陣列包含複數 個像素，其中該等像素之一第一部分用於將代表入射光 的信號提供給該感測器陣列，其中該等像素之一第二部 分用於提供程式化的資料儲存裝置，該等像素之第二部 分包含： 代表一第一邏輯狀態資料之具有修改電路的像素；及 代表一第二邏輯狀態資料之不含修改電路的像素， 其中該等具有修改電路之像素包括一修改感光區。 2·如請求項1之成像系統，其中會停用該等具有修改電路之 像素。 3. 如請求们之成像系統，其中該等具有修改電路之像素無 法加以修改。 4. 如請求項！之成像系統，其中具有修正電路之該等像素之 各自的感光區各包含一光二極體。 5. 如請求Μ之成像系統’其中具有修正電路之該等像素之 各自的該感光區係藉由雷射來修改。 6. -種用於操作一影像感測器的方法，其包含藉由程式化 該像素陣_敎像相在卿㈣測^ 中儲存資料，其中該程式化進—步包含：象素陣列 修改該選定像素的電路以在代 定像素中儲存資料，·及 弟一邏輯狀態的選 不修改該選定像素的電路以在代表一第二邏輯狀態的 93686-970506.doc 1303941 疋像素中儲存資料 該感光5修改之該選定像素的該電路係為該選定像素的 7· 如請求項6 陣列中的二:法資:。進一步包含以下步驟:讀取該像素 8·如請求項7 陣列巾μ 法，其進一步包含以下步騾··解譯該像素 千幻中的該儲存資料。 9·如請求項8之方法，甘士 Α二 換為一 n ，/、中解譯的步驟包含將該儲存資料轉 邏輯狀態。 u如r托項6之方法，其中該資料包含製造資 U·如請求項6之 貝訊。 以如請求項6 其中該資料包含像素識別資訊。 13·如_灰： ，其中該資料包含測試資訊。 ",如請求項::中該資包含缺陷像素資訊。 像素陣抑’其中儲存#料㈣步驟包含決定在該 响卄成貝科的一初始步驟。 b·如請求項14之方 含決定在#像㈣、、，、定儲存資料位置的該步驟包 16.如請求項ΓΛ1儲存㈣料的1與行。 路。 法’其中修改電路的該步驟包含停用該電 如咕求項6之方法’其中該被選定像 光二極體。 ’、之忒感光區係為一 A如請求項17之方法，其中該 由一雷射來修改。 冢素之該感光區係猎 19. 一種具有—感測器 平夕J之牛導體曰曰片，該感測器陣列包 93686-970506.doc 1303941 含複數個像素，其中料像素之—第—部分用於將代表 入射光的信號提供給該感測轉列，其巾該等像素之一 第二部分用於提供資料作為不同的信號狀態，其中該等 像素之第二部分包括該等代表一第一邏輯狀態資料之具 有缺陷影像感測器的像素。 20. 21. 22. 23. 如請求項19之半導體晶片，其巾該等像素之第二部分用 來提供該資料，進一步包含·· 代表一第二邏輯狀態資料之不含缺陷影像感測器的像 素。 如請求項20之半導體晶片，其中該缺陷影像感測器包含 ' 光—極體。 如明求項20之半導體晶片，#中該缺陷影像感測器係藉 由雷射來修改。 一種處理器系統，包含： 一處理器；以及 一耦合至該處理器之像素感測器陣列，該感測器陣列 包含複數個像素，其中該等像素之一第一部分用於將代 表入射光的信號提供給該感測器陣列，其中該等像素之 一第二部分用於提供程式化的資料儲存裝置， 其中該等像素之第二部分用來提供程式化之資料儲存 裝置’包含： 代表一第一邏輯狀態資料之具有缺陷影像感測器的像 素，其中該專具有修改電路之像素包括一修改感光區； 及 93686-970506.doc 1303941 代表-第二邏輯狀態資料之不含缺陷影像感測器的像 素。 从如請求項23之處理器系統，其中會停用該等具有修改電 路之像素。 25. 如請求項23之處理器系統，其中具有修正電路之該等像 素之各自的該感光區各包括一光二極體。 26. 如請求項23之處理器系統，其中具有修正電路之該等像 素之各自的該感光區係藉由雷射來修改。
    93686-970506.doc
TW093115809A 2003-06-02 2004-06-02 Photo diode fuse-id for cmos imagers TWI303941B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/449,031 US7369167B2 (en) 2003-06-02 2003-06-02 Photo diode ID for CMOS imagers

Publications (2)

Publication Number Publication Date
TW200511845A TW200511845A (en) 2005-03-16
TWI303941B true TWI303941B (en) 2008-12-01

Family

ID=33451673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093115809A TWI303941B (en) 2003-06-02 2004-06-02 Photo diode fuse-id for cmos imagers

Country Status (7)

Country Link
US (2) US7369167B2 (zh)
EP (1) EP1629668A1 (zh)
JP (1) JP4429311B2 (zh)
KR (1) KR100718556B1 (zh)
CN (1) CN1833434A (zh)
TW (1) TWI303941B (zh)
WO (1) WO2004110059A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554589B2 (en) 2004-08-20 2009-06-30 Micron Technology, Inc. Redundancy in column parallel or row architectures
KR100597651B1 (ko) * 2005-01-24 2006-07-05 한국과학기술원 이미지 센서, 실제 이미지를 전기적 신호로 바꾸는 장치 및 그 방법
JP2007028326A (ja) 2005-07-19 2007-02-01 Alps Electric Co Ltd カメラモジュール及び移動電話端末
US7593248B2 (en) * 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
US20080117661A1 (en) * 2006-11-16 2008-05-22 Micron Technology, Inc. Method, apparatus and system providing memory cells associated with a pixel array
US7875840B2 (en) * 2006-11-16 2011-01-25 Aptina Imaging Corporation Imager device with anti-fuse pixels and recessed color filter array
EP2151828A1 (en) * 2008-08-04 2010-02-10 STMicroelectronics (Research & Development) Limited Random access memory circuit
JP5181982B2 (ja) 2008-09-30 2013-04-10 ソニー株式会社 固体撮像装置及びカメラシステム
CN102217300A (zh) * 2008-11-18 2011-10-12 美商豪威科技股份有限公司 具有集成非易失性存储器像素的cmos图像传感器阵列
BR112013029020A2 (pt) * 2011-05-12 2019-10-01 Olive Medical Corp sensor de imagem com elementos de interconexão de otimização de tolerância
US8845189B2 (en) 2011-08-31 2014-09-30 Semiconductor Components Industries, Llc Device identification and temperature sensor circuit
US8821012B2 (en) 2011-08-31 2014-09-02 Semiconductor Components Industries, Llc Combined device identification and temperature measurement
CN105262963B (zh) * 2015-10-15 2018-10-16 上海集成电路研发中心有限公司 暗像素阵列、替换控制电路系统及方法
US11184564B2 (en) * 2017-04-28 2021-11-23 The Governing Council Of The University Of Toronto Method and system for pixel-wise imaging
CA3061622A1 (en) * 2017-04-28 2018-11-01 The Governing Council Of The University Of Toronto Method and system for pixel-wise imaging
JP2022537117A (ja) 2019-06-21 2022-08-24 ザ ガバニング カウンシル オブ ザ ユニバーシティ オブ トロント 画素パラメータの画素単位の符号化を用いて画像ダイナミックレンジを拡張するための方法およびシステム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225868A (ja) * 1990-01-30 1991-10-04 Hitachi Ltd 固体撮像素子とそれを用いた撮像装置
US5808676A (en) * 1995-01-03 1998-09-15 Xerox Corporation Pixel cells having integrated analog memories and arrays thereof
US5786827A (en) * 1995-02-21 1998-07-28 Lucent Technologies Inc. Semiconductor optical storage device and uses thereof
AU1689897A (en) 1995-12-29 1997-07-28 Intel Corporation Cmos imaging device with integrated flash memory image correction circuitry
US6330030B1 (en) * 1998-01-05 2001-12-11 Intel Corporation Digital image sensor with low device count per pixel analog-to-digital conversion
US6396539B1 (en) 1998-02-27 2002-05-28 Intel Corporation CMOS imaging device with integrated defective pixel correction circuitry
US6293465B1 (en) * 1998-02-27 2001-09-25 Intel Corporation CMOS imaging device with integrated identification circuitry
US6087970A (en) 1998-03-11 2000-07-11 Photobit Corporation Analog-to-digital conversion
JP3519612B2 (ja) 1998-08-14 2004-04-19 株式会社東芝 固体撮像素子とそれを用いた固体撮像装置
KR20000066571A (ko) * 1999-04-19 2000-11-15 김영환 그래픽 프로세서
WO2001024104A1 (en) 1999-09-30 2001-04-05 California Institute Of Technology High-speed on-chip windowed centroiding using photodiode-based cmos imager
JP4732660B2 (ja) * 2000-02-17 2011-07-27 ブリティッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー ビジュアルアテンションシステム
EP1143521A1 (en) 2000-04-05 2001-10-10 Omnivision Technologies Inc. CMOS image sensor having non-volatile memory
US6526366B1 (en) 2000-05-18 2003-02-25 Intel Corporation Imaging sensor defect map storage
US20020005563A1 (en) * 2000-07-12 2002-01-17 Tzi-Hsiung Shu Fuse structure and application thereof for a CMOS sensor
US6917380B1 (en) * 2000-10-05 2005-07-12 Ess Technology, Inc. One time programmable solid-state device
US6960753B2 (en) * 2001-01-24 2005-11-01 Hewlett-Packard Development Company, L.P. Photosensor arrays with encoded permanent information
TW582176B (en) * 2001-07-06 2004-04-01 Hynix Semiconductor Inc Image sensor with defective pixel address storage
JP3839733B2 (ja) * 2002-02-18 2006-11-01 富士写真フイルム株式会社 撮像装置および画像データ出力方法
US7023031B2 (en) * 2002-08-19 2006-04-04 Micron Technology, Inc. CMOS imager having on-chip ROM
EP2698784B1 (en) * 2003-08-19 2017-11-01 E Ink Corporation Electro-optic display

Also Published As

Publication number Publication date
EP1629668A1 (en) 2006-03-01
US7369167B2 (en) 2008-05-06
JP2006526959A (ja) 2006-11-24
KR20060005420A (ko) 2006-01-17
JP4429311B2 (ja) 2010-03-10
TW200511845A (en) 2005-03-16
WO2004110059A1 (en) 2004-12-16
US20040239789A1 (en) 2004-12-02
CN1833434A (zh) 2006-09-13
KR100718556B1 (ko) 2007-05-15
US20080186395A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
TWI303941B (en) Photo diode fuse-id for cmos imagers
TWI461060B (zh) 具有光暈降低機制的影像感應器
US7508016B2 (en) CMOS imager having on-chip ROM
US8916938B2 (en) Three-dimensional writable printed memory
EP2064879B1 (en) An image sensor device having one or more modified dummy pixels that are usable as non-volatile memory elements
KR100315937B1 (ko) 집적회로,컴퓨터시스템및집적메모리조작프로세스
US20090237103A1 (en) Image sensor monitor structure in scribe area
US8259199B2 (en) Pixel array with reduced sensitivity to defects
JP2006526959A5 (zh)
US20110254987A1 (en) Cmos image sensor array with integrated non-volatile memory pixels
TWI308692B (en) Programmable memory and accessing method of the same
TW556208B (en) Fault-tolerant solid state memory
TW200403674A (en) Memory array having 2T memory cells
US8456885B2 (en) Random access memory circuit
US20020005563A1 (en) Fuse structure and application thereof for a CMOS sensor
CN110139048B (zh) 一种cmos图像传感器像素单元及其信号传输方法
US20060268596A1 (en) Ferroelectric semiconductor memory device
JP2002112115A (ja) 能動画素センサアレイをリセットする方法及び装置
JPS5939839B2 (ja) リ−ド・オンリ−・メモリ−
KR100406907B1 (ko) 결함정보를 동일 칩 내에 포함하고 있는 씨모스 이미지 센서
JPH10144875A (ja) 半導体集積回路の製造方法
JPH0574748A (ja) 来歴情報記録方式、及び半導体集積回路
JPS6353784A (ja) ランダムアクセスメモリ内蔵半導体集積回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees