TWI302733B - Ic stack package having a plurality of encapsulants sharing a same substrate - Google Patents

Ic stack package having a plurality of encapsulants sharing a same substrate Download PDF

Info

Publication number
TWI302733B
TWI302733B TW095128935A TW95128935A TWI302733B TW I302733 B TWI302733 B TW I302733B TW 095128935 A TW095128935 A TW 095128935A TW 95128935 A TW95128935 A TW 95128935A TW I302733 B TWI302733 B TW I302733B
Authority
TW
Taiwan
Prior art keywords
encapsulant
substrate
integrated circuit
flexible substrate
package
Prior art date
Application number
TW095128935A
Other languages
English (en)
Other versions
TW200810036A (en
Inventor
Song Yuh Tseng
Original Assignee
Walton Advanced Eng Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Eng Inc filed Critical Walton Advanced Eng Inc
Priority to TW095128935A priority Critical patent/TWI302733B/zh
Publication of TW200810036A publication Critical patent/TW200810036A/zh
Application granted granted Critical
Publication of TWI302733B publication Critical patent/TWI302733B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

‘1302733
九、發明說明：【發明所屬之技術領域】 本發明係有關於積體電路堆疊構造，特別係有 一種多封膠體共用基板之積體電路堆疊構造。 【先前技術】 在以往的積體電路封裝構造中，在一個別的基 形成有一封膠體，以密封保護積體電路晶片。多 體電路封裝構造會縱向堆疊，以減少接合至印刷 板之表面覆蓋面積（f0〇tprint)。 本國專利公告第555 1 53號「可堆疊式半導體 結構」揭示一種可堆疊式積體電路封裝構造，在 體之頂面設有一頂封裝基板，並以一軟性電路板 連接該頂封裝基板與一形成有封膠體之底封聲美 在上方的頂封裝基板可供3D堆疊另一積體電路 構造。在此一習知架構中，使用了大量的封裝基 導致封裝成本的提高。 本國專利公告第45 1 455號「堆疊半導體構事 揭示一種積體電路封裝之堆疊構造，複數個積體 封震構造各包含有一基板與一晶片 並具有一裸露 片背面，兩兩晶 晶片背面比較小 的問題。此外， 基板，再以軟性 組裝步驟增多。 片背面相對並以 面積且光滑，容 每一積體電路封 電路板側向連接 一接合膠黏結。 易有位移與黏著 裝構造亦是採用 ’導致製程中需 關於 板上 個積 電路 封裝 封膠 兩側 板。 封裝 板， 」則 電路 的晶 由於 不佳 個刿 要的 5 1302733 ^ 【發明内容】 本發明之主要目的係在於提供一種多封膠體共用 基板之積體電路堆疊構造，將多個積體電路封裝構造 整合在一可撓性基板並可堆疊固定，有效運用該可撓 性基板之封膠面積，以降低製造成本並縮小表面覆蓋面 積。 本發明之次一目的係在於提供一種多封膠體共用 基板之積體電路堆疊構造，具有增進封膠體之黏著面 着積、防止黏著材料溢膠之功效。 本發明之另一目的係在於提供一種多封膠體共用 基板之積體電路堆疊構造，其中一封膠體係具有容易 形成之容膠孔，不需要在壓模之後另施以其它不必要的蝕 刻或雷射鑽孔步驟，而避免對該積體電路堆疊構造之元 件造成損害。 本發明的目的及解決其技術問題是採用以下技術 鲁 方案來實現的。本發明揭示一種多封膠體共用基板之 積體電路堆疊構造，主要包含一可撓性基板、一第一封膠 體、一第二封膠體以及一黏著材料。該可撓性基板係具有一 上表面與一下表面。該第一封膠體係形成於該可撓性基板之 上表面並密封有一第一晶片。該第二封膠體其係形成於該可 撓性基板之上表面並密封有一第二晶片，其中該可撓性基板 在該第一封膠體與該第二封膠體之間的區段係為可彎折，以 使該第二封膠體折疊在該第一封膠體之上方。該黏著材料係 黏著在折疊後之該第二封膠體之頂面與該第一封膠體之頂 6 1302733 面。在另一實施例中，該第二封膠體可折疊在該第一封膠體 之側面。此外，複數個容膠穴或容膠槽係可形成在該第一封 膠體之頂面、側面或是該第二封膠體之頂面。 本發明的目的及解決其技術問題還可採用以下技 術措施進一步實現。 在別述的多封膠體共用基板之積體電路堆疊構造 中，該第一封膠體之頂面係形成有複數個容膠穴。 在以述的多封膠體共用基板之積體電路堆疊構造 中，該些容膠穴係由複數壓模針點（multiple m〇ld pin)所形 成的原生孔。 在前述的多封膠體共用基板之積體電路堆疊構造 中’另包含有複數個外接端子，其係設置於該可撓性基板之 該下表面。 在前述的多封膠體共用基板之積體電路堆疊構造 中，該些外接端子係對準於該第一封膠體之下方。 在刖述的多封膠體共用基板之積體電路堆疊構造 中，該些外接端子係包含銲球。 在前述的多封膠體共用基板之積體電路堆疊構造 中，該黏著材料係為非導電性液態黏膠。 【實施方式】 在本發明之第一具體實施例中，揭示一種多封膠體 共用基板之積體電路堆疊構造，第1圖係為該積體電 路堆疊構造之截面示意圖，第2圖係為該積體電路堆 疊構造在未摺疊狀態之截面示意圖。 7 /1302733 . 如第1及2圖所示，一種積體電路堆疊構造ι〇〇主 要包含一可撓性基板110、一第一封膠體120、一第二封膠 體130以及一黏著材料140。該可撓性基板11〇係具有一上 表面111與一下表面112，該第一封膠體120與該第二封膠 體130係共用该可挽性基板11〇，即是複數個積體電路封襄 構造共用同一基板。此外，在封膠體堆疊之後不會增加該積 體電路堆疊構造100在對外表面接合時的表面覆蓋面 積（footprint) 〇 _ 該第一封膠體120係形成於該可撓性基板11〇之上表面 111並密封有一第一晶片丨5 〇。在本實施例中，利用複數個 第一銲線152電性連接該第一晶片15〇之複數個銲墊151至 該可撓性基板11 0。 該第一封膠體120之頂面121係形成有複數個容膠穴 122，以容納該黏著材料14〇並增加對該黏著材料14〇之黏 著面積。如第3圖所示，在本實施例中，該些容膠穴122可 鲁 進一步區分為在該第一晶片150上方的中央孔與在第一封膠 體120之周邊孔。較佳地，該些容膠穴ι22係由複數壓模針 點3 0(multiple mold pin)所形成的原生孔（如第4A圖所示）， 可快速形成該些容膠穴122，不需要在壓模之後另施以其它 不必要的钱刻或雷射鑽孔步驟，而避免對該積體電路堆疊 構造100之可撓性基板11〇等其它元件的損害。 該第二封膠體130係形成於該可撓性基板110之上表面 111並密封有一第二晶片16〇，在本實施例中，利用複數個 - 第二鮮線162電性連接該第二晶片160之複數個銲墊161至 8 /1302733 • 該可撓性基板110。該第二晶片160係可該第一晶片15〇可 為相同的積體電路晶片。其中，如第i圖所示，該可撓性基 板110在該第一封膠體120與該第二封膠體13〇之間的區段 係為可彎折並具有互連線路（圖未繪出），以使該第二封膠體 130折疊在該第一封膠體12〇之上方，以減少表面覆蓋面 積。 如第1圖所示，該黏著材料140係黏著在折疊後之該第 二封膠體130之頂面131與該第一封膠體12〇之頂面121， ^ 以機械式固定該第二封膠體130，使該第二封膠體13〇不會 滑移鬆脫。通常該黏著材料140係可選用非導電性液態黏 膠’例如環氧熱固樹脂。 此外，該積體電路堆疊構造100可另包含有複數個外接 端子170，其係設置於該可撓性基板11〇之該下表面ιΐ2。 在本實施例中，該些外接端子17〇係對準於該第一封膠體 120之下方，以供對外表面接合。該些外接端子17〇係可包 春 含鲜球（solder ball)。 因此，在上述之積體電路堆疊構造1〇〇中，其係整合至 少兩個封裝構造，其封膠體12〇與13〇係可共用同一個可撓 性基板110。當黏著材料140黏接兩封膠體12〇與之後， 其整體表面覆蓋面積（即表面接合一印刷電路板之後，該積 體電路堆疊構造1 〇〇所佔據的面積）約略等同一個封裝構造 的：面覆蓋面積。此外，在本實施例中，該第一封膠體120 ☆膠八1 22係具有增進點著面積，防止黏著材料1 40溢膠 之功效。 9 ' 1302733
第4A至4D圖係繪示該積體電路堆疊構造1〇〇在形 成該第一封膠體120之過程中之局部截面示意圖。首 先’如第4A圖所示，在壓模步驟中，該可撓性基板丨丨〇係 夾合在一上模具10與一下模具2〇之間。在該上模具iQ之 模穴内設有複數個壓模針點30,以在壓模步驟中同時形成上 述之容膠穴122。如第4B圖所示，在壓模步驟之後，當該 第一封膠體120形成之際，該第一封膠體12〇之頂面便形成 有複數個容膠穴122。此外，在本實施例中，該第一封膠體 120係密封在該可撓性基板11〇上之第一晶片15〇與該些第 一銲線152。通常上述之第二封膠體13〇係與該第一封膠體 120同時形成（圖未繪出）。如第4C圖所示，可利用植球或/ 及銲料回銲技術將該些外接端子17〇設置在該可撓性基板 110之該下表面112。該些外接端子170係可對準於該第一 封膠體12〇之下方。之後，如第4D圖所示，以點膠方式由 一點膠針頭40提供該黏著材料140，將該黏著材料14〇塗覆 在該第一封膠體120之頂面121，可填入至少一部分之該些 容膠穴122内，例如在該第一晶片15〇上方之中央孔。最後， 折疊該可撓性基板110,使該第二封膠體13〇之頂面ΐ3ι可 黏接至該黏著材料140,即可組製成如第i圖所示之積體電 路堆疊構造1 0 0。 請參閱第5&6圖，在本發明之第二具體實施例中另 一種多封膠體共用基板之積體電路堆疊構造2〇〇係主要 包含一可撓性基板210、一第一封膠體22〇、至少一第二封 膠體230以及一黏著材料240。 在本實施例中，在第一封膠 10 1302733 體220之側面（例如是兩側或是四側邊）各黏接有一第二封膠 體 230。 該可撓性基板210係具有一上表面211與一下表面212。 其中，該可撓性基板210之上表面211係被該第一封膠體220 與該些第二封膠體230所共用。 該第一封膠體220係形成於該可撓性基板210之上表面 211並密封有一第一晶片25〇。並且，該些第二封膠體23〇 亦形成於該可撓性基板210之上表面211並密封有一第二晶
片260其中’該可撓性基板210在該第一封膠體220與該 第二封膠體230之間的區段係為可彎折。此外，該第一封膠 體220另密封複數個第一銲線252，其係電性連接該第一晶 片250之複數個銲墊251至該可撓性基板21〇;該第二封膠 體230另密封複數個第二銲線262，其係電性連接該第二晶 片260之複數個銲墊261至該可撓性基板 210 〇 冉如第5圖所示，該些第 ------丨小』叫®牡钱弟 -封膠體220之側面222。該黏著材料鳩係黏著在折叠後 之該些第二封膠體230之頂面231與該第一封膠體22〇之側 面222。故該些第二封膠體230被該黏著材料240所機械固 定至該第一封膠體220。在本實施例中，該積體電路堆疊 構造2〇0另包含有-散熱片·，其係設置於該第一封膠體 220之頂面221 ’用以增進散熱並增加可供該些 230黏貼的部位。 7胗假 220之侧面222 或者可在該第二 季父佳地，如第6圖所示，該第一封 係形成有複數個第一容膠穴223或容用 11 1302733 •封膠體230之頂面231形成有複數個第二容膝穴232或容膠 槽，以增加該黏著材料240之黏著面積與黏著強度並可減 輕該黏著材料240之溢膠程度。 該積體電路堆疊構造200另可包含有複數個外接端子 270，其係設置於該可撓性基板210之該下表面212〇該些外 接端子270係對準於該第一封膠體220之下方。 以上所述’僅是本發明的較佳實施例而已，並非對 本發明作任何形式上的限制，雖然本發明已以較佳實 • 施例揭露如上，然而並非用以限定本發明，任何熟悉 本項技術者，在不脫離本發明之技術範圍内，所作的 任何簡單修改、等效性變化與修飾，均仍屬於本發明 的技術範圍内。 【圖式簡單說明】 第1圖：依據本發明之第一具體實施例，一種多封膠 體共用基板之積體電路堆疊構造之截面示意 • 圖。 第2圖：依據本發明之第一具體實施例，該積體電路 堆疊構造在未摺疊狀態之截面示意圖。 第3圖：依據本發明之第一具體實施例，該積體電路 堆疊構造之其中一封膠體之俯視示意圖。 第4A至4D圖：依據本發明之第一具體實施例，該積 體電路堆疊構造在其封膠體形成過程中之局 部截面示意圖。 第5圖：依據本發明之第二具體實施例，另一種多封 12 1302733 膠體共用基板之積體電路堆疊構造之截面示 意圖。 第6圖：依據本發明之第二具體實施例，該積體電路 堆疊構造在未摺疊狀態之截面示意圖。 【主要元件符號說明】
10 上模具 20 下模具 30 壓模針點 40 點膠針頭 100 積體電路堆疊構造 110 可撓性基板 111 上表面 112 下表面 120 第一封膠體 121 頂面 122 容膠穴 130 第二封膠體 131 頂面 140 黏著材料 150 第一晶片 151 銲墊 152 第一銲線 160 第二晶片 161 銲墊 162 第二銲線 170 外接端子 200 積體電路堆疊構造 210 可撓性基板 211 上表面 212 下表面 220 第一封膠體 221 頂面 222 側面 223 第一容膠穴 230 第二封膠體 231 頂面 232 第二容膠穴 240 黏著材料 250 第一晶片 251 銲墊 252 第一桿線 260 第二晶片 261 銲塾 262 第二銲線 270 外接端子 280 散熱片 13

Claims (1)

  1. I .1302733 炉<?絲崎(_正替换頁 、申請專利範圍： — 1 種夕封膠體共用基板之積體電路堆疊構造，包含·· 可撓性基板，其係具有一上表面與一下表面； 第一封膠體，其係形成於該可撓性基板之上表面並密 封有一第一晶片； 至少一第二封膠體，其係形成於該可撓性基板之上表面 並岔封有一第二晶片，其中該可撓性基板在該第一封膠 • 體與該第二封膠體之間的區段係為可彎折，以使該第二 封膠體折疊在該第一封膠體之侧面；以及 一黏著材料’其係黏著在折疊後之該第二封膠體之頂面 與該第一封膠體之側面。 2、 如申請專利範圍第1項所述之多封膠體共用基板之積體 電路堆疊構造，其中該第一封膠體之侧面係形成有複數 個容膠穴或容膠槽。 3、 如申睛專利範圍第丨項所述之多封膠體共用基板之積體 _ 冑路堆疊構造，其中該第二封膠體之頂面係形成有複數 個容膠穴或容膠槽。 4、 如申请專利範圍第2或3項所述之多封膠體共用基板之 積體電路堆疊構造，其中該些容膠穴或是容膠槽係由複 數壓模針點（multiple m〇ld pin)所形成的原生孔。 5、 如申請專利範圍第！項所述之多封膠體共用基板之積體 電路堆璧構造’另包含有複數個外接端子，其係設置於 該可撓性基板之該下表面。 6、 如申清專利|&圍第5項所述之多封膠體共用基板之積體
    1302733 電路^ θ ^ 丨刚· - - J 邊構造’其中該些外接端子係對準於該第一 體之下方。 訶骖 7 如申睛專利範圍第5項所述之多封膠體共用基板之積體 電路堆疊構造，其中該些外接端子係包含銲球。 8、 如申請專利範圍第1項所述之多封膠體共用基 lx 積體 電路堆疊構造，其中該黏著材料係為非導電性液態點膠。 9、 如申請專利範圍第i項所述之多封膠體共用基板 電路堆疊構造，另包含有一散熱片，其係設置於該第— 封膠體之頂面。
    15
TW095128935A 2006-08-07 2006-08-07 Ic stack package having a plurality of encapsulants sharing a same substrate TWI302733B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW095128935A TWI302733B (en) 2006-08-07 2006-08-07 Ic stack package having a plurality of encapsulants sharing a same substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095128935A TWI302733B (en) 2006-08-07 2006-08-07 Ic stack package having a plurality of encapsulants sharing a same substrate

Publications (2)

Publication Number Publication Date
TW200810036A TW200810036A (en) 2008-02-16
TWI302733B true TWI302733B (en) 2008-11-01

Family

ID=44767288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095128935A TWI302733B (en) 2006-08-07 2006-08-07 Ic stack package having a plurality of encapsulants sharing a same substrate

Country Status (1)

Country Link
TW (1) TWI302733B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI547885B (zh) * 2015-04-08 2016-09-01 麥克思股份有限公司 指紋辨識裝置
CN112053963B (zh) * 2020-09-14 2022-08-16 深圳市深鸿盛电子有限公司 一种散热型封装结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組

Also Published As

Publication number Publication date
TW200810036A (en) 2008-02-16

Similar Documents

Publication Publication Date Title
TWI338941B (en) Semiconductor package structure
TWI429050B (zh) 堆疊式晶片封裝
JP4580730B2 (ja) オフセット接合型マルチチップ半導体装置
TW557556B (en) Window-type multi-chip semiconductor package
US8164189B2 (en) Multi-chip semiconductor device
TWI242869B (en) High density substrate for multi-chip package
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
CN101872757B (zh) 凹穴芯片封装结构及使用其的层叠封装结构
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
TWI302733B (en) Ic stack package having a plurality of encapsulants sharing a same substrate
TW200529387A (en) Chip package structure
TW201017855A (en) Chip package with connecting extension of TSV
US20130045572A1 (en) Flexible routing for high current module application
TWI442522B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
TWI338927B (en) Multi-chip ball grid array package and method of manufacture
TWI429351B (zh) 小基板記憶卡封裝構造
TWI278049B (en) Stackable back-to-back flip chip package
TWI355732B (en) Lead-on-paddle semiconductor package
TWI364103B (en) Multi-chip stacked package
TWI261326B (en) IC three-dimensional package
TW452954B (en) Manufacturing method of multi-chip module
TWM354174U (en) Package structure with cavity
TWI307861B (en) Chip scale chip card having component embedded in substrate
TW484221B (en) A dual chip package and the wafer level packaging method