TWI302708B - Layout structure of non-volatile memory - Google Patents

Description

Itwf.doc/e 九、發明說明： 【發明所屬之技術領域】 本發明是有關於—種半導 是有關於-種_ 轉之佈局結構，且特別 【先前技術】 之佈局結構。 來越強料的發展，當電職處·之功能越 gjln_n f . . ^ 4寸別疋關於對記憶體元件的佈局準 則(layomm㈣之準確性的要求，為了製 趨勢，提高製作記悴I*开杜妯 〇 °而’勺 UMa7L件之技術，已成為半導體科技持 繽彺阿積集度挑戰之驅動力。 了 , ^ 土而σ在產個§己憶體陣列的製造過程中，存在有 • 素，會對製程的良率及其可靠度造成不良的 影響。舉例來說，由於黃光製程的限制，會使得記憶體陣 列之邊緣區域的元件與其中心區域的元件之關鍵尺寸 (Critical Dimension，CD)產生偏差⑼㈣，直接或間接造成 • 缺陷(如漏電流、短路等），影響製程的良率及其可靠度。 因此，如何避免上述因製程限制而衍生的種種問題，一直 是業界所致力發展的方向。 【發明内容】 有鑑於此，本發明的目的就是在提供一種荞揮發性記 憶體之佈局結構，能夠避免前述關鍵尺寸偏差的問題。 本發明的另一目的就是在提供一種非揮發性記憶體 之佈局結構’同樣能夠避免前述關鍵尺寸偏差的問題，且 可提高黃光製程窗口，並能夠節省佈局空間。 本發明提出一種非揮發性記憶體之佈局結構，其包 括·基底、行方向的多條埋入式位元線、作為記憶胞的多 個電晶體、列方向的多條字元線、多個位元線接觸窗以及 至少二條虛擬字元線。其中，基底中具有一隔離結構，且

二端 13027¾¾^ 隔離結構定義出-主動區。埋人雜域位於主動區之基 底中。電晶體位於各埋入式位元線之間的基底上，且排列 成二維陣列。每一條字元線串聯同一列的電晶體。至少二 條虛擬字元線分別位於主動區兩侧的隔離結構上，且與字 讀平行洲。另外，位元線接霸位於虛擬字元線與字 元線之間的埋入式位元線上 依照本發明的較佳實施例所述，上述佈局結構更可包 括=個字s線接觸窗，㈣配置於各字元線的第一端與第 曰、4=本Γ月的較佳實施例所述’上述之隔離結構例如 疋成溝七隔離結構或場氧化層。 依照本發明的較佳實施例所述，上述之每—埋 元線例如是一摻雜區。 ^ 依本糾的難實闕賴， 擬字元線的材質例如是摻雜多_。《子讀以及虛 括:ΐΐ明二出:!重非揮發性記憶體之佈局結構，其包 個電晶體、列入f立元線、作為記憶胞的多 至少二條虛擬字元線。其中，基底中具有= I30279Q^doc/e =結敎義出-主動區。埋人式位元線位於絲 成二維陣列。每—…之間的基底上’且排列 ，窗位於字祕之間的埋人式位场上。 = 條，擬字元線分触於主_兩_隔離 ; 凡線平行排列。 ，、予 依，本發明的較佳實施例所述，上述佈局結構更可包 二二個子4接觸窗，交替配置於各衫線的第一端與第 依照本發明的較佳實施例所述，上 是淺溝渠隔離結構或場氧化層。、之_、、，。構例如 依照本發明的較佳實施例所述，上 元線例如是-摻_。 母埋入式位 依照本發明的較佳實施例所述，上述之字元線以及卢 擬字元線的材質例如是推雜多晶石夕。子兀線以及虛 本發明之佈局結構是於隔離結構上配 免主動區之邊緣區域的字元線與其中 的子疋線之關鍵尺寸產生偏差的問題。另外，本發明之 ::元:是配置於隔離結構上，而非主動區上，；此不； ，用二件的使用面積，可節省製程成本。此外，本發明之 虛擬子7L線下方不會形成電晶體，因此 泣 =其他衍生效應，而且也不會對元件的二 為襄本fx月之上述和其他目的、特徵和優點能更明顯 I3027i))Svf.doc/e =重’下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 圖1為依照本發明—實_所繪示之非揮發性記憶體 之=局結構的上視圖。在圖！中每一記憶胞列中具有3個 兄憶胞，然本發明並不限定於此。 請參照圖1，本實施例之非揮發性記憶體之佈局結構 主要包括有：基底100、行方向的多條埋入式位元線(buned j lme)l〇2、作為記憶胞的多個電晶體1〇4、列方向的多條 字元線（word lme)l〇6以及虛擬字元線（dummy w〇ni line)l〇8。其中，行方向通常與列方向垂直。基底漏中具 •有一隔離結構110，以定義出主動區112。此隔離結構110 例如是淺溝渠隔離結構(shallow trench is〇lati〇n，STI)或場 ^ 氧化層（fleld〇xide，F0X)。埋入式位元線102配置於主動 ，112之基底100中，其中每一條埋入式位元線1〇2例如 是一摻雜區。另外，電晶體104位於各埋入式位元線1〇2 • 之間的基底100上，且排列成二維陣列(2D array)。每-個 電晶體104作為一記憶胞，其可包括一條字元線1〇6下方 的一閘極結構及與其相鄰之二埋入式位元線1〇2的一部分 (作為源/汲極區），或是包括一條字元線1〇6的位於二相鄰 埋入式位元線102之間的部分(作為閘極)及此二埋入式位 元線102的一部分(作為源/汲極區）。 另外’母一條子元線106串聯同一列的各電晶體1〇4。 子元線106的材質例如是摻雜多晶石夕。另外，有多個位元 1302m doc/e 線接觸窗Π4配置於主動區112邊緣的埋入式字元線⑺2 上，而與埋入式位元線102電性連接。本實施例之非揮於 性記憶體之佈局結構更可包括多個字元線接觸窗116 是交替配置於隔離結構110上之字元線1〇6的第一端與第 二端，用以電性連接字元線106至上層的金屬導線(未给 示）。

此外，虛擬字元線108至少有二條，分別位於主動區 112兩側的隔離結構11〇上，且與字元線1〇6平行排列。 此虛擬字元線108的材質例如是摻雜多晶矽。另外，上述 配置於主動區112邊緣的埋入式字元線1〇2上的位元線接 觸窗114即是位於虛擬字元線1〇8與字元線1〇6之間。 一值得詳細說明的是，除了可避免主動區之邊緣區域的 字兀線與纟中心區域的字元線之賴尺寸㈣ ―賺，CD)產生偏差(blas)的問題之外，本發明之虛擬 字元線是配置於隔離結構上，㈣主動區上，因此不會佔 用兀件的使用面積，可節省製程成本。

虛 是配細離結構 φ ^ , ,,, ρ. θ不㈢形成電曰曰體，因此不會產生漏 實施例所繪示之非揮發性記憶 圖2中，與圖1相同之構件係 圖2為依照本發明另一 體之佈局結構的上視圖。在 以同樣標號表示。 明鋒圖2 ’此另—實施例與上述實施例不同的是， 9 13027氣 '.doc/e 其位兀線接觸窗114a是位於字元線1〇6之間的埋入式位元 線102上，而非配置於主動區112邊緣虛擬字元線108盥 字讀10=之間的埋入式字元、線1〇2 ±。因此，虛擬字;t 線108與子元線1〇6之間的距離可較為縮短，因此可言 更光製程窗口（wind〇w)。 " 知上所述，本發明至少具有下列優點： 1. 本發明之佈局結構可避免主動區之邊緣區域的字元 線與其中心區域的字元線之_尺寸產生偏差的問題。 2. 本發明之佈局結構醉科繁雜，其是將虛擬 線疋配置於隔離結構上，而非主動區上，因此不會 件的使用面積，可節省製程成本。 凡 3. 本發明之佈局結射虛擬字树下方並未配置 1 曰肢奋0此不會產生漏電流的問題或其姉生效應，而且 也不έ對元件的電性效能造成影響。 1 4t發明之佈局結構還可“元線接觸窗僅配置於字 ^:埋入式位元線上，因此可提高黃光製程窗二 雖然本發明已以較佳實施例揭露如上，然其並 限定本發明，任何熟習此技藝者，在 / =内，當可作些許之更動與潤飾，因此本發= 範圍§視後附之申請專利範圍所界定者為 【圖式簡單說明】 ^ ° 之佈局圖月一實施例所lf示之非揮發性記憶體 圖2為依照本發明另一實施例所緣示之非揮發性記憶 10 -I3027iQ8 twf.doc/e 體之佈局結構的上視圖。 【主要元件符號說明】 100 :基底 . 102 :埋入式位元線 • 104 ··電晶體 106 :字元線 108 :虛擬字元線 110 :隔離結構 • 112 :主動區 114、114a :位元線接觸窗 116 :字元線接觸窗

11

Claims (1)

1302708 換頁/ -97-08-29 十、申請專利範圍·· 1·一種非揮發性記憶體之佈局結構，包括·· 一基底，該基底令具有一隔離結構，且該隔離結構定 義出一主動區； 行方向的多數條埋入式位元線，位於該主動區之該基 底中； 作為記憶胞的多數個電晶體，位於該些埋入式位元線 之間的該基底上，且排列成二維陣列；

歹]方向的夕數條子元線，其中每—字元線串聯同一列 的該些電晶體； 至少二條虛擬字元線，分別位於該主動區兩側的該隔 離結構上，且與該些字元線平行排列；以及 多數個位元線接觸窗，位於該些虛擬字元線盘該 元線之間的該些埋入式位元線上。 一 圍第1項所述之非揮發性記憶體之佈 局、、、口構，更U括夕數個字元線接觸窗，交替

元線的第一端與第二端。 17、及二子 月糊朗第1項所狀轉雜記憶體之佈 f如=社域麟_結構錢氧化層。 局結構，其中每i些埋人式位元線包括-摻雜1體之佈 巧4如ΙΐίΓί圍第1項所述之非揮發性記憶體之佈 摻雜多晶矽。 冰扪材貝包括 6·—種非揮發性記憶體之佈局結構，包括： 12 1302708 η‘錄 年 97:|咖顧j ,-基底，該基底中具有—隔離結構，且該隔離結構定 義出一主動區； 灯方向的多數條埋入式位元線，位於該主動區之該 底中； 作為記憶胞的多數個電晶體，位於該些埋入式位元線 之間的該基底上，且排列成二維陣列； 列方向的多數條字元線，其中每一字元線串聯同 的該些電晶體； 多數個位兀線接觸窗，位於該些字元線之間的該些埋 入式位元線上；以及 一 齡Πί擬字元線，分別位於該主動區兩侧的該隔 離結構上，且與該些字元線平行排列。 二如申請專利範圍第6項所述之非揮發性記憶體之佈 :、r —更包括多數個字元線接觸窗，交替配置於該些字 元線的第一端與第二端。 一 片处接如專利範圍第6項所述之非揮發性記憶體之佈 i该隔離結構包括淺溝渠隔離結構或場氧化層。 ^如申請專利範圍第6項所述之非揮發性記憶體之佈 …構’其t每—該些埋人式位元線包括-摻雜區。 申請專利範圍第6項所述之轉發性記憶體之 ’其中該些字元線以及該二虛擬字 括摻雜多晶矽。 13