TWI299533B - Lead-free solder bump - Google Patents

Description

1299533 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種導 體元件上之無錯導電凸= 種應用於半導 【先前技術】 、…覆晶式球柵陣列（FliP-Chip Ball Grid Array FCBGA) 半導體封裝件係為一種同日士且古孕曰* + i y, FCBGA) 门具有復日日與球柵陣列之封裝結 ^ 〉一晶片的作用表面（Active SUrface)可藉由 夕數導電凸塊（β_)而電性連接至基板（Substrate)之曰一 表面上，並於該基板之另_表 (I/O)端之ί曰祎N u 表面上植5又夕數作為輸入/輸出 (I/O、之！干球（Sc)lder Ball);此—封裝結構由於可大巾5 縮減體積，同時亦減去習知銲線（心）之設計，而可降: 阻抗提昇電性，以避免訊號於傳輸過程中產生衰退，因此 確已成為下一世代晶片與電子元件的主流封褒技術。 在此覆晶式接合技術中，係先於該晶片之作用表面上 形成導電跡線（Trace)層，並藉各導電跡線端部上之鲜塾 (Bonding Pad)對外電性連接，因此，當晶片欲電性連接至 該基板時，即係先於該晶片作用表面上之銲塾形成前述之 導電凸塊，再將該晶片作用声而如φ & 行竹Θ日日乃作用表面翻覆向下以藉該多數導電 凸塊電性連接至該基板表面上之導電跡線層，並於姐過迴 銲QW)與底部填雜牆出⑴製程後，完成該晶0 基板之電性連接關係。 、 習知上用以形成該導電凸塊的材料主要包括有錫 (sn)、錯（Pb)、銀（Ag)等材料，然而由於鉛含有毒性，世 18964(修正本） 5 1299533 界各國為因應環保之要求’對含鉛電子產品的管制均越加 嚴格，亦促使無錯凸塊（Lead_FreeS〇lderBump)成為現今 .不得不然、的發展趨勢，胃無錯導電凸塊之組成係包括有純 錫（Sn)凸塊、錫-銀（Sn-Ag)凸塊、錫-銀-鉍（Sn_Ag_Bi)凸 塊、錫-銀-銅（Sn_Ag_Cu)凸塊、或錫_銀_銅一鉍 (Sn-Ag-Cu-Bi)凸塊等；以錫^(Sn_Ag)及錫—銀—銅 (Sn Ag Cu)凸塊為當前產業上的兩大主流，添加銀（Ag)的 目的在增加合金的硬度，添加銅（Cu)的目的在增加合金的 >絲潤性（wettability)。 然而，對於錫-銀（Sn-Ag)凸塊而言，由於其組成成分 中並未含有銅，將致使其結構不如錫-銀-銅（Sn-Ag-Cu)凸 塊般穩固，且在諸如熱循環等應力可靠度測試中，錫一銀 (Sn-Ag)凸塊所能達至的信賴性亦較錫—銀-銅（Sn—竑―Cu) 凸塊為低，使得錫-銀（Sn-Ag)凸塊之使用漸不若錫—銀一銅 (Sn-Ag-Cu)凸塊來得廣泛。 ® 請參閱第1及第2圖所示，一般業界判定覆晶式半導 體晶片銲墊上的導電凸塊結構強度是否足夠時，通常係藉 由推力試驗（shear test)來以確認導電凸塊結構之強度。 其係利用一推力機20對銲結在銲墊12上的導電凸塊11 進行推力試驗之破壞性檢測，當導電凸塊丨丨與銲墊12間 之結合性佳’亦即導電凸塊11可承受較大應力作用時，該 導電凸塊11受力推落時之破壞模式（failure mode)係發生 在導電凸塊11本體位置，亦即會有部分導電凸塊材料殘留 在銲塾12上（如第1圖所示）；相對地，若導電凸塊Η與 18964(修正本) 1299533 銲墊12間之結合性差，亦即導電凸塊n無法承受較大應 力作用時’該導電凸塊u受力推落時之破壞模s(failure mode)即會發生在導電凸塊丨丨與銲墊12交接位置，亦即會 使該V电凸塊11自銲塾12上整塊性脫落，而不會有導電 凸塊材料殘留在銲墊12上（如第2圖所示）。 ，目前業界所常用之錫-銀-銅（Sn-Ag-Cu)凸塊中，銀 的3里約在4wt%(重量百分比），其雖可增加導電凸塊合金 轉硬度，但同時卻也造成導電凸塊之延展性下降，因此 η 了承讀大之應力，即容易使該導電凸塊整體結構自其

=脆弱部分’即該導電凸塊與銲墊間結合所產生之介面 n^/dt^々（IntermetallicC〇mp〇und，iM 致使其發生功能失效問題。 峤衣 同才°亥‘书凸塊經儲存一段時間後，該介面合金丘 化物將成長變厚，致使導電凸塊之信賴性下降。 ^ ，此，如何解決導電凸塊中介面合金共化物（工⑹厚 ^成整體結構脆化，影響其延伸性及強度等情況， 貝為目刖亟欲解決之問題。 【發明内容】 鑑於以上習知杜科 ,^ 強化銲心士播^ 發明之主要目的係提供一種可 強化鋅—構強度之無鉛導電凸塊。 本發明之另一目的尨扭 導電凸塊。 種具良好延展性之無鉛 本發明之又一目66在4曰 生成厚度之無料電^如、—卿齡面合金共化物 18964(修正本) 7 1299533 本散明之再一目的係提供一種增加推力試驗強度之 無鉛導電凸塊。 . 為達上揭及其他目的，本發明之無鉛導電凸塊係為錫 -銀銅（Sn-Ag-Cu)凸塊，其中該銀（Ag)含量係不大於 2wt%，俾透過減少銀（Ag)含量以增加該無鉛導電凸塊延展 性，且於本發明之無鉛導電凸塊中係添加銻（sb)、鋅、 鎳（Νι)、鍺（Ge)之至少一者微量元素，且各該微量元素係 馨不大於lwt%，俾透過該微量元素之添加以減少無鉛導電凸 塊與銲墊接合時之介面合金共化物（IMC)厚纟。另外該無錯 導電凸塊中銅含量係不大於1. 5wt%。 因此，本發明所提供之無鉛導電凸塊（Sn—Ag—Cu凸塊） 中，係降低其中所含有之銀（Ag)含量至2wt%或以下，藉以 增加該無鉛導電凸塊之延展性，同時添加銻（sb)、鋅（zw、 鎳（Ni)、錯（Ge)之至少一者微量元素，其含量係小於或等 於lwtL降低介面合金共化物之厚度，減少脆化比 例，進而提供整體導電凸塊結構可承受較大應力，提升後 續封裝產品信賴性。 【實施方式】 以下係藉由特定的具體實施例說日林發明之實施方 =’熟習此技藝之人士可由本說明書所揭示之内容輕易地 瞭解本發明之其他優點與功效。本發明亦可#由其他不同 的^體實_加以施行或應用，本說明書中的各項細節亦 可基於不_點與應用’在不_本發明之精神下 種修飾與變更。 18964(修正本) 8 1299533 本發明之無錯導電凸塊係為錫-銀-銅（Sn-Ag-Cu)凸 塊，其中該銀（Ag)含量係不大於2wt%，較佳係為1 wt%，俾 透過減少銀（Ag)含量以增加該無鉛導電凸塊延展性，且於 本發明之無鉛導電凸塊中係添加銻（Sb)、鋅（Zn)、鎳（Ni)、 鍺（Ge)之至少一者微量元素，且各該微量元素係不大於 lwt%，較佳係為0· 005wt%，俾透過該微量元素之添加以減 少無鉛導電凸塊與銲墊接合時之介面合金共化物（IMC)厚 度。另外，本發明之無錯導電凸塊中，銅含量係不大於 1. 5wt%，較佳係為lwt%。 請參閱表一，係為說明考量無鉛導電凸塊（錫-銀-銅 (Sn_Ag-Cu)凸塊）之銀含量，而針對不同類型各40顆無鉛 導電凸塊迴銲（reflow)至銲墊（pad)後，進行推力試驗 (shear test )之破壞模式（faiiure mode)百分比狀況。 表一=無錯導電凸塊於推力試驗中之破壞模式百分比。 無鉛導電凸塊類型 ▼ 今、I/、 ^ l-l KW mode)比例 錫 Sn/銀 Ag(4wt%)/銅 Cu(0. 5wt%) 電凸塊與銲墊交接位置 20%〜導電 錫 Sn/銀 Ag(lwt%)/銅 Cu(0. 5wt%) 塊本體 fij ^電凸塊與銲墊交接位置 導電Λ祕士触 因此，由表-中可明顯得知’本發明之絲導電凸塊 中，透過降低其中之卿含量’將可有效加強該無鉛導 電凸塊之延展性，進而增加無鉛導電凸塊結構可承受之應 力強度，以使該無錯導電凸塊於推力試驗（shear test ) 18964(修正本) 9 1299533 中之破壞模式（f ai 1 ure mode)比例大多位於該無錯導電凸 塊本體處。其中該銀（Ag)含量係不大於2wt°/。，較佳係為 1 wt% 復請參閱表二，係為說明針對是否添加微量元素之無 錯導電凸塊（錫-銀—銅（Sn-Ag-Cu)凸塊）迴銲（ref low)至銲 墊（pad)上，並於高溫存儲（High Temperature Storage， HTS)環境下（約150°C，500小時），對應各式無鉛導電凸塊 與銲墊間結合所產生之介面合金共化物（Intermetal 1 ic ⑩Compound, IMC)厚度狀況。 表二：無錯導電凸塊與鲜墊之介面合金共化物（IMC) 厚度。 微量元件 介面合金共化物（IMC)厚度（// m) 無 __ 6.5 銻(Sb) 5. 1 鋅（Zn) 3.8 鎳（Ni) 5.4 鍺（Ge) 4.9

因此，由表二中可明顯得知，本發明之無鉛導電凸塊 中，由於添加例如錄（Sb)、鋅（Zn)、鎳（Ni )、鍺（Ge)等微 量元素，將可減少無鉛導電凸塊與銲墊接合時之介面合金 共化物（IMC)厚度，亦即減少該無鉛導電凸塊結構之脆化比 例，進而增加無鉛導電凸塊結構可承受之應力強度。其中 各該微量元素係不大於Iwt%，較佳係為〇· 〇〇5wt%。 10 18964(修正本) 1299533 另請參閱表三’係為說明降低無錯導電凸塊（錫-銀-銅（Sn-Ag-Cu)凸塊）之銀含量及於無鉛導電凸塊中添加微 量元素，而針對不同類型各4 0顆無錯導電凸塊迴銲 (reflow)至銲墊（pad)上，並於高溫存儲（High Temperature Storage，HTS)環境下（約 15(TC，500 小時） 後，進行推力試驗（shear test )之破壞模式（f aiiure mode) 百分比狀況。 表二·無錯導電凸塊於推力试驗中之破壞模式百分比。 無鉛導電凸塊類型 麥壞ai lure mode)比例 錫 Sn/銀 Ag(4wt%)/銅 Cu(0. 5wt%) f電凸塊與銲墊交接位置 56/°-體 錫 Sn/銀 Ag(lwt%)/銅 Cu(0.5wt%) /鍺 Ge(lwt%) =導電凸塊與銲墊交接位ΐ 96i-體 因此，由表三中可明顯得知，本發明之無錯導電凸塊 中，由於降低其中之銀（Ag)含量’將可有效加強該無錯導 •電凸塊之延展性，同時配合在無絡導電凸塊中添加例㈣ (Sb)、鋅（Zn)、鎳（Ni)、鍺（Ge)等微量元素，以減少無鉛 導電凸塊與鲜塾接合時之介面合金共化物（IMC)厚度，亦即 減少该無錯導電凸塊結構之脆化比例，進而增加無錯導電 凸塊結構可承受之應力強度’而使推力試驗（sheartest) 中之破壞模式（failure mode)比例係大多位於該無船導電 凸塊本體處。 另外’應予說明者’係本發明之無鉛導電凸塊係可應 18964(修正本) 11 1299533 用於半導體封裝基板上，以形成 曰η /曰ti + π & 凤頂知錫凸塊，或可應用於 :圓/曰曰片之積體電路結構上，且該晶圓/晶片係 姨 作為覆晶式半導體晶片或晶圓級晶片 Λ (WLCSP)。 』苟衣、、、口構 因此，本發明所提供之無錯導電凸塊（％ 二;=仏其中所含有之銀驗量至2 巧 Γζ (Ζη)、鎳㈤、錯（Ge)之至少一者微量元|，其含量係可 小於或等於Iwt%，藉以降低介面合金共化物之厚度，減少 脆化比例，㈣提健體導電凸塊結構可 提升後續封裝產品信賴性。 — 以上所述之具體實施例，僅係用以例釋本發明之特點 =效’而非用以限定本發明之可實施料，在未脫離本 :明士揭之精神與技術範，下，任何運用本發明所揭示内 谷而完成之等效改變及修飾’均仍應為下述之申請專利範 圍所涵蓋。 【圖式簡單說明】 第1圖係顯示用以測試導電凸塊強度之推力試驗 (shear test)中，導電凸塊受力推落時之破壞模式 (failure mode)係發生在導電凸塊本體之示意圖；以及 第2圖係顯示用以測言式導電凸塊強度之推力試驗 (shear test)中，導電凸塊受力推落時之破壞模式 (failure mode)係發生在導電凸塊與銲墊交接面之示意 圖。 ^ 18964(修正本) 12 1299533

【主要元件符號說明】 11 導電凸塊 12 銲墊 20 推力機 13 18964(修正本)

Claims (1)

1299533 十、申請專利範圍： 1· 3· 4. 5·

8· 種無電凸塊，係為錫-銀-銅（Sn-Ag-Cu)凸塊， 其中该銀（Ag)含量係小於或等於2wt%，俾透過減少銀 (Ag)含i以增加該無錯導電凸塊延展性，且於該無鉛 導電凸塊中添加有銻（Sb)、鋅（Zn)、鎳（Ni)、鍺（Ge) 之^少一者微量元素，且各該微量元素係小於或等於 1 wt%藉以減少該無錯導電凸塊與銲墊接合時之介面 合金共化物（IMC)厚度。 如申請專利範圍第i項之無鉛導電凸塊，其中，該銀 (Ag)含量範圍為〇 〇1至2以％。 如申μ專利範圍第丨項之無鉛導電凸塊，其中，該銀 (Ag)含量較佳為lwt〇/〇。 如申明專利範圍第！項之無鉛導電凸塊，其中，各該 微量元素含量範圍為0.001至Iwt%。2請專利範圍第i項之無錯導電凸塊，#中，各該 摄1元素含量較佳為0.005wt%。 汝申明專利範圍第1項之無鉛導電凸塊，其中，該無 錯導電凸塊中之銅㈣含量小於或等於15以％。…、 如申請專利範圍第1項之無錯導電凸塊，#中，該無 錯導電凸塊中之銅（Cu)含量範圍為（KQ1至Uw^、、、 如申請專利範圍第i項之無错導電凸塊，其中，該無 錯導電凸塊中之銅（㈤含量較佳為…、 專利範圍第1項之無錯導電凸塊，其中，該無 鉛導電凸塊係應用於半導體封裝基板上，以形成預銲 18964(修正本) 14 9· 1299533 錫凸塊。 1 0.如申請專利範圍第1項之無鉛導電凸塊，其中，該無 鉛導電凸塊係應用於晶圓/晶片之積體電路結構上，且 該晶圓/晶片係可供後績作為覆晶式半導體晶片及晶 ’ 圓級晶片尺寸封裝結構（WLCSP)之其中一者。

15 18964(修正本) 1299533 七、指定代表圖·· (一） 本案指定代表圖為：無。 (二） 本代表圖之元件代表符號簡單說明·· 無0

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 無0

4 18964(修正本)