TWI298882B - Dram and access method - Google Patents

Description

I298882

[發明領域] 本發明係關於一種動態隨機存取記憶體（DRAM)與其存取 方法，各特定言之，係關於隨機行存取中，達到高資料速 率之動態隨機存取記憶體（DRAM)，及其存取方法。根據本 發明，藉由限制對多重分割區塊之存取，執行存取如有大 量記憶體組一般，其中其行位址之閉鎖、讀出放大器之啟 動，與寫回之後的預先充電，均由此一區塊内之電路信號 控制。 [背景技藝] 既然動態隨機存取記憶體（DRAM)之速度，和微處理哭單 元（MPU)比起來是較慢的，其已成為改善電腦性能的瓶 頸。尤其是在行位址連續地改變之隨機行存取中，除了先 前存取之預先充電也花了 一些時間的事實以外，既然存取 時間是長的，DRAM的運作變得非常慢。為了儘量避免隨機 行存取，最近之高性能DRAM，如同步動態隨機存取記憶體 (SDRAM)、SDRAM雙倍資料速率（DDR)、Rambus，等等， 均提供記憶體組。此外為了加速DRAM，對程式或記憶體映 射做每一種嘗試，如存取相同頁面中的列。 可是，這在單獨程式之間是不可能的，·而結果對另一行 位址之存取便被關聯而發生。如果下一個行位址是在不同 的記憶體組，而不是在目前存取的行位址上，則提供記憶 體組，對下一行位址之存取便可以發生，而不需對目前正 在存取的行預先充電。因此，下一個脈衝就發生在前一個 脈衝結束時，這允許快速的處理，且在資料匯流排上沒有 暫存之空週期。 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

裝 訂

線 1298882 A7 _______B7 五、發明説明（2 ) 為了一個接著一個移動到其他記憶體組，而無記憶體組 衝突’必須相當地增加記憶體組的數目。對每一個記憶體 組’需要一主要動、預先充電、讀取與寫入信號，以及對 這些信號之控制。既然記憶體組數目的準備，促使晶片尺 寸的增加’現實中只能提供SDRAM四個記憶體組。 對於Rambus，在大晶片尺寸之空區上，每72百萬位元 (Mb)只有提供ι6個記憶體組，或每144百萬位元（Mb)提供 32個記憶體組。在Rambus的情況中，循環時間是長的，而 且因為記憶體組係跨著分享讀出放大器配置，一個行存取 填滿三個記憶體組。因此，即使記憶體組的數目隨著進一 步之晶片尺寸空區增加到32，在性能上也只有些微增益。 所以’所有先前技藝之DRAM無法顯示隨機行存取之高資料 速率。 現在，將以128百萬位元（Mb) (8 Mb X 16)之相同硬體，詳 細敘述以上内容。如圖3所示，傳統SDRAM 40每32百萬位 元（Mb)具有四個記憶體組，其為獨立的區塊。一個行存取 啟動8-K讀出放大器。一個位元線由5 12字線垂直地穿過。 因此，這意味著包括4百萬位元（Mb) ( = 5 12 X 8 K)單元陣列 之區塊是啟動的。也就是說，32百萬位元（Mb)記憶體組包 括8區塊。如此一設計，無法存取相同記憶體組中之其他行 位址。 可是，實際上，從來無法存取的行位址，只有同一個4百 萬位元（Mb)記憶體組中之5 11其他字線。未分享讀出放大器 之其他七區塊的字線，實際上即使是在相同記憶體組中也 是可以存取的。然而，不將此一區塊製成記憶體組的原 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1298882

因，是因為如果記憶體組增加，控制記憶體組之複雜度便 增加，信號線之數目也增加，則增加晶片尺寸。既然來自 每一記憶體組之16資料線被連接到16資料輸入/輸出（1/〇) 延長裔，當記憶體組之數目增加時，連接到輸入/輸出（1/ 〇) 延長器之電線數目便增加。 另一方面，對於Rambus 42，記憶體組組成4百萬位元（Mb) 區塊’其由分享讀出放大器之512字線所包圍，其中在整個 晶片中提供32記憶體組，超過SDRAM。為了避免壅塞，其 配置成如圖4所示之垂直堆疊結構，可以由於每一記憶體組 之大里控制號’晶片尺寸之增加是不可避免的。此外， 既然頁面長度變短，當增加記憶體組之數目時，頁面漏失 之機率增加了，必須增加待啟動之記憶體組的數目。 可是，既然可以用作新行存取之記憶體組的數目減少， 導致記憶體組衝突之機率增加，增力0記憶體組數目之目的 便然法達成。因此，雖然藉由增加記憶體組之數目，同時 保持最多未啟動之記憶體組，來降低記憶體組衝突之機 率，頁面擊中的機率可能降低。如此一來，預期頁面模式 中高擊中機率，與希望避免記憶體組衝突’彼此互相矛 盾，因而不管記憶體組之數目是如何，性能都沒有強化很 多。結果，其實質上不可能藉由記憶體組之數目，解決頁 面漏失與記憶體組衝突兩個問題。 [本發明解決之問題] 因此，本發明之目的在提供一種動態隨機存取έ己憶體 (DRAM)，以及在隨機行存取中，具高資料速率之DRAM存 本紙張尺度適A4規格 I298882

取方法。 [發明概要] 在本發明之第一態樣中，提供_ a A 供種動怨隨機存取記憶體 (DRAM) ’其包括：一區塊，包括 匕括硬數個片段儲存資料；主 要子線，用來從複數個次字線中 f深τ，選擇預定數目的次字 線，以及角區塊’用來選擇複數個片段之其中之一，盥預 :數目之次字線其中之一’其中角區塊包括：複數個通用ζ W被傳送到通用Ζ線，以選擇預定數目之次字線之其 中之- ’片段選擇線’信號被傳送到片段選擇線，以選擇 片段"复數個_電路，次字線與片段選擇線與其連接； 複數個閉鎖電路，其由來自NANDt路之預定信號操作。 f本發明之另一態樣中，提供—種存取DRAM之方法，其 中藉由片段解碼器將一個區塊分割成多重片段，並從區塊 中之複數個次字線，it出理想之次字線，此一方法包括步 驟：啟動主要字線以從複數個次字線中，選擇預定數目之 次字線；從包含於角區塊中之複數個通用乙線與片段選擇線 中，啟動所需之通用z線，以從複數個局部z線中，啟動對 應到所需通用Z線之局部z線；以及從預定數目之次字線 中’選擇對應到啟動之局部z線的次字線。 [圖式簡單說明] 圖1描繪本發明之dram的概圖。 圖2使用四張洋細圖式，詳細描緣圖1中所示之dram;的結 構。 1298882 A7

圖3描繪傳統SDRAM之概圖。 圖4描繪傳統Rambus之概圖。 [較佳具體實施例] 現在將參考附圖，敘述本發明之dram與存取方法。 本發明之DARM 10如圖1所示，其係基於隨機行存取中嘗 «式無縫運作之記憶體’而既然不使用頁面模式，其不需要 頁面長度。理想上，對於短脈衝長度，其可以具有足夠數 目之讀出放大器（SA)。因此，其可以具有極少區塊12與大 量區塊之啟動，不需考慮頁面擊中或漏失，從而藉由儘量 增加區塊12之數目以降低記憶體組衝突，可以改善隨機行 存取之性能。 為了避免資料線之壅塞，配置DRAM 10，使得16輸入/輸 出（1/ 〇)分成四個，其中四個輸入/輸出（y 〇)係從每一個32 百萬位元（Mb)分割陣列15中引出。DRAM 10之區塊12包括 一矩陣’其包括5 12字線與5 12位元線對，其中資料儲存在 位於每一個點陣上的單元中。也就是說，方塊丨2可以儲存 256千位元（Kb) ( = 5 12 X 512)之資料。既然陣列15是32百萬 位元（Mb)，包含於陣列15中之區塊數目是128。 圖2描繪256千位元（Kb)區塊12之結構。區塊12被片段行 解碼器20，分割成四個片段2 1。包含於區塊12中之5 12位元 線對18，被片段行解碼器20分成四個。由八多端（p〇iyCides) 所組成之次字線16，係選自一主要字線14，此一主要字線 14與1024位元線對18交叉，其中這些八多端其中之一是待 選擇的。在一區塊12中，有64主要字線14。次字線16由多 __ -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1298882 A7 B7 五、發明説明（6 ) 端所組成，其被配置成穿過片段行解碼器2〇兩側面之256位 元線對1 8在片段行解碼器20中，選擇四次字線1 6其中之 0 在圖2之最右邊，描繪的片段行解碼器2〇與角區塊（CB) 24。角區塊24包括通用2線26、片段選擇線21、四^^^^電 路30,與閉鎖電路32,其中信號傳送到[線16，以從四次字 線16中選擇一次字線16，而啟動信號則傳送到片段選擇線 28 ’以選擇一片段21。此外，在輸入重置信號之處，提供 重置線36。 片段行解碼器20包括四個連接到閉鎖電路32之局部乙線 34。藉由啟動四個局部2線34其中之一，選擇連接到該局部 Z線34之次字線16。在每一片段21中，提供一個讀出放大器 (SA) 23 〇 接著，將敘述一種選擇次字線16之方法，亦即，一種存 取本發明之DRAM 10的方法。選擇主要字線14允許八次字 •線16之選擇。稍後將詳細敘述如何選擇主要字線μ。 預先解碼器之低階輸出信號，從32百萬位元（Mb)分割陣 列15下面，經由資料線對22，傳送到四個通用2線26。換句 話說，供應選擇次字線16之信號，給四個通用乙線26其中之 一。在一個區塊中，資料線對22包括16線。角區塊24中之 片段選擇線28 ,亦以和上述輸出信號相同的方式，供應啟 動#號。選擇次字線16之信號與該啟動信號皆為高脈衝， 使四個NAND電路30其中之一是低的。此外，此一脈衝亦當 作開始一系列計時鏈之信號。 -9-

1298882 A7 ______B7 五、發明説明（7 ) 在角區塊24中，從NAND電路30接收低信號之閉鎖電路 3 2 使連接之局部z線3 4隨即變高。在閉鎖後，啟動信號之 脈衝變低。如此一來，閉鎖電路32以低信號運作，因此選 擇四個局部Ζ線34其中之一。結果，啟動連接到局部ζ線34 之次字線16，其中局部Ζ字線在片段行解碼器2〇中被變高。 換句話說，次字線16其中之一是將從八次字線丨6中選擇 的，而八次字線16則是由主要字線14選擇。 總之’主要字線14從5 12次字線16之中，選擇預定數目 (如，八）之次字線16，然後由選擇次字線丨6之信號與啟動 信號，選擇次字線16之其中之一。 同樣地’主要字線14也是由圖2所示之主要行解碼器3 8， 以相同的方式閉鎖，因此，在256千位元（Kb)區塊12中，橫 跨256位元線對18，啟動兩個多端次字線16。換句話說，兩 個次字線16啟動5 12位元線對18。 在角區塊24中，也提供驅動讀出放大器設定節點的電 路。在角區塊24中，進一步提供的是接收來自驅動電路之 驅動h號，產生重置#號的電路，然後供應給閉鎖電路 32 ’其中此一重置信號指示已經完成重新寫入。也就是 說’重置信號是指示資料重新寫入完成的信號。使用此一 信號解放局部Z線34之閉鎖，可以回復次字線丨6。在一些時 間延遲之後’重置信號也被來回復讀出放大器之設定節 點。 如此一來’從次字線16啟動以和讀取與寫入一起預先充 電之一系列操作’由角區塊24中所產生之信號繼續處理。 即使在此一系列操作完成之前，其他256千位元（Kb)區塊12 -10- 本紙張尺度適用中國國家標準(CMS) A4規格(210X297公釐) 1298882 A7 B7 五、發明説明（8 ) 發生下一個低存取，第一次存取之區塊12將不會受通用Z線 26影響’而繼續其處理。除此之外，同時進行下一個256千 位兀（Kb)區塊12之處理，而且使用其擁有之信號，能夠完 成此一循環。如此一來，區塊12可以操作成其為一記憶體 組’而不需要求特定記憶體組之通用信號，因此其稱為虛 擬記憶體組（VB )。虛擬記憶體組結構允許具有大量之記憶 體組’而不需記憶體組控制信號。 對於嘗試在預先拾取全脈衝長度實料之後，或在寫入預 先載入之全脈衝長度資料的同時，藉由自動預先充電，存 取短循環管線中行位址之無縫行對行操作之記憶體，本發 明可以提供-實質上大量的記憶體組，而無記憶體組控 制’因此可以改善資料速率。

表示背景技藝與本發明之性能的比較。 [表1]

可能性 元寬度（雖然 取線。記憶體 所需時間之比 快取線時，需 需要1 6位元之脈 -11 - 1298882 五、發明説明（9 A7 B7 i先’ §循裱時間比脈衝時間短或相 憶體組，在行對行存取中^ ^即使/又有〇己 廿撫漆β 存 何位址可以無縫地存取，因 ，率疋膽”當循環時間是脈衝時間的兩倍時，可以在 卜一人之後，於行存取中使用日 如罢古以 目則存取之記憶體組。據此， ^個記憶體組’另-個記憶體組可以用於下—個循 衣中，V致機率為50%。對於隨機行存取中，管 :=Γ’循環時間對脈衝時間的比率是“二因此， 2缝運作之成功比率是高的，且有較少之記憶體組衝突發 t反地，傳統SDRAM DDR^ambus具有長 其中^可以非常大，如四至五。在此—情況中’於四月至 :連：循環中’需要避免記憶體組衝突，以持續無縫存 :。：:’其不可能獲得高的機率’以避免記憶體組衝 大+例來况，對於比率為四並具有四個記憶體組之 ^dram/dr，第_行存取可以使用任何記憶體組，而 第-個圮憶體組尚未完成其預先充電，第二個可以 個記憶體組中中的三個，第三個可以使用兩個記憶體电四 而第四個則只能使用剩下的記憶體組，其中所有四 s 持續無縫存取，而無記憶體組衝突的機率為9.375% ( = n衣 。通常假設記憶體組的數目是b2 2環時間對脈衝時間的比率是R，成功機率由下列等式级 [等式1] Β-1 χ 队2

B

B B-(R-l)

B (100 ⑴ __ -12- 本紙張尺度適财H S家標準(CNS) A4規格(210 X 297公袭) ' 1298882 A7 B7

對於Rambus，當記憶體組其中之一由分享讀出放大器使 用時，其較尚或較低之記憶體組也被讀出放大器使用，因 而可以使用三個記憶體組的全部，因此成功機率係由下列 等式給定，致使記憶體組的數目是低的。 [等式2] B-3 B-6 -X - B-9 χΙΟΟ (2)

裝 相反地，本發明提供一種記憶體，在的隨機行存 取中嘗試無縫運作，其中當只有提供兩個記憶體組時，成 功機率是50%，其並隨著記憶體組數目的增加而快速增 加。§提供16個s己憶體組時，成功機率達到94<)/。，而對可 能之128記憶體組，則達到99· 3%，這意味著任何位址之行 對行存取，幾乎總是無縫執行。可以發現對於分享讀出放 大器，如Rambus，使用16記憶體組，成功機率達到81%。 訂

線 此外，本發明之虛擬記憶體組方案藉由大量降低測試時 間，可以達成成本的降低。以傳統SDRAM*Rambus的記憶 體組結構，對其他記憶體組存取，同時保持記憶體組之啟 動各種/則5式被要求結合這些存取。隨著記憶體組數目的 增加，結合的數目也變得巨大，從而大量增加測試的成 本為此不可以增加記憶體組的數目。實際上，對於具 有16或32,己憶體組之—，可以同時啟動之記憶體數目 被限制為四。it意味著降低頁面長度，轉而成為不能改善 :面覃中比率的原目。另一方面，既然本發明不需要記憶 體組控制，而在保持讀出放大器啟動的同日寺，從不存取其 心體、·且&等複雜的結合測試是不需要的。對於本發

1298882 A7

明之 DRAM 10 , 行。 正常的隨機行存取只必須以短時間週期執 此外，本發明提供 i Μ ^ 充電之低在跑广字線之選擇，以預先 充電之低存取％作方法，產生極大之效果，其中藉由結合 ⑴使用於記憶體中，嘗試隨機行存取中無縫運作之方案， =於預先拾取或集體寫人之後，自動地執行預先充電，以 循環時間對脈衝時間之小比率，如二，其使用於隨機 仃存取中，嘗試無縫運作之記憶體中。 已經藉由較佳具體實施例描述本發明，可是，應解釋為 本發明並不受限於這些具體實施例。舉例來說，角區塊Μ 中之閉鎖電路32，可以用高階信號操作，而不是低階信 號。在此一情況中，NAND電路30以AND電路取代。 此外，熟諳此藝之士將改良、修改或改變本發明，而不 脫離本發明之精神與範圍。 [本發明之優點] 如上所述，如本發明之dram與存取方法，使克服背景技 藝中的想法變成可能，其中由於大量使用頁面模式，考慮 頁面漏失，而提供記憶體組。換句話說，如此藉由取消頁 面模式，改善了隨機行存取的性能，並且經由區塊之啟 動’大量減少循環時間。總之，本發明成功地使用區塊之 啟動’結果允許其運作如有大量記憶體組，而無傳統記憶 體組控制，從而達到約80°/。之高資料速率。 ___ -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1298882 A7 B7 五、發明説明（12 ) [符號說明] 10 ·· 動態隨機存取記憶體（DRAM) 12 ： 區塊（VB :虛擬記憶體組） 14 ： 主要字線 15 ·· 32百萬位元（Mb)分割陣列 16 ： 次字線 18 ： 位元線對 20 ： 片段行解碼器 21 ·· 片段 22 ： 資料線對 23 ·· 讀出放大器 24 ： 角區塊 26 ： 通用Z線 28 ： 片段選擇線 30 ： N AND電路 32 ： 閉鎖電路 34 ： 局部Z線 36 ： 重置線 38 ： 主要行解碼器 40 ： 同步隨機存取記憶體（SDRAM) 42 ： Rambus -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

1298882 … A8 B8 .C8

1· 一種動態隨機存取記憶體（DRAM)’，包括： 區塊’其由複數個片段儲存資料組成； 主要字線，用來從複數個次字線中，選擇預定數目的 次字線；及 、 角區塊，用來選擇該複數個片段之其中之一，與該預 疋數目之次字線其中之一，其中該角區塊包括： 複數個通用z線，信號被傳送到通用z線，以選擇預 定數目之次字線之其中之一； 、 片段選擇線，信號被傳送到片段選擇線，以選擇片 段； 複數個NAND電路，次字線與片段選擇字線與其連 接； …、 複數個閉鎖電路，其由來自該NAND電路之預定产 號操作。 疋5 2·如申請專利範圍第1項之DRAM，進一步包括連接到該閉 鎖電路之局部Z線，該局部Z線由該閉鎖電路啟動。 3·如申請專利範圍第1或2項之DRAM，其中角區塊包括_ 電路，此一電路產生驅動讀出放大器之設定節點的作 號。 .’3 4·如申請專利範圍第3項之dRAM，其中角區塊包括一電 路，其接收驅動該設定節點之該信號，產生指示資料之 重新寫入已經完成的重置信號。 5· —種存取動態隨機存取記憶體（dram)之方法，其中藉 由片段解碼器將一個區塊分割成多重片段，並從區塊^ -16- 1298882 A8 B8 .C8

之複數個次字線選出理想之次字線 啟動主要字線以從複數個次字線 次字線； ’該方法包括步驟： 中選擇該預定數目之 從包含，角區塊中之複數個通用2線與片段選擇線 動σ亥所需之通用Z線，以從該複數個局部z線中啟 動對應到所需通用Z線之局部Z線，·及 攸該預疋數目之次字線中，選擇對應到該啟動之局部 Z線的次字線^ 6·如中請專利範圍第5項之方法，其中提供一讀出放大器 給每一個該區塊，進一步包括傳送來自該角區塊之信 號’以驅動該讀出放大器之設定節點的步驟。 7.如申請專利範圍第5或6項之方法，進一步包括使用包含 於該角區塊中之電路，重置該啟動之局部Z線的步驟。 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)