TWI296464B - Phase lock loop and operating method thereof - Google Patents
Phase lock loop and operating method thereof Download PDFInfo
- Publication number
- TWI296464B TWI296464B TW094120415A TW94120415A TWI296464B TW I296464 B TWI296464 B TW I296464B TW 094120415 A TW094120415 A TW 094120415A TW 94120415 A TW94120415 A TW 94120415A TW I296464 B TWI296464 B TW I296464B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- phase
- locked loop
- operating
- frequency
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title claims description 4
- 230000010355 oscillation Effects 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 9
- 101100328519 Caenorhabditis elegans cnt-2 gene Proteins 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 241001122767 Theaceae Species 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000011389 fruit/vegetable juice Nutrition 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1296464 九、發明說明: 【發明所屬之技術領域】 本發明係有關於電子電路’尤其是有關於具有多重操作曲 線鎖相迴路(Phase Lock L 。 ρ 的電路和操作方法。 【先前技術】 訊號處理技術在現今已能處理Giga赫茲的頻率,而鎖相 迴路是各種廣泛應用的基礎。基本上鎖相迴路是-種電路,用 以輸入低頻率週期性訊號並輸出高頻率週期性的訊號,而輸入 與輪出之間具有某種恒定的相位關係。 弟1圖係為習知鎖相迴路的方塊圖。輪入外部參考源 fref’輪出振盪訊號f-。該外部參考源fref經過第一除頻器 102除頻w,得到降頻參考訊該降頻參考訊號f,': 和-回饋訊號fbae』時輪人相差制器1Q4進行相位或頻率 的比較’㈣出相位的領S或延後,產生對應的—誤差訊號。 該迴路濾波器⑽接收該誤差訊號,累積對應的電量而產生工 作電壓VLF。最後塵控振盪器1〇8則根據該工作電塵&決定 工作點’並輸出對應的振i訊號fosc。其中該回饋訊號f⑽ 即為該振盪訊號。經過第二除頻器110除頻Μ而得。
習知電麗控制振盪器(VC0)為了涵蓋較廣的操作頻率, 發展出多重則以提供多種操作曲線的技術。通常為了工二在 某些適合的操作頻率,必須手動切換,以選擇對應的操作曲線。 0816-Α21008TWF(N2);R05001; YEATSLUO 1296464
第2圖係為習知鎖相迴路的多重操作曲線圖。第工圖中的 屋控振盪器⑽可以包含複數操作曲線,每—操作曲線對應不 同乾圍的工作頻率。因為所產生的振盪訊號f。“的範圍極廣, 所以增加了鎖相迴路的使用彈性。對該壓控振盪器丄。8而言, 作屯I Vlf,則所輸出振盪訊號fosc取決於所選定的操 作曲線VC01〜vc〇n。在已知所需要的 疋包壓源下如何自動切換適當控制壓控振盪器丄0 8,為一急需 鮮決的課題。 【發明内容】 本Is月μ施例之一^供一鎖相迴路,包含一第一除頻器, 一相差偵測器,一迴路濾波器,一壓控振盪器,一第二除頻器, -控制單元。該第-除頻器純—外部參考源,並將該外部參 考源除頻R倍得到-降頻參考訊號。該相差制器比較該降頻 芩考汛唬和一回饋訊號,產生一比較訊號。該迴路濾波器,接 收該比較訊號’產生-I作電壓。該壓控振蓋器可操作於複數 #作曲線其中之-’每_操作曲線對應_頻率範圍,其中該壓 控振盈器根據-選擇訊號選擇該等操作曲線其中之_,並根據 該工作電壓決定該操作曲線上的4作點,以產生—振量^ 唬。该第二除頻器將該振盪訊號除頻^^倍,產生該回饋訊號。 該控制單元在-初始模式下產生—除頻錢,使該第_除頻器 的R值和該第二除頻器的N值提高A倍,並根據一參寺時脈, 0816-A21008TWF(N2);R05001 ; YEATSLUO 6 1296464 遞迴地比較該回饋訊號和該降頻參考訊號,計算該選擇訊號。 其中當該選擇訊號在遞迴過程中收斂於一固定值後,該鎖相迴 路進入一正常模式,工作於該選擇訊號所對應的一操作曲線。 而該控制單元在該正常模式下關閉。 該鎖相迴路更進一步包含一第三除頻器,在該初始模式下 將該振盪訊號除頻Μ倍,產生該參考時脈。該第三除頻器在該 正常模式下關閉,其Μ值範圍可以是在2到4之間以獲得最佳 效果,但本發明不限定於此。鎖相迴路更進一步包含一定電壓 源,用以在該初始模式之下,將該工作電壓預充電至一預設 值,使該工作點固定於一預設位置。該定電壓源在該正常模式 下關閉。 該控制單元包含一第一致能器,一第二致能器,一第一計 數器,一第二計數器,一比較器,以及一搜尋引擎。該第一致 能器接收該回饋訊號,產生一第一致能訊號。該第二致能器接 收該降頻參考訊號,產生一第二致能訊號。該第一計數器接收 該第一致能訊號而開啟,在開啟期間計數該參考時脈的振盪次 數,算出一第一振盪次數。該第二計數器接收該第二致能訊號 而開啟,在開啟期間計數該參考時脈的振盪次數,算出一第二 振盪次數。該比較器接收並比較該第一振盪次數和該第二振盪 次數,產生一誤差訊號。該搜尋引擎根據該誤差訊號產生該選 擇訊號,使壓控振盪器選擇對應的操作曲線。 0816-Α21008TWF(N2);R05001 ;YEATSLUO 7 1296464 該第一致能器以該回饋訊號週期的一第一倍數決定該第 一致能訊號的週期。該第二致能器以該降頻參考訊號週期的該 第一倍數決定該第二致能訊號的週期。該第一致能器及第二致 能器更進一步接收一控制訊號以決定該第一倍數的值。該搜尋 引擎以二元搜尋法產生該選擇訊號。該誤差訊號可以是一邏輯 值,用以指出該第一振盪次數和該第二振盪次數何者較大。當 該誤差訊號在第一範圍時,產生該選擇訊號使該壓控振盡器選 .擇更高頻率的操作曲線。當該誤差訊號在第二範圍時,產生該 選擇訊號使該壓控振盪器選擇更低頻率的操作曲線。 本發明另一實施例提供一鎖相迴路操作方法,用於包含複 數操作曲線的一鎖相迴路。首先,在一初始模式下進行下列步 驟。接收一外部參考源,並將該外部參考源除頻AR倍得到一 降頻參考訊號。根據一預設操作曲線上的一預設工作點,產生 一振盪訊號。將該振盪訊號除頻AN倍,產生該回饋訊號。比 較該回饋訊號和該降頻參考訊號,產生一比較結杲。當該比較 結果不符合一條件時,根據該比較結果重新選擇該等操作曲線 其中之一,重新產生回饋訊號和降頻參考訊號,並回到比較該 回饋訊號和該降頻參考訊號的步驟。當該比較結果符合該條件 時,該鎖相迴路進入一正常模式。接著在該正常模式下,根據 該比較結果所選定的操作曲線,使該鎖相迴路根據該降頻參考 0816-A21008TWF(N2);R05001; YEATSLUO 8 1296464 訊號輸出該振盈訊號。其中該降頻參考訊號等於該外部參考源 除頻R倍,而該回饋訊號等於該振蘯訊號除頻n倍。’ 【實施方式】 第3圖係為本發明實施例之一的鎖相迴路架構圖。為了選 擇屋控振中的操作曲線,新增了定電麵加,第三 除頻器304和控制單元3〇6。鎖相迴路3〇〇的運作分為兩: 模式,一是初始模式’應用定電壓源3〇2,第三除頻器烟和 控制單^ 306協助_振里器⑽快速^正確的操作曲 線。接著是正常模式,在決定操作曲線後,即依照第工圖般以 習知方式正常運作。在初始模式中,首先,定電壓源3〇2將迴 路壚波器1〇6預充電至一個定值,使迴路濾波器1〇6輸出的 工作電壓、設定在-預定工作範圍,例如第2圖的%所指 之處,籍此使隨後操作曲線的搜尋程序較為方便。接著控制單 凡306么出個除頻訊號#w ’命令第一除頻器I。:的轉換 倍率從原來的1/R降為雇’第二除頻器u。的轉換倍率:從 原來的!/N降為1/AN。藉此,該控制單元3〇6接收該第—除 頻器102所輸出的降頻參考訊號〜和第二除頻器U。所輪 出的回饋《W,進行精細的比對。因為此時降頻參考辭 和回饋訊號fbaek的值相較於正常模式小了心,更有助 ^判斷些微的誤差。比較的標準,是借助第三除頻器304將振 盈訊號^除以M倍而得到參考時脈&,當成基準時脈’來 〇S16.A21〇〇8TWF(N2);R〇5〇〇i;YEATSLU〇 1296464 汁异回饋訊號fback和降頻參考訊號的振盪次數並求出 為差里。最後根據回饋訊號fback和降頻參考訊號f,id的誤差 里,決定遙擇訊號# svco,輸送至壓控振盪器丄〇 8選擇對應的 工作曲線。舉例來說,如果誤差量為正值,可以產生選擇訊號 #SVC0命令壓控振盪器108選擇更高頻的操作曲線,如果誤差 量為負值,則產生選擇訊號#%00命令壓控振盪器108選擇更 低頻的操作曲線。藉此,控制單A 3 0 6在初始模式下遞迴執 打,以二元搜尋的概念,發出數次選擇訊號衫⑽調整壓控振 盪器108後,便能夠找到最接近理想的一操作曲線。當操作曲 線已決定後,便進人正常模式,定電壓源3Q2,第三除頻器3〇4 和控制單元306皆關閉,而第_除頻器1Q2恢復原來的轉換 倍率1/R,第二除頻器110恢復原來的轉換倍率i/n,該鎖相 迴路300以如同第i圖的方式運作。 第4圖係為本發明實施例之_的控制單元3。6架構圖。該 控制單元揭包含第-致能器4Q2,第二致能器4〇4,第一計 數盗4〇6,第二計數器4〇8,比較器41〇和搜尋引擎Μ。。首 先’由弟二除頻器11Q和第—除頻器1()2 #來的回饋訊號 W和降頻參考訊號f,在第一致能器4〇2和第二致能器 4〇4中轉換成第—致能訊號#如和第二致能訊號#邮。該第 一計數器406和第二計數器彻各別接收該第_致能訊號 knl和第二致能訊號#印2,並共同接收參考時脈心其中, 0816-A21 〇〇8TWF(N2);R〇5〇〇 1; YEATSLUO 10 1296464 回饋訊號fback和降頻參考訊?# f, e 一接、田 一 ref疋種週期性的訊號,每 隔一週期出現一峰佶 μ ❹該弟—致能器4〇2產生第一致能訊號 /^的方法是,在回饋訊號^⑽的複數週期之内,使第_致 月匕錢,回电位。因此第一致能訊號#扣1即為-個在-段時 間内為南電位,其餘時間為零電位的訊號。而這段時間等於該 回饋訊號W的複數週期,。同理,第二致能器404產生第二 致能訊號#en2的方式亦同。至於該複數週期的實際長短,可 取決於外部的一控制訊號#Ctr1。輸入該第一計數器40 6和第 二計數器4 0 8的參考時脈fM,是用來作為一種時脈基準。在第 一计數& 4〇6中’在該第—致能訊號#^為高電位的期間, =亥第一 3十數益40 6計算該參考時脈&的振盡次數,得到—第 一振盪次數#cntl。同理,在該第二計數器4〇8中,在該第二 致能訊號#扣2為高電位的„,㈣二計㈣彻計算該參 考時脈fM的振盪次數’得到—第二振盪次數#cnt2。該第一振 盪次數#cntl*第二振盪次數耗社2被傳送至比較器,經 過比車乂得到一誤差訊號# e r r。該比較器4丄〇可以是一減法器, 直接將第一振盪次數#cntl減第二振盪次數#cnt2得到該誤 呈訊號#err。搜尋引擎412接著根據誤差訊號#err的值,發 出遙擇訊號# S vco以命令壓控振盪器丄〇 8選擇操作曲線。以第 2圖舉例來說,壓控振盪器1〇8中有1〇24條操作曲線,編號 由VC01到VC〇1 024,依序代表由低頻至高頻的工作範圍。該 0816-A21008TWF(N2);R05001 ;YEATSLUO 11 1296464 搜尋引擎412可以利用二元搜尋法來決定最後的操作曲線。例 如,在初始模式開始時,預設選㈣512條操作曲線進行試 异’假設發現誤差訊號#心大於零,代表週期較 長,所以必須加快壓控振盪器1〇8的頻率。因此發出選擇訊號 #SVC0令壓控振盪器1〇8增加頻率,選擇第7 68條操作曲線, 再進行遞迴試算。這次試算發現誤差訊號#町小於零,則發 出另一選擇訊號#3^〇令壓控振盪器1〇8選擇第以〇條操作曲 線。依此類推,在很短的時間内,便能找到最接近理想的操作 曲線。搜尋引擎412可以是一種狀態機器(心^啦比⑻), 用以進行操作曲線的選擇及判斷。 第5圖係為本發明實施例之一的致能訊號時序圖。參考時 脈^是經過振盈訊號f〇sc除頻M倍之後得到的振靈訊號,用 來做為計數的時脈基準。M的值可以是介於2 ^ 4之間。第— 致能訊號#θη1在—段時間内為高電位。這段時間等於回饋訊 號fback複數個週期的時間。❿第一振盡次數扑⑶七丄即為在第 一致能訊號#enl I高電位這段期間,參考時脈fM的振盈次 數。同理降頻參考訊號f Ή二致能訊號#en2和第二振盪 次數#cnt2的關係亦同。其中回饋訊號匕㈣和降頻參考訊號 f'ref的計數順序並不—^是同步。如第5圖所示,第一致能 訊號#—第二致能訊號#en2開啟的時機,可能有些時間 差。因此比較器4 i 〇必須等到第一振盈次數#。耽1和第二振盪 0816-A21 〇〇8TWF(N2);R〇5〇〇 1 ; YEATSLUO 12 1296464 次數# cn 12的妗黑却文止 ^ 丄之後,才能計算出誤差訊— #err供 搜尋引擎4 12運算。 第6圖係為本發明鎖相迴路操作方法的流程圓。首先在步 "'A 2中鎖相迴路啟動於_初始模式。在步驟咖中,接 收外錢考源fref,並將該外部參考源除頻AR倍得到 P牛頻茶考訊號。在步驟—中,根據—預設操作曲線 —、預又作點,產生—振盪訊號f。^。在步驟6〇8中,將 該振堡訊號^除頻倍,產生該回饋訊號乂 ck。在步驟 10中比較δ亥回饋訊號fbaCk和該降頻參考訊號f,pf,產生 一比較結果。在步驟612中,當該比較結果不符合—條件時, 跳至步驟616。在步驟616中,根據該比較結杲重新選擇該等 才呆作曲線其中之一,重新產生回饋訊號和降頻參考訊號 〜,並回到步驟㈣,重新比較該回饋訊號^和該降: 蒼考訊號f'ref。在步驟612中若該比較結果符合該條件時, 該進入步驟⑴,鎖相迴路以— Mm該正常模式了下, 該鎖相避路操作於該比較結果所選定的操作曲線,根據降頻參 考訊號f'ref輪出該振盪訊號f〇sc。在初始模式時,該降頻炎 考訊號於料部參考源f_除頻ar倍,= 號f back專於該振堡訊號f除頻倍。在正a 、、 “ ' Φ辑式式,該 降頻參考訊號fref等於該外部參考源f_除頻W,而該回 饋訊號fback等於該振盪訊號f〇sc除頻N倍。 0816-A21008TWF(N2);R05001; YEATSLUO 13 1296464 此外’第3圖中的參考 兮、, 丁服ΓΜ 疋以弟二除頻哭?。4力 该仞始模式訊 于1 304在 部振I源直接輪入。該第:::倍而產生,可以是由外 之間可獲得最佳效杲,< 304的Mi乾圍在2到4 仁込擇其他的數值亦可, 神不限定於此。在第4 才毛月的精 值1以,…一圖中的誤差訊號⑻,可以是-邏輯 振i次數—去第1:广一。例如將該第- 弟—振垔二人數# cn12所得結果的正負號。 本發明雖以較佳實施例揭 0e λ, r R , ”、、,、亚非用以限定本發 P ’任何熟習此項技藝者,在不脫離本發明之精神和苑 军内,當可做各種的更動與潤部’因此本發明之保護範圍告視 後附之申請專利範圍所界定者為準。 " 0816-A21008TWF(N2);R05001; YEATSLUO 14 1296464 【圖式簡單說明】 第1圖係為習知鎖相迴路的方塊圖· :2圖係為習知鎖相迴路的多重操作曲線圖,· 弟3圖係為本發明實施例之—的鎖相迴路架構圖丨 :4圖係為本發明實施例之-的控制單元裹架構圖; ""圖丁為本&明把例之―的致能訊號時序圖;以及 第6圖係為本發明鎖相—操作方法的流程圖。 【主要元件符號說明】 102第一除頻器 1 0 4相差偵測器 106迴路濾波器 1 〇 8壓控振盪器 110第二除頻器 3 0 0鎖相迴路 302定電壓源 3〇4第三除頻器 3〇β控制單元 4 0 2第一致能器 4〇4第二致能器 4 0 6第一計數器 4 0 8弟一叶數器
0816-Α21008TWF(N2);R〇5 〇〇 |; YEATSLUO 15 1296464 41〇比較器 412搜尋引擎
0816-A21008TWF(N2);R05001; YEATSLUO 16
Claims (1)
1296464 丨%12.|〇曰修正雜I 十、申請專利範圍: 1. 一鎖相迴路,包含: 一第一除頻器,接收一外部參考源,並將該外部參考源 除頻R倍得到一降頻參考訊號; 一相差偵測器,比較該降頻參考訊號和一回饋訊號,產 生一比較訊號; 一迴路濾波器,接收該比較訊號,產生一工作電壓; 一壓控振盪器,可操作於複數操作曲線其中之一,每一 • 操作曲線對應一頻率範圍,其中該壓控振盪器根據 一選擇訊號選擇該等操作曲線其中之一,並根據該 工作電壓決定該操作曲線上的一工作點,以產生一 振盪訊號; 一第二除頻器,將該振盪訊號除頻N倍,產生該回饋 訊號; 一控制單元,用以在一初始模式下根據一參考時脈,遞 迴地比較該回饋訊號和該降頻參考訊號,計算該選 # 擇訊號;其中: 當該選擇訊號在遞迴過程中收斂於一固定值後,該 鎖相迴路進入一正常模式,工作於該選擇訊號 所對應的一操作曲線;以及 在該初始模式下,該控制單元產生一除頻控制訊 號,使該第一除頻器的R值和該第二除頻器的 N值提高為正常模式的A倍。 2. 如申請專利範圍第1項所述之鎖相迴路,更進一步包 17 1296464 W12. 20-*--- 年月日修正替換頁 含一第三除頻器,在該初始模式下將該振盪訊號除頻Μ 倍,產生該參考時脈;其中該第三除頻器和該控制單元在 該正常模式下關閉。 3. 如申請專利範圍第2項所述之鎖相迴路,其中該第三 除頻器的Μ值範圍在2到4之間。 4. 如申請專利範圍第1項所述之鎖相迴路,更進一步包 含一定電壓源,用以在該初始模式之下,將該工作電壓預 充電至一預設值,使該工作點固定於一預設位置;其中該 定電壓源在該正常模式下關閉。 5. 如申請專利範圍第1項所述之鎖相迴路,其中該控制 單元包含: 一第一致能器,接收該回饋訊號,產生一第一致能訊號; 一第二致能器,接收該降頻參考訊號,產生一第二致能 訊號; 一第一計數器,接收該第一致能訊號而開啟,在開啟期 間計數該參考時脈的振盪次數,算出一第一振盪次 數; 一第二計數器,接收該第二致能訊號而開啟,在開啟期 間計數該參考時脈的振盪次數,算出一第二振盪次 數; 一比較器,接收並比較該第一振盪次數和該第二振盪次 數,產生一誤差訊號;以及 一搜尋引擎,根據該誤差訊號,產生該選擇訊號,使壓 控振盪器選擇對應的操作曲線。 1296464 拥:·__12· 20--- 年月日修正替換頁 6. 如申請專利範圍第5項所述之鎖相迴路,其中: 該第一致能器以該回饋訊號週期的一第一倍數決定該 第一致能訊號的週期; 該第二致能器以該降頻參考訊號週期的該第一倍數決 定該第二致能訊號的週期;以及 該第一致能器及第二致能器更進一步接收一控制訊號 以決定該第一倍數的值。 7. 如申請專利範圍第5項所述之鎖相迴路,其中該搜尋 引擎以二元搜尋法產生該選擇訊號。 8. 如申請專利範圍第7項所述之鎖相迴路,其中: 該誤差訊號係一邏輯值,用以指出該第一和第二振盪次 數何者較大; 當該誤差訊號在第一範圍時,產生該選擇訊號使該壓控 振盪器選擇更高頻率的操作曲線;以及 當該誤差訊號在第二範圍時,產生該選擇訊號使該壓控 振盪器選擇更低頻率的操作曲線。 9. 如申請專利範圍第8項所述之鎖相迴路,其中該搜尋 引擎更進一步包含一有限狀態機器,用以判斷該選擇訊號 是否已收斂至穩定狀態,如果是,則結束該初始模式,進 入該正常模式,如果否,則輸出該選擇訊號繼續遞迴比較 下一工作曲線所產生的降頻參考訊號和回饋訊號。 10. —鎖相迴路操作方法,用於包含複數操作曲線的一鎖 相迴路,包含: 在一初始模式下: 19 1296464
接收二外部參考源,並將該外部參考源除頻AR倍 得到一降頻參考訊號; 根據一預設操作曲線上的—預設卫作點,產生一振 盪訊號; :^振遷Λ號除頻AN倍,產生一回饋訊號; 比較該回饋錢和該_參考訊號,產生—比較姓 果; 、口 當該比較結果不符合―條件時,根據該比較結果重 新選擇該等操作曲線其中之-,4新產生回饋 訊號和降頻參考訊號,並回到比較該回饋 米和該降頻參考訊號的步驟; ° JU 田比車又結果付合該條件時,該鎖相迴路進入— 常模式;以及 在該正常模式下: 口个厂丨忠疋的操作曲琛,使該鎖相趣 根據該降頻參考訊號輸出該振盈訊號;其φ 該降頻參考訊號等於該外部參考源除頻R /,、 回饋訊號等於該振盪訊號除頻^倍。 1 中m範圍第ig項所述之鎖相迴路操作方法, 提供一參考時脈; 鄉匕3. 產生:[致能訊號,週期等於該回饋訊號週期 倍數; 米 產生-第二致能訊號,週期等於該降頻參考訊號週期 20 1296464 19幕12月20 曰修^ 第一倍數; 在該第一致能訊號開啟期間,計數該參考時脈的振盪次 數,算出一第一振盪次數; 在該第二致能訊號開啟期間,計數該參考時脈的振盪次 數,算出一第二振盪次數; 比較該第一振盪次數和該第二振盪次數,產生一誤差訊 號;以及 根據該誤差訊號,選擇該操作曲線。 ® 12.如申請專利範圍第11項所述之鎖相迴路操作方法,其 中提供該參考時脈的步驟包含:該振盪訊號除頻Μ倍, 產生該參考時脈。 13. 如申請專利範圍第12項所述之鎖相迴路操作方法,其 中該Μ值範圍在2到4之間。 14. 如申請專利範圍第11項所述之鎖相迴路操作方法,其 中該第一倍數係接收一控制訊號而決定。 15. 如申請專利範圍第11項所述之鎖相迴路操作方法,其 ® 中根據該誤差訊號選擇操作曲線的演算法係為二元搜尋 法。 16. 如申請專利範圍第11項所述之鎖相迴路操作方法,其 中: 該誤差訊號係為該第一振盪次數與該第二振盪次數之 大小比較結果; 當該誤差訊號在第一範圍時,產生一選擇訊號使一壓控 振盪器選擇更高頻率的操作曲線;以及 21 1296464 Μ 12. 20 ^ 年月日修正替換頁 當該誤差訊號在第二範圍時,產生該選擇訊號使該壓控 振盪器選擇更低頻率的操作曲線。
22 1296464 十一、圖式: 9V2·月20日修正替換頁
23
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094120415A TWI296464B (en) | 2005-06-20 | 2005-06-20 | Phase lock loop and operating method thereof |
US11/455,730 US7511579B2 (en) | 2005-06-20 | 2006-06-20 | Phase lock loop and operating method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094120415A TWI296464B (en) | 2005-06-20 | 2005-06-20 | Phase lock loop and operating method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200701646A TW200701646A (en) | 2007-01-01 |
TWI296464B true TWI296464B (en) | 2008-05-01 |
Family
ID=37588729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094120415A TWI296464B (en) | 2005-06-20 | 2005-06-20 | Phase lock loop and operating method thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US7511579B2 (zh) |
TW (1) | TWI296464B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7859346B2 (en) * | 2007-01-10 | 2010-12-28 | Mstar Semiconductor, Inc. | Clock generator and associated self-test and switching-control method |
US8113271B2 (en) * | 2007-03-26 | 2012-02-14 | Baker Hughes Incorporated | Cutting tool for cutting a downhole tubular |
KR100915817B1 (ko) * | 2007-10-09 | 2009-09-07 | 주식회사 하이닉스반도체 | Dll 회로 |
US7928782B2 (en) * | 2009-01-28 | 2011-04-19 | Micron Technology, Inc. | Digital locked loops and methods with configurable operating parameters |
US8618840B1 (en) * | 2012-07-11 | 2013-12-31 | Fujitsu Limited | Frequency synthesizer tuning |
US9065459B1 (en) * | 2013-03-14 | 2015-06-23 | Integrated Device Technology, Inc. | Clock generation circuits using jitter attenuation control circuits with dynamic range shifting |
US9030241B2 (en) | 2013-04-30 | 2015-05-12 | Micrel, Inc. | PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching |
US8872556B1 (en) | 2013-04-30 | 2014-10-28 | Micrel, Inc. | PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation |
US9225322B2 (en) | 2013-12-17 | 2015-12-29 | Micron Technology, Inc. | Apparatuses and methods for providing clock signals |
US9385769B2 (en) * | 2014-12-05 | 2016-07-05 | Xilinx, Inc. | Phase-locked loop with an adjustable output divider |
TWI619351B (zh) * | 2016-05-06 | 2018-03-21 | 瑞鼎科技股份有限公司 | 頻率合成裝置及使用其之自動校正方法 |
US10158364B1 (en) * | 2017-08-31 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Realignment strength controller for solving loop conflict of realignment phase lock loop |
US11070218B2 (en) * | 2019-04-17 | 2021-07-20 | Texas Instruments Incorporated | Real time counter-based method for the determination and measurement of frequency lock time in phase-locked loops |
US10873335B2 (en) * | 2019-05-02 | 2020-12-22 | Apple Inc. | Divider control and reset for phase-locked loops |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4365349A (en) * | 1980-02-01 | 1982-12-21 | Nippon Gakki Seizo Kabushiki Kaisha | Radio receiver having phase locked loop and automatic frequency control loop for stably maintaining local oscillator frequency of voltage-controlled local oscillator |
IT1295950B1 (it) * | 1997-11-06 | 1999-05-28 | Cselt Centro Studi Lab Telecom | Circuito ad aggancio di fase. |
IT1303599B1 (it) * | 1998-12-11 | 2000-11-14 | Cselt Ct Studi E Lab T | Circuito ad aggancio di fase. |
JP3488180B2 (ja) * | 2000-05-30 | 2004-01-19 | 松下電器産業株式会社 | 周波数シンセサイザ |
US6545547B2 (en) * | 2000-08-18 | 2003-04-08 | Texas Instruments Incorporated | Method for tuning a VCO using a phase lock loop |
US6597249B2 (en) * | 2001-09-04 | 2003-07-22 | Prominenet Communications, Inc. | Fast coarse tuning control for PLL frequency synthesizer |
JP3674850B2 (ja) | 2001-12-11 | 2005-07-27 | ソニー株式会社 | 電圧制御発振器の自走周波数の自動調整機能を有する位相ロックループ回路 |
US6710664B2 (en) * | 2002-04-22 | 2004-03-23 | Rf Micro Devices, Inc. | Coarse tuning for fractional-N synthesizers |
US6903613B1 (en) * | 2002-12-20 | 2005-06-07 | Cypress Semiconductor Corporation | Voltage controlled oscillator |
EP1545008A1 (en) * | 2003-12-19 | 2005-06-22 | STMicroelectronics Limited | PLL architecture |
US7047146B2 (en) * | 2003-12-19 | 2006-05-16 | Airoha Technology Corp | Method for automatically calibrating the frequency range of a PLL and associated PLL capable of automatic calibration |
-
2005
- 2005-06-20 TW TW094120415A patent/TWI296464B/zh active
-
2006
- 2006-06-20 US US11/455,730 patent/US7511579B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW200701646A (en) | 2007-01-01 |
US7511579B2 (en) | 2009-03-31 |
US20070001770A1 (en) | 2007-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI296464B (en) | Phase lock loop and operating method thereof | |
TWI323560B (en) | Loop system capable of auto-calibrating oscillating frequency range and related method | |
US20040012423A1 (en) | Phase locked loop circuit using fractional frequency divider | |
US20090274255A1 (en) | Method and apparatus for stabilizing clock | |
CN102868399A (zh) | 锁相环频率综合器和锁相环失锁检测及调节方法 | |
TW465192B (en) | Phase locked loop | |
US7417477B2 (en) | PLL circuit | |
TW201131987A (en) | Automatic frequency calibration circuit and method for frequency synthesizer | |
CN101188420A (zh) | 可自动校正振荡频率范围的回路系统及其相关方法 | |
JP2007189455A (ja) | 位相比較回路およびそれを用いたpll周波数シンセサイザ | |
CN100571039C (zh) | 锁相环及锁相环操作方法 | |
KR20070015729A (ko) | 고속 락 기능을 갖는 주파수 합성기 | |
TWI241069B (en) | Automatically calibrated frequency-synthesis apparatus | |
US7315214B2 (en) | Phase locked loop | |
US10630298B2 (en) | Thermally locked oven controlled crystal oscillator | |
JP2007142791A (ja) | 周波数シンセサイザ | |
US10256827B2 (en) | Reference-frequency-insensitive phase locked loop | |
CN110061737A (zh) | 相位锁定检测输出电路及全数字锁相环系统 | |
US20090179708A1 (en) | Phase lock oscillator and wireless communications device including phase lock oscillator | |
JP2003101410A (ja) | 周波数シンセサイザのサイクル・スリップを低減する方法および装置 | |
TWI500269B (zh) | 具電流補償機制的鎖相迴路及其方法 | |
JP2003009585A (ja) | 直流モータの回転状態検出装置 | |
JPH0758636A (ja) | 周波数シンセサイザ | |
JP2002217714A (ja) | 基準周波数発生装置 | |
JPH08335875A (ja) | クロック発生器 |