TWI295848B - A non-volatile memory cell for storing two bit data and method of operating the same - Google Patents

Description

1295848 96-5-4 095015 22102twfl .doc/006 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種非揮發性記憶體結構，特別是指一 非揮發型雙位元記憶胞及其操作方法。 【先前技術】 在現今的數位時代，隨著行動裝置微型化，如 電話、個人數位助理(PDA)#f求，各式由 ，非揮發性記憶體，⑹：唯讀記憶體(rqm) 1性‘ 匕唯讀記憶體(職0m)、快閃記憶體(f— 人：人：在又、小體積之記憶裝置，大幅提高在網路時代 人與人貧訊交流之便利性。 j吩才代 不需揮發性的資料儲存裝置，健存後 丄料赌存裝置需要步進馬達帶動讀 入)或藉由讀’例如’將極小磁區進行磁化(寫 憶體不需上述的機以、二區:皮磁化的狀態(讀);快閃記 #分別施加不多個電極 作。 木邛的方式來進订貧料存取的動 有步G達硬碟式的資料儲存裝置，沒 精進，體積也顯著验為械辰動問題，且隨著半導體製程的 被廣範運用於隨榉/]、、許多。因此，具有極佳的可攜性而 及行動電話中。”、MP3隨身聽，個人數位助理(pDA) 。上述裝置更可藉著運用快閃記憶體作成 1295848 095015 22102twfl .doc/006 96-5-4 之記憶卡進而擴充其記憶容量。 典型的快閃記憶體包含一控制閘極，一浮置問極，_ 源極及一汲極。一般而言，當浮置閘極在程式化的過程中 (programming)若將電子補捉於一氧化層所包覆的浮置閑 極中則該s己憶胞就被認定為二進位的〇。而若在程气化、巧 程中沒有將電子補捉於浮置閘極中時則被認定為二^位$ 1 ° Φ 而快閃記憶碟的容量大小和堆疊多少快閃記憶晶片有 關，而單一記憶晶片容量則和半導體製程技術習習相關。 尺寸縮小化(scaling down)的技術愈精進，則記憶體的容量 則越高，例如製程尺寸縮小了一半，容量就可^約增加^ 倍。依現今的半導體製程技術，單一晶片達到十億位元組 (Gigabyte)的能力已不足奇。 請麥考圖1A及圖1B所示的傳統分離閘極快閃記憶體 (split gate)l及堆疊型快閃記憶體2，這兩種快閃記憶^都 有一相同的特徵，即它們都具有一由複晶矽所組成的浮置 鲁閘極10、20。不管這種複晶矽浮置閘極1〇、2〇是否具有 導電雜質的摻雜，一旦被程式化而注入電子時，電子將視 為均勻的分佈於複晶矽浮置閘極10、20。因此，分離閘極 快閃記憶體1及堆疊型快閃記憶體2，一個記憶胞結構基 本上只能儲存一位元。 現今隨著半導體製程工程師追求尺寸縮小化技術時， 元件設計工程師也同時在設計更佳的記憶元件結構，因此 發明了 SONOS之結構(半導體s、氧化層〇、氮化層n、 1295848 095015 221 〇2twfl .doc/006 96-5-4 半導體〜請參考圖lc所示的堆疊型SON〇s 1塞f ^之結構示意圖。在S〇N〇S快閃記憶體6的結 以氮化砍層622取代複晶碎層，由於氮化梦層622 疋氧化層，因此，他是一種類似以三層結構(〇N〇) 曰-層結構(〇)的電晶體。一旦電子穿隨氧化層621注入 二幾乎沒有流動性’亦即有別於複晶矽層 调祐二刀’匕是一種局部化的(localized)分佈。若電子由 ϋ Λ入’則電子會儲存在靠近源極61 _一侧位置 衣私尺寸下’可以記錄雙位元的諸，容量增加一倍。 声體結構上可以儲存兩個位元的快閃記 中華民國九十五年五月九曰申請的另

構二::圖^為95116464 ’其中的記憶體元件主結 發現有更中的錢體結構和圖1^相比較可 ^構ί = = 了控制閘極’我們把它稱為N0S (〇)。製程；：面的古複晶矽控制閘極⑻及氧化層 I J衣私了Μ更間化，且有較低的元件高度。 料抹資料讀取及資 ί沒有^題^憶體最經常使用的操作，即資料讀取 有4碭但在比較不經常使用之操作，如· 卜武 的方法便疋提兩操作電壓’而這將會降低其實用性。當 1295848 095015 22102twfl.doc/006 96-5-4 然若進行程式化或抹除資料時是和主機(h〇啦接時 個問題便不構成問題。 、。 的/法則是利用本發明N0S記憶體的結 ㈣本毛柯轉決上述職記憶體的缺點，因為，它在 :亡增加兩複晶閘極，但有別於s〇N〇s結構，複晶 極和氮化層是交叉的，有__制考實施方式。 【發明内容】 ^明之目的在於提供—_揮發型雙位 及=現有CM〇S製程，改變其結構以縮_ U體寫入及抹除貧料所需之時間。 ㈣提供—種非揮發型雙位7^憶胞，由第一導電 第：二=之基底、第二導電型雜質摻雜之第-源/汲極與 一/’、/極、一複晶閘極、儲存閘極所構成。第二 第一源/汲極與第二源/汲極分別形成基底中。 於巾。儲存閘極以二_壁(SP_形 =成，二複晶閘極之侧壁及第—源/祕與第二源/汲極 “間隙壁相連而形成U形’儲存間極從基底起依 源氮化層，氮化層的靠近第―私汲極與第二 置可分為第—位元與第二位元，並可分別儲存 接線連接發月之貝紅例中，上达之二複晶閘極以金屬連 在本發明之一實施例中，上述之第—源/没極與第二源 1295848 095015 22102twfl .doc/006 96-5-4 /汲極為輕摻雜源汲極 在本發明之-實施例中，上ϋ 都雜當，而楚一道在*亦隹貝為Ρ t才准貝而上述弟一導電型雜質為η型雜質。 型 複丄，之一實施例中’上述之二複晶閘極可為η 1 + · · · 、 J “、、电千〆主入(band to band hot electron mjectum)效應使電子注入於氮化層。 在本發明之一實施例中，駐士、名士士、上、士 雙位元記憶胞，逆讀法是在讀^二以°貝取非揮發型 被一空乏區包圍，且至少&!時，使第二位元 弟位凡下的弟一通道的尖端 2連接空乏區的邊界以使得當第一通道導通時，可以使 =源/祕至第二源/汲極_儲存下的通道完全 導通。 在本發明之-實施例中，藉由逆讀法以讀取非揮發型 又位凡記憶胞，逆讀法是在讀取第二位元時，使第一位元 被=區包®’且至少使第二位元下的第二通道的 以連接空乏㈣邊界錢得當第二通料通時，可以使第 一源/汲極至第一源/汲極間的儲存閘極下的通道完全導 通0 士在本發明之-實施例中，抹除非揮發型雙位元記憶胞 日令，糟由FN穿随效應(F〇wlerNordheimm〇del)而移除氣化 層中的電子。 型雜質為 在本發明之一實施例中，上述之第一導電 9 1295848 095015 22102twfl .doc/006 96-5-4 型雜質 叻弗二等冤型雜質為p型雜質。 在本發明之-實施例中，程式化上述非揮發型雙位元 記憶胞時，糟由價帶_導帶間熱電洞U(bandtQbandh〇t hole injection)效應使電洞注入於上述氮化層中。

在本發明之-實_巾，藉由逆讀法/讀取 發型雙位元缝胞，逆讀法是在讀取第—位元時，第2 元被空乏區包圍’且至少使第—位元下的第—通道的^端 可以連接技區的邊界贿得#帛_通道導通時，可以使 第-源/沒極至上述第二源/汲極_儲存·下的通道 完全導通。 在本發明之-實_巾，#由逆讀法以讀取 雙位70記憶胞’逆讀妓在讀取帛二位元時，第—位元被 包圍’且至少使第二位元下的第二通道的尖端可以 連接工乏區，的邊界以使得當第二通道導通時，可以使第二 源/汲極至第一源/汲極間的儲存閘極下的通道完全導通。

士 f本發明之-實施例中，抹除非揮發型雙位元記憶胞 寸藉由FN牙隨效應(F〇wier Nordheim model)而移除上 述氮化層中的電洞。 ” 晶間極 在本發明之一實施例中，上述之複晶閘極可為p型複 〇 本發明提出一種如上述之非揮發型雙位元記憶胞的 ilfc方法，在鞋式化非揮發型雙位元記憶胞時，藉由價帶 ‘ π 間熱载子;主入(bancj t〇 band hot carrier injection)效應 ，載子，入於氮化層申，而且當第二導電型雜質是^型 4 ’使第一源/汲極浮置，而於第二源/汲極施以正電壓， 1295848 96-5-4 095015 22102twfl.doc/006 基底本體施以ov電壓，且二複晶閘極施以負電壓，以程 式化第二位元。 、 ^本發明提出一種如上述之非揮發型雙位元記憶胞的 操作方法，在程式化上述非揮發型雙位元記憶胞時，藉由 價帶-導帶間熱載子注入(band t0 band hot carrier injection) 效應使載子注入於氮化層中，而且當第二導電型雜質是n 型日守，使第二源/汲極浮置，而於第一源/汲極施以正電

壓，基底本體施以0V電壓，且二複晶閘極施以負電壓， 以程式化第一位元。 σ本發明提出一種如上述之非揮發型雙位元記憶胞之 操作方法，在讀取上述非揮發型雙位元記憶胞時，且第二 導電型雜質是η型時，於第二源/汲極施以正電壓，於第 一源/汲極施以0V電壓，基底本體施以〇ν電壓，且二複 晶閘極施以0電壓或負電壓，以讀取第—位元，其中正電 ，要夠，以確保與第—位元下的第—通道的$端可以連 士正電壓所，之空乏區的邊界，以使得當第一通道導通 日守、’、可以使第-源/祕至第二源/汲極間的儲存閘極下的 通道完全導通。 广明提f 一種如上述之非揮發型雙位元記憶胞之 :方法’在碩取非揮發型雙位元記憶胞時，且第二導電 、、丨亦隹貝疋η型時，於第_源級極施以正電壓，於第二源/ :及極施以0V電壓，基底本體施以冑壓，且二複晶間 以0私壓或負冑壓’以讀取第二位元，其中正電壓要 2以確保與第二位元下的第二通道的尖端可以連接正 包堅所致之空乏區的邊界，以使得當第二通道導通時，可 11 1295848 095015 22102twfl .doc/006 96-5-4 以使第二源/汲極至第一源/汲極間的儲存閑極 完全導通。 本發明提出-種如上述之非揮發型雙位元記憶胞之 刼作方法，在抹除非揮發型雙位元記憶胞時，穿随 效應(F〇wler Nordheim m〇dd)而移除上述氮化層中的載 子，當第二導電型雜質是n型時，使第二源/汲極浮置， 而=第一源/汲極施以負電壓，基底本體施加〇v電壓，且 I 二複晶閘極施以正電壓，以抹除第一位元。 1 本發明提出一種如上述之非揮發型雙位元記憶胞之 操作方法’在抹除非揮發型雙位元記憶胞時，以穿隧 效應(Fowler Nordheim model)而移除氮化層中的載子，當 第二導電型雜質是η型時，使第一源/汲極浮;載:於； 一源/汲極施以負電壓，基底本體施加〇ν電壓或負電壓， 且二複晶閘極施以正電壓，以抹除第二位元。 本發明提出一種如上述之非揮發型雙位元記憶胞的 操作方法，在程式化上述非揮發型雙位元記憶胞時，藉由 價帶-導帶間熱載子注入(band t〇 band h〇t⑶出沉 效l使載子注入於氮化層中，而且當第二導電型雜質是p ，牯，使第一源/汲極浮置，而於第二源/汲極施以負電 壓，基底本體施以〇V電壓或負電壓，且二複晶閘極施以 正電壓，以程式化第二位元。 ^本發明提出一種如上述之非揮發型雙位元記憶胞的 操方法’在程式化非揮發型雙位元記憶胞時，藉由價帶 間熱載子，主入(band to band hot carrier injection)效應 使載子注入於氮化層中，而且當第二導電型雜質是p型 12 1295848 095015 22102twfl .doc/006 96-5-4 Ϊ二使第二源/汲極浮置，而於第—源/汲極施以負電壓， 土底本體施以GV電壓，且二複晶閘極施以正電壓 式化第一位元。 ^ =發明提出-種如上述之非揮㈣雙位元記憶胞之 知作方法，在_取上述非揮發型雙位元記·時，且第二 導電型雜質是p型時，於第二源級極施以負電壓，於 一源/汲極施以0V電壓，基底本體施以〇v電壓，且二 晶閘極施以0電壓或正電壓’以讀取第一位元， 壓要夠大以確保與第—位元下的第—通以遠 接負電顧致之妓區的邊界，以使得當第 ΧιΙΓΐΪΓ源/汲極至第二源/汲極間的儲存閘極下的 本發明提έΒ-種如上述之詩發型雙位元記憶胞之 才呆作方法，在讀取上述非揮發型雙位元記憶胞時，且 導電型雜質是ρ型時，於第—源/汲極施以負電壓，於^ 二源/汲極施以0V電壓，基底本體施以〇ν電壓，且二複 晶閘極施以〇電壓或正電壓，以讀取第二位元，其中^電 麼要夠大以確保與第二位元下的第二通道的尖^可以= 接負電壓所致之空乏區的邊界，以使得當第二通道導通 時，可以使第二源/汲極至第-源級極間的儲存閘極下的 通道完全導通。 ^本發明提出一種如上述之非揮發型雙位元記憶胞之 操作方法，在抹除非揮發型雙位元記憶胞時，以fn穿隧 效應(F〇wler Nordheim model)而移除氮化層中的載子，當 第二導電型雜質是p型時，使第二源/汲極浮置，而於$ 13 1295848 095015 22102twfl.doc/006 9匕5-4 一源/汲極施以正電壓，基底本體施加電壓或正带 且二複晶閘極施以負電壓，以抹除第一位元。兒堅，

本發明提出一種如上述之非揮發型雙位元記 作方法，在抹除非揮發型雙位元記憶胞時，以％ 應(Fowler Nordheim model)而移除氮化層中的載子牙，， 二導電型雜質是p型時，使第一源/汲極浮置，而於=第 /汲極施以正電壓，基底本體施加0V電壓或正電壓，〜源 複晶閘極施以負電壓，以抹除上述第二位元。 且二 本發明之NOS非揮發型雙位元記憶體程式化 ^用價帶·導帶間熱電子注人所選之位元的氮化層内。= ，取時則採取逆讀法，以防止被未選取的另一位元干捧仃 資料抹除時則可以利用FN穿隧效應進行抹除。 炎。

在本發明非揮發型NOS雙位元記憶體寫入資料 用價帶'導帶間熱載子注入法，該價帶·導帶間熱载子注入 效應是在與被選取位元相鄰之源/汲極施以負電壓，使不與 被選取位元相鄰之源/汲極浮置，複晶閘極施以正電壓，^ 於該η型井本體接〇v電壓。 ” 一進行讀取時則採取逆讀法，以防止被未選取的另一位 元干擾。在不與被選取位元相鄰之源/汲極施以負電壓，而 於與被選取位元相鄰之源/汲極施以電壓，複晶閘極施 以零電壓或正電壓，基底本體接〇ν電壓或正電壓。被施 加的負電壓要夠大以確保與被選取位元下的通道的尖端可 以，接該負電壓所致致之空乏區的邊界，以使得當通道導 通時，可以使不與被選取位元相鄰之源/汲極至與被選取位 元相鄰之源/汲極間的儲存閘極下的通道完全導通。 14 1295848 095015 22102twfl .doc/006 96-5-4 位元資料抹除時可以利用FN穿隧效應移除被選取之 位元二侧的該氮化層的内的電子。抹除方法是使不與被選 取位兀相鄰之源/汲極浮置，而於與被選取位元相鄰之源/ 汲極施以正電壓，複晶閘極施以負電壓，基底本體接〇v 電壓或正電壓。 【實施方式】 •本發明揭露一種相容於互補式金氧半電晶體(CM〇S) • 製私的新N〇S非揮發型雙位元記憶胞(氮化層N、氧化層 〇、半導體S)。圖2A為本發明一實施例非揮發型雙位元 f憶胞之佈局示意圖，圖2B所示沿A-A，方向的橫截面示 意圖，及圖2C所示沿B-B，方向的橫截面示意圖。 明同日守參考圖2A、圖2B、圖2C，本發明的NOS非 揮杳型雙位元記憶胞4並沒有如習知的s〇N〇s元件一樣 在氮化層上另外形成複晶石夕層來做為控制閘極，而是依序 在源/汲極41、源/汲極43與氧化層421(上述N〇中的〇) 形成後，分別在源/汲極41、源/汲極43兩侧先形成兩複晶 曝閘極44，兩複晶閘極44與淺溝渠隔離區47(shall〇w trench isolation; STI)的延伸方向交錯。在基底上形成一層氮化 層。然後，再以光阻圖案定義儲存閘極42，最後再進行回 儀，以蝕刻複晶閘極44上的氮化層，而於兩複晶閘極44 外側形成氮化層422a(間隙壁)並於兩複晶閘極44之間形成 氮化層422(U形間隙壁）。又兩複晶閘極44分別在兩端處 形成接觸窗441、442，並以金屬連接線45連接兩接觸窗 441、442 ’使兩侧的複晶閘極44電位相同；因此，只要在 複晶閘極44處供給適當之電壓即可達到加速程式化及加 15 1295848 96-5-4 095015 22102twfl .doc/006 速資料抹除之目的，且可以降低記憶體程式化所需之電流 大小、電壓大小，以及僅需要較小的抹除電流。 如圖2A、圖2B、圖2C所示，p型的非揮發型雙位元 記憶胞4例如是設置於CMOS製程中的η型井46(n-well， 以下簡稱NW)上。在NW 46中形成一 p型輕摻雜源/没極 41與一 p型輕摻雜源/汲極43。在NW46上形成一 ;^0儲 存閘極42，其中包含一氮化層422與一氧化層421。

JNUb非禪勉茧雙位兀記憶體例如以N〇儲存閘極 42(包括氮化層422、氧化層421)的中線為基準，而區分 為位元40L與位元40R。亦即氮化層422的靠近诉/ 41與源/汲極43的位置可分為位元4〇L與位元4〇r/，並 了分別儲存一位元資料。源/汲極41與源/汲極43之間的 氮化層422下方有通道區46a。由於本發明的結構不 統S0N0S那樣有控制閘極，因此p〇複晶閘極^则 儲存閘極42、源/没極41與源/汲極43、位元 以下我們將以位元搬之程式化、讀取及位 作說明。位元40L的操作方法和位元= Γ;=目ΐ ’只需將施加於源/汲極41及源/沒㈣ t. _ .Λ 另位兀40L的操作方法。在此口4+ 詳細說明，而省略說明位元规的操作H崎作方法作 16 1295848 095015 22102twH .doc/006 96-5-4 請參閱圖3A、圖3B所示，係為本發明一較佳實施例 之P型非揮發型雙位元記憶胞的程式化示意圖。當對非揮 發型雙位元兄彳思胞的位元40R進行程式化時，藉由價帶_ 導帶間熱電子注入(band to band hot deetn)n injeetiQn#

應，於氮化層中注入電子。首先當欲對非揮發型雙位元記 憶胞的位元40R程式化為i時，將源/汲極41設為浮置； NW本體46施以0V電壓，即Vnw⑼；源/汲極43則為負 龟壓’即Vd㈠，兩複晶石夕層施以正偏壓，即。 這樣將使得源/汲極43和NW本體46產生逆偏壓的效 果，正、負空間電荷(space charge)在源/汲極43和Nw本 體46間產生電場，而在逆偏壓所建立^ 多電子電崎赵。奴目為絲/祕43：^V^fnfe band)之滿能階（fllled energy levd)的費米（Fermi)能階 (energy level)高於 NW 本體 46 的導帶(c〇nducti〇n b㈣的 空能階(empty energy level)，而使得源/汲極43價帶滿能階 (filled energy level)中之電子將有機會跨越空乏區而進入 NW導帶(conduction band)的空能階(咖卿咖哪（叫而 分別在源/汲極43及NW46分別留下電洞、電子對。 因此，帶能量的電子在電場的加速下，且在複晶矽層 施以一正，’增加對電子之吸引力，只要NO儲存“ ^2之底層氧化層421厚度夠薄，電子穿隨氧化層似而至 ^化層422機會則大為提升，且因在複晶♦層施以一正 壓’會使非揮發型雙位元記憶胞在程式化時所需之時間 少。 反之，若欲對非揮發型雙位元記憶胞的位元40L·程 17 1295848 095015 22102twfl .doc/006 96-5-4 式化為1 a寺，則源/汲極43係浮置的；Nw本 是施以0V電塵’記為Vnw(ov);源/汲極4ι =負電)壓 Vd㈠；兩複晶矽層施以正偏壓，即Vg(+)。 〆、

請參閱圖4A、圖4B所示，係為本發明—較佳實施例 $型=發型：元記憶胞的讀取資料時各電極偏壓示 思，。由於位兀4〇L、槪都是儲存於N〇儲存閉極π中 的亂化層422，因此若對位元做進行讀取時，要避免受 到位元40L干擾或影響。本發明採取逆讀法扣爾e㈣) 的操作方式。即讀取刪位元槪，要麵級極4i施以 負電壓，即Vs㈠；源/汲極43為〇v電壓，即別⑼；丽 本體46則是施以0V電壓’即Vnw(〇v);複晶閘極44則 是施以0V電壓或正電壓，即Vg(_ Vg(+)。在此偏壓下， NW本體46與源/汲極41之間建立的電場會產生空乏區 48，利用空乏區48把位元4〇L包覆起來，或者說是遮^ (shielding)起來。反之，若欲讀取位元4〇L時，則在源級 極43加負電壓’即Vd(-V);源/汲極41則是施以〇v電壓， 即Vs(0) ; NW本體46施以0V電壓，即Vnw(〇);複晶閘 極44仍是施以0V電壓或正電壓，即Vg(〇)或Vg(+)，以 遮蔽位元40R。 仍請參考圖4A、圖4B，以讀取位元40R為例作說明。 當位元40R沒有電子時，即氮化層422位於源/没極43側 之位置沒有電子，NO儲存閘極42之右側至源/汲極43之 間是不會有反轉層（inversion layer)。因此，源/汲極43至 源/沒極41之間不會有電洞流。反之，當位元4〇r有電子 儲存時，即氮化層422位於源/汲極43測之位置有夠多的 1295848 095015 22102twfl .doc/006 96-5-4 電子時，NO儲存閘極42之右侧至源/汲極43之間就會產 生反轉層（inversion layer)所構成的通道49,且通道49會逐 漸變窄。 因此’為確保由源/没極43至源/汲極41可讀到電 洞流，則通道49的尖端至少需要連接到由源/汲極41與 NW本體46逆偏壓所產生之空乏區48。即源/汲極41的負 電壓要夠大，在進行讀取時，複晶閘極44可以不施加電壓 . Vg(0)，亦可以施加一正電壓，其目的是為了確保寄生電晶 體不會被導通，此一寄生電晶體乃是指複晶閘極和其下的 氧化層及通道，因複晶閘極44加了 Vg(+)，其下的通道將 不會產生反轉層。當第一通道49的尖端連接空乏區48時， 由源/汲極43來的電洞至空乏區48時，便會受空乏區48 空間電荷所構成之電場的加速而導通，產生通道491連接 通道49，則源/沒極43至源/沒極41會有電洞流被讀到。 請夢閱圖5A、圖5B所示，係為本發明一較佳實施例 之P型非揮發型雙位元記憶胞的抹除資料時各電極偏壓示 > 意圖。非揮發型雙位元記憶胞的資料抹除方法為採用fn 穿隧效應(Fowler Nordheim model)，各電極所施加的電壓 如圖示，分別為源/汲極41浮置；而NW本體46則是施以 0V電壓或正電壓vNW(〇)或vNW(+);源/汲極43施以正電 壓，即Vd(+);複晶閘極44施以負電壓，即Vg(_)。這樣私 將使得氮化層422中之電子從電子集中區被拉出穿遂至源 /汲極43，而產生電子電洞再結合，以抹除位元資料。/反 之，若欲抹除NOS記憶胞的位元40L時，則使源/汲極43 浮置·’於NW本體46施以〇V或正電壓，即⑼戋 19 1295848 095015 22102twfl .doc/006 96-5-4 =+)=/汲極41施以正輕，即Vd(+);複晶間極Μ 也負电堡’即Vg(-)，以抹除位元40L的資料。 所述的較佳實施例是以p型的_發型雙位元記 t胞為例綱，並_嫌定本發日狀 發明亦適用於η型的非揮發型雙位元記憶胞。請參見圍圖二 ^圖6Β戶斤不，係為η型N〇s非揮發型雙位元記憶胞之 思圖。η型NQS轉發型雙位元記憶胞5係形成於p型 56(p-well ’ PW)中’包含：一 η型輕摻雜源/没極51與 型輕摻雜源/沒極53，在PW 56其上形成„ Ν〇儲存 52包含-氮化層522與-氧化層521，兩η型複晶閘極％ 且在雙非揮發型記憶體5最外兩侧具有STI區域57。 η型的NOS非揮發型雙位元記憶胞5和p型的N〇s 非揮發型雙位元記憶胞4操作電壓將相反。表一的比較表 為表示對位元40R或通進行程式化、讀取、抹除操^ 時，所施加偏壓狀態。 程 式 化 各電極之偏壓 P 型 NOS ~~- η 型 NOS 源/汲極(41、51)Vs 浮置 ^^— 浮置 源/汲極(43、53) Vd 負電壓 s 正電壓 基底或井區NW (PW)Vnw (Vpw) ον —-____ 0V p⑻型複晶閘極Vg JL電壓 ^ 負電壓 20 1295848 095015 22102twfl .doc/006 96-5-4 讀 源/汲極(41、51)Vs 負電壓 正電壓 取 源/汲極(43、53) Vd ον —----_ 0V 基底或井區NW (PW)VNw (Vpw) ον ， -- 0V p(n)型複晶閘極Vg ον或正電壓 ~----- 〇ν或負電壓 抹 源/汲極(41、51)Vs 浮置 "S--- 浮置 除 源/汲極(43、53) Vd 正電壓 -- 負電壓 基底或井區 NW (PW)VNW (VPW) ----- 0V或正電壓 ---—__ GV或負電壓 p(n)型複晶矽層Vg ——-^ 負電壓 ———-- 正電壓

本發明雖以較佳實施例闡明如上，然其並非用以限6 本發明精神及發明實體。對熟習此項技術者，當可麵< = 解並利用其它元件或方式來產生相同的功效。^以广瞭 脫離本發明之精神及範圍内所作之修改，均應人 不 之申請專利範圍内。 〜3在下述 【圖式簡單說明】 圖1Α為習知技術分離閘極快閃記憶體之結構示土。 圖1Β為習知技術堆疊型快閃記憶體之結構示音固曰 圖1C為習知技術堆登型SONOS快閃記憶體么士 意圖。 〜' <、、、。構六 21 1295848 96-5-4 095015 22102twfl .doc/006 圖 圖 ID為習知技術堆疊型N〇s快閃記憶體之結構示意 圖2A為本發明一較佳實施例NOS非揮發型雙位元記 憶胞之俯視結構圖。 圖2B為本發明一較佳實施例N〇 s非揮發型雙位元記 憶胞之橫剖面結構圖。 圖2C為本發明一較佳實施例N〇s非揮發型雙位元記 憶胞之縱剖面結構圖。 圖3A為本發明一較佳實施例之p型非揮發型雙位元 記憶胞的程式化時各電極偏壓示意圖。 圖3B為本發明一較佳實施例之p型非揮發型雙位元 記憶胞的程式化時各電極偏壓示意圖。 圖4A為本發明一較佳實施例之P型非揮發型雙位元 記憶胞的讀取資料時各電極偏壓示意圖。 圖4B為本發明一較佳實施例之P型非揮發型雙位元 記憶胞的讀取資料時各電極偏壓示意圖。 圖5A為本發明一較佳實施例之P型非揮發型雙位元 記憶胞的抹除時各電極偏壓示意圖。 圖5B為本發明一較佳實施例之P型非揮發型雙位元 記憶胞的抹除時各電極偏壓示意圖。 料i又位兀 圖6八為本發明一較佳實施例n型 憶胞的之橫剖面結構圖。 早Ί又位兀。己 圖6Β為本發明—較佳實施例η型非揮發型雙位元記 22 1295848 095015 22102twfl .doc/006 96-5-4 憶胞的之縱剖面結構圖。 【主要元件符號說明】 1 :分離閘極快閃記憶體 2:堆疊型快閃記憶體 3 : NOS非揮發型雙位元記憶胞 4 : p型NOS非揮發型雙位元記憶胞 5 : η型NOS非揮發型雙位元記憶胞 45 :金屬層 41、41、43、53 :源/汲極 44、54 :複晶閘極 46 : η型井 48 :空乏區 46a、49 :通道 46 : p型井 10、20 :複晶矽浮置閘極 441、442 :接觸窗 40L、40R、50L、50R :位元 47、57 :淺溝槽道絕緣區域 Η、2卜3卜61源極 12、 22、32、64 :閘極 13、 23、33、63 :汲極 23 1295848 96-5-4 095015 22102twfl .doc/006 32、42、52、62 :儲存閘極 322、422、422a、522、622 ··氮化層 321、421、521、621、623 :氧化層 3221、3222、6221、6222 ··位置 24

Claims (1)

1295848 095015 22102twfl .doc/006 96-5-4 十、申請專利範圍： ι· -種非揮發型雙位元記憶胞，包括·· 第一導電型雜質摻雜之基底； 分別ί ::::中質摻雜之第-_極舆第二源/汲極， 述上述 可分別儲存一位元資料置了刀為弟-位兀與第二位元，並 胞，i中如上申十請專=範圍帛1項之非揮發型雙位元記憶 ’、上述一稷日日閘極以金屬連接線連接。 胞，i中"第1項之非揮發型雙位元記憶 汲極了述 及極與上述第二源/汲極為輕摻雜源 胞，㈣1項之非揮發型雙位元記憶 電型雜質為型雜質為15型雜質，而上述第二導 胞，H申ft範㈣4項之非揮發型雙位元記憶 ，、上述一複晶閘極可為n型複晶閘極。 25 1295848 095015 22102twfl .doc/006 96-5-4 々請專利範圍第4項之非揮發型雙位元記憶 %^>i^(band to band hot electron injection)^m 使電子注入於上述氮化層。

A * 士如/月,t利範圍第4項之非揮發型雙位元記憶 Ult由逆讀細讀取上述非揮發型雙位元記憶胞， 上述逆讀法是在讀取第—位元時，使第二位元被空乏區包 圍’且至少使上4第—位元下的第—通道的尖端可以連接 空乏區的邊界錢得t第—通料通時，可以使上述第一 =及，至上述第二源/汲極_上述儲存閘極下的通道 完全導通。 8. t申請專利範圍第4項之非揮發型雙位元記憶 胞’其中藉由逆讀法以讀取上述非揮發型雙位元記憶胞， 上述逆讀法是在讀取第二位科，使第—位元被_空乏區 包圍且至y使上述第二位元下的第二通道的尖端可以連 接空乏區的邊界以使得當第二通道導通時，可以使上述第

二源/汲極至上述第一源/汲極間的上述儲存閘極下的通 道完全導通。 9·如申請專利範圍第4項之非揮發型雙位元記憶 胞，其中抹除上述非揮發型雙位元記憶胞時，藉由是以 f隧效應(Fowler Nordheim model)而移除上述氮化層中的 ι〇·如申〃請專利範圍第1項之非揮發型雙位元記憶 碟’其中该第-導電型雜質為n型雜質，而該第二 雜質為P型雜質。 、 26 1295848 96-5-4 095015 22102twfl .doc/006 Η·如申請專利範圍第1〇項之非揮發型雙位元記憶 胞，其中程式化上述非揮發型雙位元記憶胞時，藉由價帶 -導帶間熱電洞注入(band to band hot hole injection)效應 使電洞注入於上述氮化層中。 12·如申請專利範圍第1〇項之非揮發型雙位元記憶 胞，其中藉由逆讀法以讀取上述非揮發型雙位元記憶胞， 上述逆讀法是在讀取上述第一位元時，上述第二位元被一 空乏區包圍’且至少使上述第一位元下的第一通道的尖端 可以連接工乏區的邊界以使得當第一通道導通時，可以使 上述第一源/汲極至上述第二源/汲極間的N〇儲存閘極下 的通道完全導通。 13·=申請專利範圍第1〇項之非揮發型雙位元記憶 胞，其中+藉由逆讀法以讀取上述非揮發型雙位元記憶胞， 上述逆讀法是在讀取上述第二位元時，上述第一位元被一 空乏區包圍，且至少使上述第二位元下的第二通道的央端 可以連接空乏區的邊界以使得當第二通道導通時，可以使 上述第二源/汲極至上述第一源/汲極間的N〇儲存閘極下 的通道完全導通。 14·如申請專利範圍帛8項之非揮發型雙位元記憶 胞，其中抹除上述非揮發型雙位元記憶胞時，藉由FN穿 隧效應(Fowler Nordheim model)而移除上述氮化層中的 電洞。 15·如申請專利範jk第1()項之非揮發型雙位元記憶 胞，其中該複晶閘極可為一 p型複晶閘極。 16· —種如申睛專利範圍第丨項之非揮發型雙位元 27 1295848 095015 22102twfl .doc/006 96-5-4 記憶胞的操作方法，包括在程式化上述非揮發型雙位元記 憶胞時’藉由價帶-導帶間熱載子注入(band t〇 band hot carrier injection)效應使載子注入於上述氮化層中，而且當 上述第二導電型雜質是n型時，使上述第一源/汲極浮 置，而於上述第二源/汲極施以正電壓，上述基底本體施 以0V電壓，且上述二複晶閘極施以負電壓，以程式化上 述第二位元。 17· —種如申請專利範圍第丨項之非揮發型雙位元 5己怳胞的操作方法，包括在程式化上述非揮發型雙位元記 憶胞時，藉由價帶-導帶間熱載子注入(band t〇 band hot carrier injection)效應使載子注入於上述氮化層中，而且當 上述第二導電型雜質是n型時，使上述第二源/汲極浮 置，而於上述第一源/汲極施以正電壓，上述基底本體施 以0V電壓，且上述一複晶閘極施以負電壓，以程式化上 述第一位元。 18· —種如申請專利範圍第丨項之非揮發型雙位元 憶胞之操作方法，包括在讀取上述非揮發型雙位元記憶 胞時，且上述第二導電型雜質是η型時，於上述第二源^ 汲極施以正電壓，於上述第一源/汲極施以〇ν電壓，上述 基底本體施以0V電壓，且上述二複晶閘極施以〇電壓或 負電壓，以頃取上述第一位元，其中上述正電壓要夠大以 確保與上述第一位元下的第一通道的尖端可以連接上述 正電壓所致之空乏區的邊界，以使得當第一通道導通時， 可以使上述第一源/汲極至上述第二源/汲極間的儲存閘 極下的通道完全導通。 28 1295848 095015 22102twfl .doc/006 96-5-4 19. 抑』，利_ 1項之非揮發型雙位元 胞時:且上述第二導電型雜型時，於上述第一 ;及極施以正電壓’於上述第二源/汲極施以GV電壓，上 基底本體施以0V ，且上述二複晶_施以

取上述第二位元，其中上述正電麗要夠大:: ’、二a弟一位元下的第一通道的尖端可以連接上述 正電壓所致之空乏區的邊界，以使得當第二通道導通時， 可以使上述第二源/汲極至上述第一源/汲極間的儲存閘 極下的通道完全導通。

20· —種如申請專利範圍第丨項之非揮發型雙位元 記憶胞之操作方法，包括在抹除上述非揮發型雙位元記憶 月以FN牙隧效應(F〇wier N〇rdheim model)而移除上 述氮^層中的載子，當上述第二導電型雜質是n型時，使 亡述第二源/汲極浮置，而於上述第一源/汲極施以負電 壓，上述基底本體施加0V電壓，且上述二複晶閘極施以 正％*堡’以抹除上述第一位元。 二立21· —種如申請專利範圍第丨項之非揮發型雙位元 圯憶胞之操作方法，包括在抹除上述非揮發型雙位元記憶 胞日守，以FN牙隧效應(Fowier Nordheim model)而移除上 述氮化層中的載子，當上述第二導電型雜質是n型時，使 亡述第一源/汲極浮置，而於上述第二源/汲極施以負電 壓，上述基底本體施加〇V電壓或負電壓，且上述二複晶 閘極施以正電壓，以抹除上述第二位元。 22· —種如申請專利範圍第丨項之非揮發型雙位元 29 1295848 96-5-4 095015 22102twfl .doc/006 記憶胞的操作方法，包括在程式化上述非揮發型雙位元記 憶胞時’藉由價帶-導帶間熱載子注入(band t〇 band hot carrier injection)效應使載子注入於上述氮化層中，而且當 上述第二導電型雜質是P型時，使上述第一源/汲極浮 置，而於上述第二源/〉及極施以負電壓，上述基底本體施 以0V龟壓或負電壓，且上述二複晶閘極施以正電壓，以 程式化上述第二位元。

23. —種如申請專利範圍第丨項之非揮發型雙位元 記憶胞的操作方法，包括在程式化上述非揮發型雙位元記 憶胞時，藉由價帶導帶間熱載子注入(band t〇 band h°〇t carrier injection)效應使載子注入於上述氮化層中，而且舍 上述第二導電型雜質是P型時’使上述第二源/汲極i 置’而於上述第-源/汲極施以負賴，上述基底本體施 以yv电壓，且上述二複晶閘極施以正電壓，以程式化上 述第一位元。 24. —種如申請專利範圍第丨項之非揮發型雙位元 記憶胞之操作方法，包括在讀取上述非揮發型雙位元 胞時，且上述第二導電型雜質是p型時，於上述第二源^ 没極施以負電麗，於上述第一源/汲極施以〇v電虔，上求 基底，體施以0V電Μ，且上述二複晶雜施以Q電^ Ϊΐί二讀f述第一位心其中上述負_要夠大以 負；所下Γ第一通道的尖端可以連接上述 、所致之工乏區的邊界，以使得當第一通 可以使上述第-源/祕至上述第二源/祕間的 極下的通道完全導通。 存間 30 1295848 095015 22102twfl.doc/006 96-5-4 25. 一種如中請專利範圍第1項之非揮發型雙位元 ^胞之㈣方法’包括在讀取上述非揮發 胞時:且上述第二導電型雜質是p型時，於上述第 及極把以負$壓’於上述第二源/汲極施以W電:j 基底本體施以ον電壓，且上述二複晶閘極施 ^ 讀:增二位元，其中上述負電壓要= it 34 70下的第二通道的尖端可以連接上述 負電堊所致之空乏區的邊界，以使得當第二 可以使上述第二源/汲極至上述第一 ^ π， 極下的通道完全導通。U源//及極間的儲存閘 二26.種如申請專利範圍第1項之非揮發型雙 =胞之操作方法’包括在抹除上述詩發型雙位元記債 胞日jr，以FN穿隨效應（Fowler Nwdheim m。㈣而: 層中的载子，當上述第二導電型雜質是P型時，使 处弟、二源/汲極浮置，而於上述第一源/汲極施以正電 i，上述基底本體施加〇v電壓或正 閘極施以負電壓，以抹除上述第—位元。、—硬曰曰 種如帽專補圍第1項之非揮發型雙位元記 二始i方法，包括在抹除上述轉發型雙位元記憶胞 寸乂 FN牙隨效應(Fowler Nordheim model)而移除上述筒 的载子，當上述第二導電型雜質是p型時，使上i =源/汲極浮置，而於上述第二源/汲極施以正電壓，上 體施加ov電壓或正電壓，且上述二複晶閘極施 負免壓’以抹除上述第二位元。 31