TWI291211B - Power semiconductor package - Google Patents

Power semiconductor package Download PDF

Info

Publication number
TWI291211B
TWI291211B TW094122704A TW94122704A TWI291211B TW I291211 B TWI291211 B TW I291211B TW 094122704 A TW094122704 A TW 094122704A TW 94122704 A TW94122704 A TW 94122704A TW I291211 B TWI291211 B TW I291211B
Authority
TW
Taiwan
Prior art keywords
pin
source
lead
semiconductor package
lead frame
Prior art date
Application number
TW094122704A
Other languages
English (en)
Other versions
TW200607034A (en
Inventor
Leeshawn Luo
Anup Bhalla
Sik K Lui
Yueh-Se Ho
Mike F Chang
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW200607034A publication Critical patent/TW200607034A/zh
Application granted granted Critical
Publication of TWI291211B publication Critical patent/TWI291211B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

1291211 _索號 941227M---月___g_修正___ 乂五、發明說明（1) 【發明所屬之技術領域】 本發明係有關於一種半導體元件，特別關於一種多元 件封裝及一種具有低電阻與電感的封裝。 【先前技術】 ~ ^功率半導體封裝隨著印刷電路板技術發展由透過穿孔 :與變為表面鑲嵌封裝。表面鑲嵌封裝一般包含有一用以供 半導體元件鑲嵌於其上的導線架。半導體裝置與導線架的 一部份利用一樹脂材料封裝。在一導線架封裝，導線架 端延伸出樹脂外並且包含有以供一打線自半導體裝置 導線架末端的銲塾。 ♦半導體裝置的封裝主要需考慮的包含有高熱散逸、低 I生電感、介於半導體裝置與迴路環境間的低電阻、熱循 ^、熱衝擊/疲勞方面的良好可信度與電路板空間的小量 請參閱第1圖所示，得統的半導體封裝常見的設計如 ，其包含有一導線架7，導線架7具有一導線架銲墊/〇，其 μ合有一晶粒8。導線架7的一部份可被鑲嵌於一樹脂體2 ，、。，在此一具體實施例中，晶粒8可以是一M〇SFET元件 n亚且導線架7包含有一源極端1 8、一閘極端2 6與一汲極端 。導線架7的源極端1 8包含有數個分隔開且延伸出樹 •的源極導線架引腳18a與數個分隔開且以供引線6接‘的 S 接合區16。汲極端11包含有數個分隔開的汲極導線V ，lla，其連接至導線架銲塾1〇。間極端26連接至 甲亟接合區20，其藉由引線28元件依序連接至一閘極銲墊
第6頁 1291211 ' _案號94122704 年月·日 修正_ ，五、發明說明（2) 17 〇 請參閱第2圖，其係另一目前半導體封裝的俯視圖，定 義為元件標號4，其包含有一導線架9。在此實施例中，替 代在第1圖中所述之數個分隔開的源極接合區1 6，源極接合 區1 6連接形成一單一源極接合區3 0以供引線6接合至晶粒 8。在第1圖的具體實施例中，分隔開的源極導線架引腳1 8 a 與分隔開的導線架汲極導線被分隔為細長的金屬長條，其 由樹脂體2向外延伸並且適當的插入如第1圖中所示之電路 板上的相同插設位置。 與第1圖的具體實施例相似，導線架9具有一晶片8設置 ®於上，並提供一圍繞在晶粒8周圍的窄邊緣架。更者，閘極 26的接合區域20透過引線28接合至位於最接近角落的閘極 銲墊1 7。在這先前技術的具體實施例中，源極與閘極接合 區域1 6、30與20各自分享晶粒8的左側。相同的，源極引腳 1 8a與閘極引腳26自同一左側向外延伸。 請參閱第3圖，其係第1圖之現有半導體封裝結構的橫 截面示意圖。於圖中晶粒8具有一與引線6接合的頂面22。 晶粒8可透過一般元件3 2接合至導線架銲墊1 0。如同先前技 術，導線架7具有大約8 m i 1 s的厚度，且需求由金或者銅所 製得的引線6。更者，源極接合區16 —般設置於頂面22的上 φ方，而需求相對較長的引線6。如同於先前技術中所知，較 長的引線6會使電阻增加與源極電感，特別是在高頻率應用 時。 請參閱第4圖所示，其為一具有雙晶片的半導體封裝結
1291211
素號 94122704 '五、發明說明（3) 構俯視示意圖，於此定義此一半導體封裝結構為元件 5。半導體封裝結構5具有一導線架13。半導體封裝姓 含有一對晶粒40a與40b，其係被鑲嵌於導線架銲墊^上， 並且埋設於一樹脂體2内。第一源極端48a包含有一沿 一晶粒40a左側散佈的第一源極端接合區46a。此第二 端接合區域46a透過引線41a連接至第一晶粒4〇8。一第'一 極端44a包含有一第一閘極接合區43a，其分享第一晶粒4 ^ 的左側並且透過引線45a連接至第一晶粒4〇3。數個接人至 導線架墊4 2的第一汲極端47a。 口 氧—二第二源極端48b包含有一第二源極端接合區46b，其 ^著第二晶粒4 〇 b的左側分佈。第二源極端接合區4 6 b透過 引線4 lb連接至第二晶粒4〇b。第二閘極端44b包含有一第二 閘極接^區43b，其分享第二晶粒4〇b左側並且透過引線45b 接a至第一晶粒4 0 b。數個第二沒極端4 7 b結合至導線架墊 一 巧參閱第5圖所示，一半導體封裝一版設奸為如圖所 不’其編號為5 0。此處所描述的半導體封裝5 〇 —般分配於 應用在Ser· No· 1〇/ 1 89,333，其係結合於此所提到全部文 獻，，。，半導體封裝50包含有一定義為50的導線架，其具有 _·[开> 狀源極接合區5 2。該” Lπ形狀源極接合區5 2用以增 馨加將一源極引腳54與一晶粒55相互連接的源極引線53數量 。除此之外，介於引線5 3間的距離並沒有被妥協，藉此提 供低電阻與電感。 先前的引腳封裝揭露於美國專利n Surf ace Mount TO -
1291211 J_案號94122704_年月日 *修正_ '五、發明說明（4) 220 Package and Process for the Manufacture Thereof"其專利號為6, 291，2 62。這已揭露的封裝包含引 腳，其係彎曲入鑄造蓋内並且較鑄造圍繞導線架之鑄造蓋 先形成。這轉彎處是位於封裝體内部，以縮小封裝體的機 械應力。導線架由具有單一標準尺規的材料所形成。 另一個引腳封裝的習知技術是揭露於美國專利n Low Inductance Power Package for Integrated Circuits” ， 其專利號為6，2 11，4 6 2。此一封裝包含一具有朝上形成且非 常接近導線架墊的内部引腳之平坦導線架。外部引腳是平 坦的並且延伸出封裝邊緣，因此連接至電路板的銲錫可具 胃有較佳品質且便於檢驗。 如同所知，在半導體封裝的技術中仍存在一些對降低 電阻與電感的需求與需求可減少封裝高度與改善熱電阻特 性。 【發明内容】 本發明之主要目的，在於提供一種半導體封裝，其包 含一相對較厚的導線架，其具有數各引腳與一第一導線架 墊，此第一導線架墊包含一結合於上的晶粒，引線連接晶 粒至數個引腳，且引線的材質為鋁，並且一樹脂體將晶粒 、引線與至少部分導線架埋設於内。 _ 本發明之另一目的，在於提供一種半導體封裝，其包 含有一相對較厚的導線架，此導線架具有數個引腳與一對 導線架墊，每一導線架對具有一晶粒結合於上，引線接合 每一晶粒至數個引腳，引線的材質為鋁，並且一樹脂體將
第9頁 1291211 1：_案號94122704_年月曰 修正_ ，五、發明說明（5) 晶粒、引線與至少部分導線架埋設於内。 本發明之再一目的，在於提供一種覆蓋一電子元件的 半導體封裝，其包含有一相對較厚的導線架，其厚度大於8 密耳（mils)，導線架包含有數個引腳與一其上接合有電 子元件的導線架墊，材質可以為鋁的引線連接電子元件至 數個引腳，引線的粗細可達20密耳（mi Is )，並且電子元 件、引線與至少一導線架被埋設於一樹脂體内。 茲為使 貴審查委員對本發明之結構特徵及所達成之 功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及 _配合詳細之說明，說明如後： •【實施方式】 下列是實現本發明之最佳實施例的詳細描述。不能依 此些描述來限制本發明，但這些描述僅用來說明本發明之 一般目的，本發明之領域係於申請專利範圍内做作最佳定 義。 本發明提供一半導體封裝，其具有一由具有厚度大於 一般8密耳（m i 1 s )之單一規範材料所製得之導線架。較優 良的是，一較厚的導線架有助於大直徑的鋁引線進行打線 接合。鋁引線的使用能夠減少習知使用金引線構裝所產生 的封裝電阻。引線的直徑可以提高至2 0密耳。一較厚的導 %線架材料能使熱易流過汲極端側面，來達到改善封裝的熱 行為。導線架墊所暴露出的底部部分是相當平坦的。更 者，一源汲接合區與一閘極結合區可設置於與晶粒高度相 同的位置。在這個方式下，引線所需的長度將可以減少，
第10頁 1291211
請參閱第6A圖所示，圖中定義為元件標號6 0 0的半導體 封$可包含一導線架6 3 〇，其具有一用以與一晶粒6 0 1結合 的導，架塾6 〇 2。導線架6 3 0的部分可被埋設於一樹脂體6 0 8 内。導線架6 3 0可包含有一源極引腳6 i 6、一閘極引腳6 1 2與 一，極引腳6 2 6。源極引腳6 1 6可設置於樹脂體6 0 8外且與一 内部源極接合區6丨8相結合，而内部源極接合區6丨8藉由引 線6 10依序與被接合至一元件來源（於圖中未示） 進而達到降低電阻與電感。 源極引腳6 1 6可被形成一單一引腳，以易於使用最大數量 參=引線610 ’藉此降低導通電阻（⑽―resistanCe)與電 心。，極導線架626連接至導線架墊6〇2。閘極引腳接合 至内4閑極接合區6 2 0，其透過引線6 〇 6依序連接至閘極墊 源極鎖固孔614與一汲極鎖固孔624可被各自形成於 j極引腳616與汲極引腳62 6。鎖固槽6 28形成於汲極引腳 密耳 的導 多數 使用 J的直 過汲 導線 參閱 =參閱第6B圖，導線架63〇是由一具有厚度大於一般8 jiiu Is )之單一規範材料所組成。較優良的是，較厚 ^架6 3 0可易於使用較大直徑的鋁引線61〇、6〇6或者 =的引線610、6 0 6。鋁引線6 10與6 06的使用減少習知 二引線，裝所產生的封裴電感與電阻。引線61〇與6〇6 Ξ :二高上20密十耳。一較厚的導線架材料能使熱易流 ，螭626側面，來達到改善封裝的熱行為。這個範 = 6 0 2的底部6 5 0是平坦的，*第6(：圖所#。請繼續 弟6B圖，源極接合區618與閘極接合區62〇 (於於圖中
第11頁 1291211 --案號 941227fU_年月日_修正_:___ ，五、發明說明（7) 未示）可被設置與晶粒6 0 1同高度。在這個方式下，引線所 需的長度將可以減少，進而達到降低電阻與電感。 請參閱第7A、第7B與第7C圖，其係本發明另一具體實 施例’其此定義為元件標號70 0。晶粒7〇1被接合於一導線 架墊752上。源極引腳716與閘極引腳712以如同第6A圖之具 體實施例中所述之源極引腳6 1 6與閘極引腳6 1 2相似方式裝 配。一源極鎖固孔714形成於源極引腳716上。汲極引腳7 5 6 連接至導線架墊752。鎖固槽728形成於汲極引腳756上，以 牢固導線架墊7 52於樹脂體708上。槽口 76 0係沿著導線架塾 鲁752底部750上的汲極引腳756長度設置。此具體實施例有效 地提供一於回銲過程中固持半導體封裝7 0 0的方法。較低的 電感與電阻被在這個藉由以直線電流穿過汲極引腳7 5 6與厚 及/或者較多數量引線7 10與70 6的具體實施例中達成。如同 在具體實施例第6圖中所示，高熱消散藉由暴露出底部7 5 〇 而被達成。 本發明之第三種具體實施例，其於此定義為元件標號 800。該實施例800包含有一導線架830，如第8A、第8B與第 8C圖所示。半導體封裝8〇〇被設置為具有兩絕緣晶粒的裝 置。一對導線架墊872A與872B被提供，每一導線架墊8 72A 與872B各自接合至位在那裡的裝置870A與870B。導線架830 馨包含有一源極引腳876A、一閘極引腳81 2A與一汲極引腳 886A。導線架8 3 0更包含有一源極引腳876B、一閘極引腳 812B與一汲極引腳886B。鎖固孔814A與814B各自形成於没 極引腳886A與886B上。如第8B圖所示，半導體封裝8〇〇包含
第12頁 1291211 Λ_η 曰 修」
案號 941227(M .五、發明說明（8) ^一導線架830，其係由一具有較習知8密耳（mils)厚的 單一規格材料所構成。一較厚的導線架8 3 〇更是了提供減少 封裝電阻與電感的好處，如同先前在半導體封裝6〇〇中所描 述的。此外，源極接合墊8 78A、8 78B與閘極接合墊82〇A、 82 0B位於與晶粒87 0 A與87〇8相同高度的位置上。在這個方 式，將可使用較短長度的引線810A、8〇6a、81〇b盥8 0 6B， 因此可藉此減少電阻與電感。 ，、 第四種可供選擇的本發明具體實施例，如第9 A、第9 、第9C圖所示，於圖中定義為元件標號9〇〇。相較於半導體 鲁2 ^ 8 0 0，半導體封裝9 0 0包含有一沿著位於底面96〇人之導 線木墊9 92A長度設置的槽口 9 5 0A與一沿著位於底面96〇β之 導線架墊9 92B長度設置的槽口 9 50B。值的注意的是相較於 半導體封裝70 0，槽口95〇 a與9 5〇B可提供於回銲時支撐半導 體封裝9 0 0的工具。較低的電感與電阻能在這個實施例中藉 由直線電流穿過汲極引腳9 9 6 A與9 96B來達成。 曰 請參閱第10A、第10B與第10C圖’其係本發明第五種可 供選擇的具體實施例，於圖中定義為元件標號1〇〇〇。 體封裝1 0 0 0包含有一導線架1 0 3 0，其具有—結合有晶粒 二導、ΐΐΐ1 0 98。導線架1 0 3 0的部分埋設於一樹脂體 008内。導線木1030包含有一源極引腳1〇16、閘極引腳 ^12與一汲極引腳1 099。源極引腳1〇16顯露於樹脂體ι〇〇8 1良結合至一内部源極接合區1018，其藉由引線1〇1〇 liiSr70件來源（於圖中未示）°没極引腳1 0 9 9可 連接至¥線架墊1 0 98。閘極引腳1〇12可連接至一内部閘極
第13頁 1291211 ---94122704 年月 日 鉻,下 _ ”五、發明說明（9) ' ~ "雜 接合區1 0 2 0，其透過弓丨線1〇〇6依序連接至閘極墊1〇27。一 源極鎖固孔1 024與一汲極鎖固孔1 02 6各自形成於源極引腳 1016與汲極引腳1〇99上。鎖固孔1〇28形成於汲極引腳丨〇99 上。依據第10B與第l〇C圖，導線架墊1〇98的底部1〇〇9藉由 樹脂部1 0 1 1封裝於樹脂體丨0 〇 8内。 導線架1030係由具有厚度大於習知8密耳（mils)的單 一規格材料所組成。較厚的導線架丨〇 3 〇能夠減少封裝電阻 與電感，如同半導體封裝6 〇 〇所描述的。另外，源極接合區 1 〇 1 8與閘極接合區丨〇 2 〇可設置於與晶粒丨〇 〇丨同樣高度的位 置。這樣的方式下可使用較短的引線1 〇 i 〇1㈣6，藉此可 減少電感與電阻。 請參閱第11A、第11B與第11C圖，其係本發明第六種可 供選擇的具體實施例，於圖中定義為元件標號11〇〇。半導 體封裝1100可包含有一導線架1150。導線架1150可包含有 一具有一晶粒1 1 0 1結合於上的導線架墊1 1 〇 8。部分的導線 架1 1 5 0埋設於樹脂體1 1 〇 9内。導線架1 1 5 0可包含有一對源 極引腳1 1 1 6A與1 1 1 6B、一閘極引腳1 1 1 2與一汲極引腳，其 係由導線架塾1 1 〇 8所組成。源極引腳1 1 1 6 A與1 1 1 6 B分別顯 露於樹脂體1 1 0 9的相對面外並且結合至内部源極接合區 1118A與1118B，其藉由引線1110A與1110B依序接合至一元 ϋ件來源（於圖中未示）。閘極引腳1 1 1 2連接至内部閘極接 合區1120，其透過接合線1106依序接合至一閘極塾1127。 源極鎖固孔1 1 2 4 Α形成於源極引腳11 1 6 Α與一形成於源極引 腳1 1 1 6 B上的源極鎖固孔1 1 2 4 B。
第14頁 1291211 屬 _寒，魏_9ilJ^7.P4__ 羊月日_修正 .五、發明說明（10) 導線架1150係由具有厚度大於習知8密耳（mils)的單 一規格材料所組成。較厚的導線架丨丨5 0能夠減少封裝電阻 與電感，如同半導體封裝6 〇 〇所描述的。除此之外，源極接 合區1 1 1 8 A、1 1 1 8 B與閘極接合區1 1 2 〇位於與晶粒1 1 〇 1相同 高度的位置。這樣的方式，可使用較短的引線丨丨丨〇 A 、：I 1 1 OB、1 1 0 6，因此可以降低電阻與電感。更者，較多數 量的引線1110A、1110B減少電阻與電感。 凊參閱弟12A、弟12B與第12C圖，其係本發明第七種可 供選擇的具體實施例，於圖中定義為元件標號1200。半導 體封裝1200包含有一導線架1250。導線架1250包含有一導 線架塾1208 ’其具有'晶粒1201結合於上。部分的導線架 1 2 5 0被埋設於樹脂體1 2 0 9内。導線架1 2 5 0包含有一對源極 引腳1216A與1216B，與一閘極引腳1212與一由導線架墊 1 2 0 8所構成的汲極引腳。源極引腳1 2 1 6 A、1 2 1 6 B為彼此相 對位在樹脂體1 2 0 9外部，並且連結固定於内部源極接合區 1 2 1 8 A、1 2 1 8 B，其透過引線1 2 1 0依序連結至一元件來源 (於圖中未示）。閘極引腳1 2 1 2連接至内部閘極接合區 1 2 2 0，其透過引線1 2 0 6依序連接至閘極銲墊1 2 2 7。一源極 鎖固孔1 2 2 4 A形成於源極引腳1 2 1 6 A上並且源極鎖固孔1 2 2 4 B 形成於源極引腳1 2 1 6 B上。這樣的具體實施例能夠藉由減少 •在晶粒表面1260上金屬延展電阻來減少電阻並且提供均句 的電流分佈。 導線架1250係由具有厚度大於習知8密耳（miis)的單 一規格材料所組成。較厚的導線架1 2 5 0能夠減少封裝電阻
1291211 案號 94122704 五、發明說明（11) 與電感，如同半導體封裝6 〇 〇所描述的。除此之外，源極接 ^區1218A、1218B與閘極接合區122〇位於與晶粒12〇1相同 鬲度的位置。這樣的方式，可使用較短的引線121〇、 1 2 0 6 ’因此可以降低電阻與電感。 ^請參閱第1 3圖，其係本發明第八種可供選擇的具體實 施例，於圖中定義為元件標號13〇〇。半導體封裝13〇〇為二 常見汲極雙晶粒裝置。半導體封裝i 3 〇 〇包含有一導線架 1360。導線架1360可包含有一導線架墊1368，苴上社合有 一對元件1 33 0A、133〇B。元件1 33 0A可包含有一/源極^丨腳 鲁131 6A、一閘極引腳131 2A與由導線架墊1 368所構成的共享 汲極墊。元件1 330B包含有一源極引腳1316B、一閘極引腳 1 3 1 2 B與一共旱沒極引腳。源極鎖固孔1 3 4 〇 A、1 3 4 0 B各自形 成於源極引腳1 3 1 6 A、1 3 1 6 B上。 導線架1350係由具有厚度大於習知8密耳（niils)的單 一規格材料所組成。較厚的導線架丨3 5 〇能夠減少封裝電阻 與電感’如同半導體封裝6 〇 〇所描述的。除此之外，源極接 合區1318A、1318B與閘極接合區1320A、132〇β可位於與方 塊狀晶粒1 3 3 0 A、1 3 3 0 Β相同高度的位置。這樣的方式將可 使用較短的引線1 3 1 0 A、1 3 1 0 B、1 3 0 6 A、1 3 0 6 B，藉此減少 電阻與電感。更者，使用較多數量的引線131(^、131〇B可 咸少電阻與電感。 請荼閱第1 4A圖與第1 4B圖，其係本發明第九種可供選 擇的具體實施例，於圖中定義為元件標號丨4 〇 〇。半導體封 裝1400為一雙晶粒裝置。半導體封裝14〇〇包含有一導線架
第16頁 1291211 案號 94122704 五、發明說明（12) 1^4 60。導線架丨46〇包含有導線架墊14〇8八'H08B，其上固 設有元件1430A、1430B。導線架1460包含有一源極引腳 1416A、一閘極引腳1412A與一由導線架墊1408A所構成的汲 極引腳。導線架1 460更包含有一源極引腳1416B、一閣極引 腳141 2B與一由導線架墊1 408B所構成的汲極引腳。源極鎖 固孔1440A與1440B分別形成於源極引腳H16A與1416B上。 導線架1460係由具有厚度大於習知8密耳（mils)的單 一規格材料所組成。較厚的導線架丨46〇能夠減少封裝電阻 與電感，如同半導體封裝600所描述的。除此之外，源極接 合區1418A、1418B與閘極接合區1 42 0A、1 420B可位於與方 塊狀曰曰粒1430A、1430B相同南度的位置。這樣的方式將可 使用較短的引線1410A、1410B、1 406A、1 40 6B，藉此減少 電阻與電感。更者，使用較多數量的引線14l〇A、1410B可 減少電阻與電感。
請參閱第1 5圖所示，其係本發明第十種可供選擇的具 體實施例，於圖中定義為元件標號1 5 〇 〇。半導體封裝1 5 0 0 包含有一大封裝，其佔據S Ο 1 4至S 0 2 0封裝的涵蓋面積。半 導體封裝1500包含有一導線架1530。導線架1530包含有導 線架墊1 50 2A與1 50 2B，其上設有元件1510A與1510B。導線 架1 5 3 0包含有一源極引腳1 5 1 6 A、一閘極引腳1 5 1 2 A與一汲 嶋極引腳1526A。導線架1530更包含有源極引腳1516B、閘極 引腳1 51 2B與一汲極引腳1 5 2 6B。源極引腳1 51 6A與一閘極引 腳1512A被設置於半導體封裝1500的相同第一側邊1560 ，以作為源極引腳151 6B與閘極引腳151 2B。汲極引腳1 5 2 6A
第17頁 1291211 P_魏94122704 车月 日 修$__ '五、發明說明（13) 與一汲極引腳1 52 6B設置於半導體封裝丨5 0 0的相同第二側邊 1 5 70。源極鎖固孔1 540A、1 540B各自形成於源極引腳1516八 與1516B上。汲極鎖固孔155〇a與155(^各自形成於汲極引腳 1 526八與1 5 2 68上。鎖固孔152^與152^各自形成於汲極引 腳1526A與1526B上。導線架1530係由具有厚度大於習知8密 耳（m i 1 s )的單一規格材料所組成。較厚的導線架1 $ 3 〇能 夠減少封裝電阻與電感，如同半導體封裝6 〇 〇所描述的。除 此之外，源極接合區1518A、1518B與閘極接合區152〇a、’ 1 520B設置於與方塊狀晶粒1501A、1501B相同高度的位置。 •這樣的方式將可使用較短的引線1 51 〇 A、1 5 1 0 B、1 5 0 6 A、 1 5 0 6 B，藉此減少電阻與電感。
凊參閱弟16圖所示，其係本發明第十一種可供選擇的 具體實施例，於圖中定義為元件標號1 6 〇 〇。半導體封裝 1 60 0包含有一大封裝，其佔據SOI 4至SO20封裝的涵蓋面 積。半導體封裝1600包含有一導線架1630。導線架1630包 含有固設有元件1601A、1601B的導線架塾1602A、1602B。 導線架1630包含有一源極引腳1616A、一閘極引腳1612A與 一汲極引腳1 6 2 6A。導線架1 6 3 0更包含有一源極引腳 1616B、一閘極引腳1612B與一汲極引腳1 62 6B。源極引腳 1616A與閘極引腳1612A設置於半導體封裝1600之源極引腳 6 1 6 B與閘極引腳1 6 1 2 B的相對側邊。汲極引腳1 6 2 6 A設置於 半導體封裝1 6 0 0之汲極引腳1 6 2 6 B的相對側邊。源極鎖固孔 1 640A與1640B各自形成於源極引腳1616A與1616B上。汲極 鎖固孔1650A與1650B各自形成於汲極引腳1626A與1626B
第18頁 1291211
上。鎖固槽口1660A與1660B各自形成於汲極引腳1626A與 1 6 2 68上。導π線架1630係由具有厚度大於習知8密耳 /、 (m i 1 s )的單一規格材料所組成。較厚的導線架1 5 3 〇能夠 減少封裝電阻與電感，如同半導體封裝6〇〇所描述的。除此 之外’源極接合區1618A、1618B與閘極接合區162〇A、 lj20B設置於與方塊狀晶粒16〇1A、16〇1B相同高度的位置。 這樣的方式將可使用較短的引線161〇A、161〇b、16〇6A、 1 6 0 6 B ’藉此減少電阻與電感。 =茶閱第17圖所示，其係本發明第十二種可供選擇的 _具體實施例，於圖中定義為元件標號丨7 〇 〇。半導體封裝 1700近似於半導體封裝11〇〇 (第11A圖、第圖與第llc 圖），除了導線架墊1 70 8的底部172〇是被封裝於樹脂體 明苓閱第1 8圖所示，其係本發明第十三種可供選擇的 具肢貫施例，於圖中定義為元件標號18〇〇。半導體封裝 1 80 0包含有導線架墊1 858，其上裝設有一半導體元件、 1 8 5 1。一樹脂體丨8 〇 8將部分導線架（於圖中未示）封 H?1，8内。數個接觸區1 872用來連接導線架的引腳部 1 868至一兀件區域。接觸區域1 872可為銲料、銅鋅銲接、 ^銀膠、銅凸塊或者其它連接工具。元件區域在這 二二=例中可以是一垂直元件的源極區域與一在此實施例 中杈向70件的汲極區域。引腳1 866可被接合至引腳部 1 868。引腳1816可被接合至引腳接合區域1818，其特 線1818工具依序接合至元件區域。導線架係由具有厚度大
1291211
知8密耳（mils)的單一規格材料所組成。較厚 』忐=減少封裝電阻與電感’如同半導體封裝_所描述、’· =二除此之2 :引腳接合區1818設置於與元件1851相同高 ^ =位置。這樣的方式將可使用較短的引線丨8丨〇， 少電阻與電感。 稽此減 鶴芩閱第1 9圖所示，其係本發明第十四種可供選擇的 具肢實施例，於圖中定義為元件標號19〇〇。一引腳部i9i8 $過接觸區1 972的裝置連接至一元件1951的元件區（例如 一源極或者汲極區）。除此之外，封裝丨9 〇 〇能改善引 ^ 9 1 6的熱消散。 請參閱第20圖所示，其係本發明第十五種可供選擇的 具體實施例，於圖中定義為元件標號2〇〇〇。一引腳部2〇68八 透過接觸區207 2A的裝置連接至一元件2 051的元件區（例如 —源極或者汲極區）。第二引腳部2 〇 6 8 B透過接觸區域 2072B的工具連接至元件2〇51的元件區域。 _ 請參閱第2 1 A圖、第2 1 B圖與第2 1 C圖所示，其係本發明 第十六種可供選擇的具體實施例，於圖中定義為元件標號 21〇〇。半導體封裝21〇〇包含有一導線架213〇。樹脂體以“ 將部分的導線架2 1 3 0封進内部。導線架2 1 3 0包含有一源極 弓丨腳2116、一閘極引腳21 12與一汲極引腳2126。汲極引腳 響126可包含有一對位於相對面的汲極引腳部2 15〇。汲極引 聊部2 150可透過藉由切除部分2 156而穿過樹脂體2 152顯露 出’以供封裝2 1 0 0進行鎖固。 請參閱第22A圖、第22B圖與第22C圖所示，其係本發明
第20頁 1291211 J-MM 94122704 车 ^ 日 倏正 _ '五、發明說明（16) 第十七種可供選擇的具體實施例，於圖中定義為元件標號 2200。半導體封裝2200包含有一導線架2230，其具有一結 合有一晶粒2 2 0 1的導線架墊2 2 0 2。部分導線架2 2 3 0被埋設 於一樹脂體2 2 0 8内。導線架223 0可包含有一源極引腳 22 1 6、一閘極引腳22 1 2與一汲極引腳2226。源極引腳22 1 6 設置於樹脂體2 2 0 8的外部並且與一内部源極接合區2 2丨8接 合，其透過引線2 2 10工具依序可被接合至一元件來源。源 極引腳2216可被形成一單一引腳，以易於使用最大數量的 引線2210，而藉此減少導通電阻與電感。汲極引腳2226可 春破連接至導線架墊2202。閘極引腳2212可連接至一内部閘 I極接合區2 2 2 0 ’其透過引線2 2 〇 6依序可被接合至一閘極墊 2227。鎖固槽口 2228可形成於源極引腳2216上。 象請參閱第圖，導線架2230係由具有厚度大於習知8 =耳（m i 1 s )的單一規格材料所組成。較厚的導線架2 2 3 〇 f於接合具較大直徑的鋁引線221 〇、22〇6並且/或者較大數 ®的引線2210、22 0 6。使用鋁引線221〇、22 0 6能夠減少習 知金線配置的封裝電感與電阻。引線2 2丨〇、2 2 〇 6的直徑可 j到達2 0密耳（m i 1 s )。較厚的導線架元件藉由使熱易於 ，過閘極引腳2226側面流出，而改善封裝的熱行為。、在範 例中導線架墊2202的底部2 2 5 0於第22C圖所呈現出的是平 t垣。 請繼續參閱第22B圖，源極接合區2218與閘極接合區 222〇 (於圖中未示）可設置於與晶粒22〇1等高度處。以這 固方式，可使用長度較短的引線221 〇與22〇6，藉此減少電 1291211 案號 94122704 曰 修正 五、發明說明（17) 阻與電感。 熟悉該 具有 料所 較大 產生 〇較 改善 更者 度的 >阻與 用來 圍所 ，均 一由一 構成的 的铭引 的封裝 厚的導 了封裝 ，源極 位置。 電感。 惟以上 限定本 述之形 應包括 項技術者 具有厚度 導線架。 線。鋁引 電阻。引 線架元件 的熱行為 接合區與 這樣的方 所述者， 發明實施 狀、構造 於本發明 可發現本發明提供一種半導體封裝其 大於習知8密耳（mils)的單一規格材 另一優點是較厚的導線架可使用直徑 線的使用減少習知使用金引線構裝所 線的直徑可增加至2 0密耳（m i 1 s ) 使得熱易側向流出汲極引腳，因此更 。在範例中導線架底部為一平坦面。 閘極接合區可被設置於與晶粒相同高 式，將可使用較短的引線，以減少電 僅為本發明一較佳實施例而已，並非 之範圍，故舉凡依本發明申請專利範 、特徵及精神所為之均等變化與修飾 之申請專利範圍内。
第22頁 1291211 修正 案號 94122704 圖式簡單說明 【圖式簡單說明】 第1圖為一典型的半導體封裝俯視示意圖。 第2圖為一另一種典型半導體封裝俯視示意圖。 第3圖為一種習知半導體封裝的橫截面示意圖。 第4圖為一習知雙晶粒半導體封裝的俯視示意圖。 第5圖為一習知半導體封裝的俯視示意圖。 第6 A圖為本發明之一種半導體封裝實施例俯視示意圖。 第6B圖為依據本發明之第6A圖的橫截面示意圖。 第6C圖為依據本發明之第6A圖的仰視示意圖。 第7 A圖為本發明之另一種半導體封裝實施例的俯視示意 ’圖。 第7B圖為依據本發明之第7A圖的橫截面示意圖。 第7C圖為依據本發明之第7A圖的仰視圖。 第8 A圖為本發明之另一種半導體封裝實施例的俯視示意 圖。 第8 B圖為依據本發明之第8 A圖的橫截面示意圖。 第8C圖為依據本發明之第8A圖的仰視圖。 第9 A圖為本發明之另一種半導體封裝實施例的俯視示意 圖。 第9B圖為依據本發明之第9A圖的橫截面示意圖。 B第9C圖為依據本發明之第9A圖的仰視圖。 第1 Ο A圖為本發明之另一種半導體封裝實施例的俯視示意 圖。 第10B圖為依據本發明之第10A圖的橫截面示意圖。
第23頁 1291211 J;_案號94122704_年月曰 修正__ ^圖式簡單說明 第1 0 C圖為依據本發明之第1 0 A圖的仰視圖。 第1 1 A圖為本發明之另一種半導體封裝實施例的封裝俯視示 意圖。 第1 1 B圖為依據本發明之第1 1 A圖的橫截面示意圖。 第1 1 C圖為依據本發明之第1 1 A圖的仰視圖。 第1 2 A圖為本發明之另一種半導體封裝實施例的俯視示意 圖。 第12B圖為依據本發明之第12A圖的橫截面示意圖。 第1 2 C圖為依據本發明之第1 2 A圖的仰視圖。 第1 3圖為本發明之另一種半導體封裝實施例的俯視示意 •圖。 第1 4 A圖為本發明之另一種半導體封裝實施例的俯視示意 圖。 第14B圖為依據本發明之第14A圖的橫截面示意圖。 第1 5圖為本發明之另一種半導體封裝實施例的俯視示意 圖。 第1 6圖為本發明之另一種半導體封裝實施例的俯視示意 圖。 第1 7圖為本發明之另一種半導體封裝實施例的橫截面示意 圖。 ϋ第1 8圖為本發明之另一種半導體封裝實施例的橫截面示意 圖。 第1 9圖為本發明之另一種半導體封裝實施例的橫截面示意 圖。
第24頁 1291211 、 ♦_案號94122704_年月曰 修正__ '圖式簡單說明 第2 0圖為本發明之另一種半導體封裝實施例的橫截面示意 第2 1 A圖為本發明之另一種半導體封裝實施例的橫截面示意 圖。 第2 1 B圖為依據本發明之第2 1 A圖的俯視示意圖。 第2 1 C圖為依據本發明之第2 1 A圖的橫截面示意圖。 第22A圖為本發明之另一種半導體封裝實施例的俯視示意 圖。 第22B圖為依據本發明之第22A圖的橫截面示意圖。 _第2 2(：圖為依據本發明之第22A圖的仰視圖。 響【主要元件符號說明】 1半導體封裝 2樹脂體 4半導體封裝 5半導體封裝結構 6引線 7導線架 8晶粒 9導線架 1 0導線架銲墊 • 1汲極端 1 la引腳 1 3導線架 1 6源極接合區
第25頁 1291211 __•案號94122704_年月日_修正 \圖式簡單說明 1 7閘極銲墊 1 8源極端 1 8a引腳 2 0接合區域 22頂面 2 6閘極端 28引線 3 0源極接合區 3 2 —般元件 0 a晶粒 •4 0 b晶粒 4 1 a引線 4 1 b引線 4 2導線架銲墊 4 3 a第一閘極接合區 4 3 b第二閘極接合區 4 4 a第一閘極端 4 4 b第二閘極端 4 5 a引線 4 5 b引線 ||!6a第一源極端接合區 46b第二源極端接合區 4 7 a第一汲極端 4 7 b第二汲極端
第26頁 1291211 _：_-案號94122704_年月日 修正 ^圖式簡單說明 48a第一源極端 4 8 b第二源極端 5 0半導體封裝 5 2源極接合區 5 3引線 5 4源極引腳 5 5晶粒 6 0 0半導體封裝 6 0 1晶粒 6 0 2導線架墊 听06引線 6 0 8樹脂體 6 1 0引線 61 2閘極引腳 6 1 4源極鎖固孔 6 1 6源極引腳 6 1 8源極接合區 6 2 0閘極接合區 6 2 4汲極鎖固孔 62 6汲極引腳 ,27閘極墊 628鎖固槽 6 3 0導線架 7 0 0半導體封裝
第27頁 1291211 J_案號94122704_年月日 修正 .圖式簡單說明 7 0 1晶粒 70 6引線 7 0 8樹脂體 710引線 712閘極引腳 7 1 4源極鎖固孔 716源極引腳 7 2 8鎖固槽 7 5 0底部 7 5 2導線架墊 ，56汲極引腳 760 槽口 8 0 0半導體封裝 80 6A弓1線 8 0 6B引線 810A引線 810B弓1線 812A閘極引腳 812B閘極引腳 814A鎖固孔 14 B鎖固孔 820Α閘極接合墊 8 2 0 Β閘極接合塾 8 3 0導線架
第28頁 1291211 J_案號&4122704_年月日 修正 _圖式簡單說明 8 7 Ο A晶粒 8 7 0B晶粒 872A導線架墊 872B導線架墊 87 6A源極引腳 876B源極引腳 8 7 8 A源極接合墊 878B源極接合墊 886A汲極引腳 8 86B汲極引腳 • 0 0半導體封裝 9 5 Ο A 槽口 95 0B 槽口 96 0A底面 9 6 0 B底面 99 2A導線架墊 99 2B導線架墊 99 6A汲極引腳 9 9 6B汲極引腳 1 0 0 0半導體封裝 g 0 0 1晶粒 1 0 0 6引線 1 0 0 8樹脂體 1010弓I線
第29頁 1291211 _：_案號94122704_年月日 修正 ^圖式簡單說明 1 0 11樹脂部 1012閘極引腳 1 0 1 6源極引腳 1 0 1 8内部源極接合區 1 0 2 0内部閘極接合區 1 0 2 4源極鎖固孔 1 0 2 6汲極鎖固孔 1 0 2 7閘極墊 1 0 2 8鎖固孔 1 0 3 0導線架 0 9 8導線架墊 1 0 9 9汲極引腳 I 1 0 0半導體封裝 II 0 1晶粒 1 1 0 6接合線 1 1 0 8導線架墊 I 1 0 9樹脂體 1110A弓I線 1110B弓j線 II 1 2閘極引腳 bl 1 16A源極引腳 11 1 6B源極弓1腳 II 18A源極接合區 III 8 B源極接合區
第30頁 1291211 _案號94122704 ·_年月日 修正 :圖式簡單說明 1 1 2 0内部閘極接合區 1 1 24A源極鎖固孔 I 124B源極鎖固孔 II 2 7閘極墊 1 1 5 0導線架 1 2 0 0半導體封裝 1 2 0 1晶粒 1 2 0 6引線 1 2 0 8導線架墊 W 2 0 9樹脂體 210引線 1212閘極引腳 1216A源極引腳 1216B源極引腳 1 2 1 8 A内部源極接合區 1 2 1 8 B内部源極接合區 1 2 2 0内部閘極接合區 1 224A源極鎖固孔 1 224B源極鎖固孔 1 2 2 7閘極銲墊 , 2 50導線架 1 2 6 0晶粒表面 1 3 0 0半導體封裝 1306A弓|線
第31頁 1291211 _：_案號94122704 •年 月日_修正 、圖式簡單說明 1 30 6B弓丨線 1310A引線 1310B引線 1312A閘極引腳 1312B閘極引腳 1316A源極引腳 131 6B源極引腳 1318A源極接合區 1318B源極接合區 1 320A閘極接合區 ®1320B閘極接合區 1 3 3 Ο A晶粒 1 3 3 Ο B晶粒 1 3 4 0 A源極鎖固孔 1 3 4 0 B源極鎖固孔 1 3 6 0導線架 1 368導線架墊 1 4 0 0半導體封裝 1 408A導線架墊 1 408B導線架墊 i,410A引線 1410B引線 1412A閘極引腳 1412B閘極引腳
第32頁 1291211 ^_案號 94122704_-年月 曰_ 。圖式簡單說明 1416A源極引腳 141 6B源極引腳 1418A源極接合區 1 4 1 8 B源極接合區 1 4 2 0 A閘極接合區 1 4 2 0 B閘極接合區 1 4 3 0 A晶粒 1 4 3 0 B晶粒 1 4 4 0 A源極鎖固孔 1440B源極鎖固孔 4 6 0導線架 1 5 0 0半導體封裝 1 5 0 1 A晶粒 1 5 0 1 B晶粒 1 5 0 2 A導線架墊 1 5 0 2 B導線架墊 1 5 0 6 A晶粒 1 5 0 6 B晶粒 1510A引線 1510B引線 |pi512A閘極引腳 1512B閘極引腳 1 51 6A源極引腳 1 51 6B源極引腳
第33頁 1291211 _案號94122704_年♦月 日_修正 u圖式簡單說明 1518A源極接合區 1518B源極接合區 1 5 2 0A閘極接合區 1 5 20B閘極接合區 1 5 26A汲極引腳 1 526B汲極引腳 1 5 28A鎖固孔 1 5 2 8 B鎖固孔 1 5 3 0導線架 1 5 4 0 A源極鎖固孔 _ 5 4 0 B源極鎖固孔 1 5 7 0第二側邊 1600半導體封裝 1 6 0 1 A晶粒 1 6 0 1 B晶粒 1 6 0 2A導線架墊 1 6 0 2 B導線架墊 1606A弓1線 1 6 0 6B引線 1610A引線 |^610Β引線 1612A閘極弓I腳 1612B閘極弓1腳 1616A源極引腳
第34頁 1291211 、_案號94122704_年月日 修正 :圖式簡單說明 1616B源極引腳 1618A源極接合區 1618B源極接合區 1 6 2 0 A閘極接合區 1 6 2 0 B閘極接合區 1 626A汲極引腳 1 626B汲極引腳 1 6 3 0導線架 1 6 4 0 A源極鎖固孔 1 6 4 0 B源極鎖固孔 _1 6 5 0A汲極鎖固孔 1 6 5 0 B沒極鎖固孔 1 7 0 0半導體封裝 1 7 0 8導線架墊 1 7 0 9樹脂體 1 7 2 0底部 1 8 0 0半導體封裝 1 8 0 8樹脂體 1810引線 1816引腳 8 1 8引腳接合區域 1 8 5 1半導體元件 1 8 5 8導線架墊 1 866引腳
第35頁 1291211 • 案號94122704_年 月‘日 修正 -圖式簡單說明 響 1 8 68引腳部 1 8 72接觸區 1 9 0 0半導體封裝 1916引腳 1918引腳部 1 9 5 1元件 1 9 7 2接觸區 2 0 0 0半導體封裝 2 0 5 1元件 20 68A弓I腳部 ’2 0 6 8B引腳部 20 72A接觸區 20 72B接觸區 2 1 0 0半導體封裝 2 1 1 2閘極引腳 2 1 1 6源極引腳 21 26汲極引腳 2 1 3 0導線架 2 1 5 0汲極引腳部 2 1 5 2樹脂體 > 1 5 6切除部分 2 2 0 0半導體封裝 2 2 0 1晶粒 2 2 0 2導線架墊
第36頁

Claims (1)

  1. Ί291211 案號 94122704 曰 修正 六、申請專利範圍 1 · 一種扁 一較厚 之單 腳、 該第 合於 平引 的導 一規 一閘 一導 上 源極與閘極 同一平面 腳半 線架 範材 極引 線架 接合 上； 導體封裝，其包括有： ，其係由厚度大於一般8密耳（mils) 料所製得，且該導線架包含有一源極引 腳、一汲極引腳與一第一導線架墊， 墊包含有一場效電晶體（FET )晶粒結 區 其位在該FET晶粒之一頂面平面的 複數引線，其連 ，及一單一引 2 4 6 區， 一樹脂 導線 如申請 其中該 如申請 中該源 如申請 其中該 如申請 其中該 置於該 如申請 其中該 且該 體， 架埋 專利 導線 專利 極引 專利 源極 專利 源極 半導 專利 汲極 引線 其將 設於 範圍 架墊 範圍 腳包 範圍 引腳 範圍 引腳 體封 範圍 引腳 接該FET晶粒之源極至該源極接合區 線連接該F ET晶粒之閘極至該閘極接合 的材質為鋁，厚度為2 0密耳；以及 該FET晶粒、引線與至少部分的該 内。 第1項所述之扁平引腳半導體封裝， 穿過該封裝底面顯露出來。 第1項所述之扁平引腳半導體封裝，其 含有一鎖固孔。 第1項所述之扁平引腳半導體封裝， 包含有一容接固體片。 第1項所述之扁平引腳半導體封裝， 與閘極引腳設計為彼此間相鄰的設 裝之該汲極引腳的相對邊。 第1項所述之扁平引腳半導體封裝， 包含有一用以夾住一模具的槽口。
    第37頁 1291211 案號 94122704 _η 曰 修正 六、申請專利範圍 7 ·如申請專利範圍第1 其中該閘極引腳包含 裝的槽口。 如申請專利範圍第1 更包含有一接合至該 區域的第二源極引腳 如申請專利範圍第8 其中該源極引腳採彼 如申請專利範圍第8 其中該源極引腳是針 晶粒之源極區域。 1 1 ·如申請專利範圍第1 更包含有接合至 如申請專利範圍 項所述之扁平引腳半導體封裝， 有一用以在回銲過程中固定該封 8 10 12 項所述之扁平引腳半導體封裝， 場效電晶體（FET )晶粒之源極 〇 項所述之扁平引腳半導體封裝， 此間相對設置。 項所述之扁平引腳半導體封裝， 腳鲜接至該場效電晶體（F Ε Τ ) 項所述之扁平引腳半導體封裝， 一第二導線架墊的一第二晶粒。 第11項所述之扁平引腳半導體封裝： 其中每一^場效電晶體（F Ε Τ )晶粒的〉及極引腳被設置 13 於該半導體封裝的一第 如申請專利範圍 面 14 % 其中每一場效電 於該半導體封裝 如申請專利範圍 其中該導線架墊 一種覆蓋一電子 有： 第11項所述之扁平引腳半導體封裝， 晶體（F Ε Τ )晶粒的沒極引腳被設置 的相對面。 第11項所述之扁平引腳半導體封裝， 自該封裝底面顯露出來。 元件的扁平引腳半導體封裝，其包含 相對較厚的導線架，其係由厚度大於一般8密耳
    第38頁 1291211 案號 94122704 Λ_ 曰 修正 六、申請專利範圍 (m i 1 s )之單一規範材料所製得，並且包含有一源 極引腳、一閘極引腳、一汲極引腳一導線架墊，該導 線架墊具有該電子元件接合於上； 源極與閘極接合區，其位在該電子元件之一頂面平面 的同一平面上； 引線，其連接該電子元件至該源極引腳，且該引線的 材質為铭，且粗細約2 0密耳（m i 1 s );以及 一樹脂體，其將該電子元件、該引線與至少部分的該 導線架埋設於内。
    第39頁 1291211 案號 94122704 曰 修正 六、指定代表圖 (一） 、本案代表圖為：第6A圖 (二） 、本案代表圖之元件符號簡單說明.· 6 0 0半導體封裝 6 0 1晶粒 6 0 2導線架墊 6 0 6引線 6 0 8樹脂體 610引線 6 1 2閘極引腳 j 1 4源極鎖固孔 _ 1 6源極引腳 6 1 8源極接合區 6 2 0閘極接合區 6 2 4汲極鎖固孔 6 2 6 ;及極引腳 6 2 7閘極墊 6 2 8鎖固槽 6 3 0導線架
    第4頁
TW094122704A 2004-07-20 2005-07-05 Power semiconductor package TWI291211B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/896,375 US7208818B2 (en) 2004-07-20 2004-07-20 Power semiconductor package

Publications (2)

Publication Number Publication Date
TW200607034A TW200607034A (en) 2006-02-16
TWI291211B true TWI291211B (en) 2007-12-11

Family

ID=35656261

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094122704A TWI291211B (en) 2004-07-20 2005-07-05 Power semiconductor package

Country Status (4)

Country Link
US (1) US7208818B2 (zh)
CN (1) CN100477197C (zh)
TW (1) TWI291211B (zh)
WO (1) WO2006014690A2 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005111922A1 (en) * 2004-05-18 2005-11-24 Silverbrook Research Pty Ltd Pharmaceutical product tracking
DE102005018941B4 (de) * 2005-04-22 2010-07-08 Infineon Technologies Ag Halbleiterbauteil in einem Standardgehäuse und Verfahren zur Herstellung desselben
US8334583B2 (en) * 2005-07-20 2012-12-18 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE102006015447B4 (de) * 2006-03-31 2012-08-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
JP5390064B2 (ja) 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
DE102007013186B4 (de) * 2007-03-15 2020-07-02 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
WO2008146531A1 (ja) * 2007-05-29 2008-12-04 Kyocera Corporation 電子部品収納用パッケージ、及び電子装置
US20090051019A1 (en) * 2007-08-20 2009-02-26 Chih-Feng Huang Multi-chip module package
US7821111B2 (en) * 2007-10-05 2010-10-26 Texas Instruments Incorporated Semiconductor device having grooved leads to confine solder wicking
DE102007050608A1 (de) * 2007-10-23 2009-04-30 Infineon Technologies Ag Gehäuse für einen Halbleiter-Chip
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US7960845B2 (en) * 2008-01-03 2011-06-14 Linear Technology Corporation Flexible contactless wire bonding structure and methodology for semiconductor device
US8227908B2 (en) 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US7902665B2 (en) 2008-09-02 2011-03-08 Linear Technology Corporation Semiconductor device having a suspended isolating interconnect
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
JP2011216518A (ja) * 2010-03-31 2011-10-27 Rohm Co Ltd ワイヤボンディング構造、半導体装置、ボンディングツールおよびワイヤボンディング方法
JP5623622B2 (ja) * 2011-03-09 2014-11-12 パナソニック株式会社 半導体装置
US8436429B2 (en) 2011-05-29 2013-05-07 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame and manufacturing method
US20190097524A1 (en) * 2011-09-13 2019-03-28 Fsp Technology Inc. Circuit having snubber circuit in power supply device
JPWO2013047533A1 (ja) * 2011-09-29 2015-03-26 シャープ株式会社 半導体装置
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US10432298B2 (en) * 2012-04-30 2019-10-01 Hughes Network Systems, Llc Method and apparatus for dynamic load balancing of communications channels for controlling traffic load in a communications system
US8766430B2 (en) * 2012-06-14 2014-07-01 Infineon Technologies Ag Semiconductor modules and methods of formation thereof
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
CN103811446B (zh) * 2012-11-15 2016-08-10 万国半导体(开曼)股份有限公司 一种半导体器件中的铜线键接结构及其制造方法
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9054040B2 (en) 2013-02-27 2015-06-09 Infineon Technologies Austria Ag Multi-die package with separate inter-die interconnects
US9041170B2 (en) 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
JP2015233114A (ja) * 2014-05-13 2015-12-24 株式会社デンソー 半導体装置
US9502364B2 (en) 2014-08-28 2016-11-22 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
DE102015101674B4 (de) * 2015-02-05 2021-04-29 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE102015104995B4 (de) 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
CN105140196A (zh) * 2015-08-27 2015-12-09 上海晶亮电子科技有限公司 高效散热贴片式封装结构
JP6721346B2 (ja) 2016-01-27 2020-07-15 ローム株式会社 半導体装置
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
US10103140B2 (en) 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
JP7137955B2 (ja) * 2018-04-05 2022-09-15 ローム株式会社 半導体装置
JP7173108B2 (ja) * 2019-10-01 2022-11-16 株式会社デンソー 半導体モジュール
CN110890336A (zh) * 2019-12-06 2020-03-17 无锡电基集成科技有限公司 一种半导体器件封装结构
EP3859775A1 (en) 2020-02-03 2021-08-04 Infineon Technologies AG Semiconductor arrangement and method for producing the same
JP7035121B2 (ja) * 2020-06-18 2022-03-14 ローム株式会社 半導体装置
WO2023162578A1 (ja) * 2022-02-24 2023-08-31 パナソニックＩｐマネジメント株式会社 回路基板および電子部品の実装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390661B2 (ja) * 1997-11-13 2003-03-24 三菱電機株式会社 パワーモジュール
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6396127B1 (en) * 1998-09-25 2002-05-28 International Rectifier Corporation Semiconductor package
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
US6448643B2 (en) * 2000-05-24 2002-09-10 International Rectifier Corporation Three commonly housed diverse semiconductor dice
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP2004111796A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 半導体装置
CN100490140C (zh) * 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框

Also Published As

Publication number Publication date
CN101010803A (zh) 2007-08-01
US7208818B2 (en) 2007-04-24
WO2006014690A3 (en) 2006-06-15
TW200607034A (en) 2006-02-16
US20060017141A1 (en) 2006-01-26
WO2006014690A2 (en) 2006-02-09
CN100477197C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
TWI291211B (en) Power semiconductor package
US7713781B2 (en) Methods for forming quad flat no-lead (QFN) packages
US8754509B2 (en) Package with multiple dies
US20090096072A1 (en) Package for a power semiconductor device
US9196577B2 (en) Semiconductor packaging arrangement
CN105552039B (zh) 具有改进电可接入性的封装结构的电子装置和制造方法
TW200913201A (en) Dual side cooling integrated power device package and module and methods of manufacture
US20100193922A1 (en) Semiconductor chip package
TW200924147A (en) Stackable integrated circuit package
JP2009278103A (ja) 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ
TW200410375A (en) Semiconductor die package including drain clip
TWI521658B (zh) 半導體裝置及其製造方法
US6794740B1 (en) Leadframe package for semiconductor devices
TW200843056A (en) Heat-dissipating semiconductor package and method for manufacturing the same
CN101091247B (zh) 双扁平无引脚半导体封装
JP5845634B2 (ja) 半導体装置
CN106920781A (zh) 半导体封装体和用于形成半导体封装体的方法
CN103972199B (zh) 线键合方法和结构
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
US8120169B2 (en) Thermally enhanced molded leadless package
TW200937592A (en) Semiconductor device and method for manufacturing a semiconductor device
US9190355B2 (en) Multi-use substrate for integrated circuit
US20240222234A1 (en) Package with low-warpage carrier
US11682609B2 (en) Three-dimensional functional integration
JP4688647B2 (ja) 半導体装置とその製造方法