TWI286752B - Method for preventing read margin degradation for a memory array - Google Patents

Method for preventing read margin degradation for a memory array Download PDF

Info

Publication number
TWI286752B
TWI286752B TW094115284A TW94115284A TWI286752B TW I286752 B TWI286752 B TW I286752B TW 094115284 A TW094115284 A TW 094115284A TW 94115284 A TW94115284 A TW 94115284A TW I286752 B TWI286752 B TW I286752B
Authority
TW
Taiwan
Prior art keywords
array
threshold voltage
cycle
memory element
nrom
Prior art date
Application number
TW094115284A
Other languages
English (en)
Other versions
TW200617964A (en
Inventor
Jian-Yuan Shen
Hsien-Wen Hsu
Chi-Ling Chu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200617964A publication Critical patent/TW200617964A/zh
Application granted granted Critical
Publication of TWI286752B publication Critical patent/TWI286752B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Description

1286752 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種快閃記憶體元件，特別是關於一種 防止氮化物唯讀記憶體陣列讀取邊限縮小的系統及方法。 【先前技術】 氮化物唯讀記憶（NROM)元件已廣泛地使用在半導體 _ 工業中，如一般所習知，NROM元件在氧化物—氮化物—氧化 物（ΟΝΟ)複合層的兩端儲存電荷，如此便可執行兩個位元 的操作’當NROM元件的一個位元以電荷程式化後，nr〇m元 件的該位元的臨界電壓就會增加，被程式化的NR〇M元件的 位元以邏輯上的” 表示，而NROM元件上未被程式化或 是被抹除的位元以邏輯上的” 1”表示，儲存在NR〇M元件 的一個位元中的電荷會影響到另一個位元（也就是NR〇M元 件的第二個位元）的臨界電壓。
φ NROM元件儲存電荷的能力會受到循環次數以及NR〇M 元件老化的影響，NROM的一次循環包括一次程式化操作以 及一次抹除操作，當NROM元件的循環次數增加時，NROM元 件的0N0層會受損，並導致陬㈨元件的電荷流失以及臨界 電壓的降低’ NROM的老化也會導致電荷流失，因此nr〇m的 老化也會降低其臨界電壓。 圖1顯示NROM陣列1〇〇經過10, 000次循環以及在150。C 下烘烤20小時後臨界電壓vt的分布情形，高的分布曲線 110表示NROM陣列1〇〇經過1〇, 〇〇〇循環後在程式化狀態下 1286752 的臨界電壓的分布，低Vt的分布曲線130表示NROM陣列100 經過10, 000循環後在抹除狀態下的臨界電壓的分布，每個 分布曲線都有各自南的邊界以及低的邊界，高Vt的分布曲 線110在其低的邊界與低Vt的分布曲線130在其高的邊界 之間的臨界電壓差形成讀取邊限150，也就是NR0M陣列100 在10, 000次循環後的讀取邊限，在NR0M陣列100的高Vt分布 曲線110和低Vt分布曲線130中並沒有考慮老化的情形。 為了顯示NR0M陣列100在10, 〇〇〇循環後的老化效應， 將NR0M陣列100置於150°C下烘烤20小時，這相當於NR0M陣 列100在25°C的環境下經過十年的老化，高Vt的分布曲線 120表示NR0M陣列100經過150°C烘烤20小時以及10, 000循 環後在程式化狀態下的臨界電壓的分布，低Vt的分布曲線 140表示NR0M陣列100經過150°C烘烤20小時以及10, 000循 環後在抹除狀態下的臨界電壓的分布，如圖所示，NR0M陣 列在程式化狀態以及抹除狀態下的臨界電壓都會因老化 效應而降低，兩個高Vt的分布曲線110及120的低邊界之間 的臨界電壓差為ΔΡν，兩個低Vt的分布曲線130及140的高 邊界之間的臨界電壓差為AEV，高Vt的分布曲線120在其 低的邊界與低Vt的分布曲線140在其高的邊界之間的臨界 電壓差形成讀取邊限160，也就是NR0M陣列100經過老化效 應以及10, 000次循環後劣化的讀取邊限。 如圖1所示，由於老化效應使得讀取邊限160比讀取邊 限150窄得多，較窄的讀取邊限會導致NR0M陣列100進行讀 取時產生錯誤，如圖所示，NR0M陣列100在程式化狀態下 7 '1286752 經過老化效應後臨界電壓減少△ PV，導致NROM陣列10 0的讀取邊 限縮小。 因此，一種防止老化效應對NROM陣列造成讀取邊限縮 小的系統及方法乃為所冀。 【發明内容】 廣義來說，本發明提供一克服氮化物唯讀記憶（NR0M) 陣列因老化效應產生的讀取邊限縮小問題的方法，同時也 • 提供一應用本方法的系統。 本發明的目的之一，在於提供一種防止讀取邊限縮小 的系統，該系統包括一超循環NR0M元件以及一NR0M陣列， 該超循環NR0M元件搞合至該NR0M陣列，使得該超循環NR0M 元件的兩個位元在該NR0M陣列中的NR0M元件被抹除時也 被抹除，該超循環NR0M元件與該NR0M陣列中的NR0M元件相 同，在一實施例中，該超循環NR0M元件的兩個位元與該 修 NR0M陣列同時被抹除。 本發明的目的之一，另在於提供一種防止NR〇M陣列因 老化效應導致讀取邊限縮小的方法，首先，NR〇m陣列中的 NR0M元件與超循環NR0M元件的兩個位元被抹除，量測超循 環NR0M元件的第一位元產生一第一電流，接著，超循環 NR0M元件的第二位元被程式化，量測超循環NR〇M元件的第 一位元產生一第二電流，根據該超循環NR〇m元件的第一及 弟二電流得到第一及第二臨界電壓，因為第二位元的影 響，在第一和第二臨界電壓之間存在一臨界電壓差，根據 1286752 超循環NROM元件的臨界電壓差得到一循環次數，由於nr〇m 陣列與超循環NR0M元件具有相同的循環次數，因此根據該 循環次數得到一NR0M陣列的臨界電壓偏移量，根據NR0M陣 列的臨界電壓偏移量計算出一抹除電壓，當NR0M陣列被程 式化時，對NR0M陣列中未程式化的nr〇m元件施以該計算出 的抹除電壓，以減少NR0M陣列在抹除狀態的臨界電壓。 【實施方式】 * 圖2(a)-(c)係根據本發明之一個防止NR0M陣列100讀 取邊限縮小的系統200的實施例，如圖所示，系統200包括 一NR0M陣列100以及一超循環NR0M元件210，NR0M陣列100 包括複數個NR0M元件，超循環NR0M元件210可以在其右侧 位元及其左侧位元儲存電荷，超循環NR0M元件21〇與NR0M 陣列100中的NR0M元件相同，超循環NR0M元件210耦合至 NR0M陣列100，使得超循環NR0M元件210和NR0M陣列100具 φ 有相同的循環次數，亦即超循環NR0M元件210的兩個位元 在NR0M陣列100中的NR0M元件被抹除時也被抹除。 如圖2(a)所示，NR0M陣列100以及超循環NR0M元件210 的兩個位元同時被抹除，超循環NR0M元件21〇的兩個位元 的 1 和 1 表示超循環NR0M元件210的兩個位元都是 抹除位元’接著，量測超循環NR0M元件21〇左側位元的電 流並記錄為II。 接著，超循環NR0M元件210右侧位元被程式化，如圖 2(b)所示，超循環NR0M元件210被程式化的右側位元 1286752 以’’ 0”表示，量測超循環NROM元件210左側位元的電流並 記錄為12,由於第二位元的影響，π和12之間存在一差值。 圖2(c)顯示超循環NR0M元件210的臨界電壓LVtl及 LVt2分別對應於超循環NR0M元件210的II及12，臨界電壓 LVtl及LVt2之間的臨界電壓差ALVt用來定義NR0M陣列 100在抹除狀態下的臨界電壓偏移量APV。 圖3舉例說明根據本發明的一個實施例中，超循環 NR0M元件210的臨界電壓差△LVt和循環次數之間的關 鲁係，如圖所示，臨界電壓差ALVI;隨著循環次數的增加而 增加，因此循環次數可以根據從圖2(a)-(c)的步驟所得到 的超循環NR0M元件210的臨界電壓差ALVt來估計，由於超 循環NR0M元件210和NR0M陣列100具有相同的循環次數，因 此估計所得的超循環NR0M元件210的循環次數也就是NR0M 陣列100的循環次數。 圖4說明根據本發明的一個實施例中，在不同的烘烤 _ 溫度以及烘烤時間下，臨界電壓偏移量^PV和NR0M陣列 100的循環次數之間的關係，使用從第3圖的步驟所估計出 來的循環次數，可從此圖得出Nr〇m陣列1〇〇對應的臨界電 壓偏移量ΔΡν。 圖5顯示根據本發明的一個實施例中，陣列100在 10, 000次循環以及以150。C烘烤20小時後臨界電壓vt的分 布曲線，NR0M陣列100在150°C下烘烤2〇小時相當於NR0M陣 列100在25°C的環境下經過十年的老化，為了改善NR〇M陣 列100經老化後受到影響的讀取邊限16〇，低的討分布曲線 •1286752 140需要向左（向較低的臨界電壓區域）移動以形成低的vt 分布曲線510，使得低的Vt分布曲線140和510之間的臨界 電壓差在其高的邊界達到APV的值。 為了達成移動NROM陣列100低的Vt分布曲線的目的， 根據圖4中的步驟得到的臨界電壓偏移量APV計算出一抹 除電壓，在NROM陣列被程式化後，對NROM陣列100中未程 式化的NROM元件施加該抹除電壓，以進一步減少NROM陣列 100中未程式化NROM元件的臨界電壓，如圖所示，高vt分 •布曲線120的低邊界和低的Vt分布曲線510的高邊界之間 的讀取邊限520遠大於高的Vt分布曲線120的低邊界和低的 Vt分布曲線140的高邊界之間的讀取邊限160，如此即改善 了 NROM陣列100程式化狀態和抹除狀態之間的讀取邊限。 整體而言，本發明提出一種防止NROM陣列因老化效 應導致讀取邊限縮小的系統及示範方法，該系統包括一 NROM陣列100以及一超循環NROM元件210。超循環NROM Φ 元件210耦合至NR⑽陣列100,使得超循環NROM元件210 和NROM陣列100具有相同的循環次數，當在陣列1〇〇 中的NROM元件被抹除時，超循環NR0M元件21〇的兩個位 元也被抹除’當超循環NROM元件210的兩個位元和NROM 陣列100都被抹除後，超循環NROM元件210的右側位元 被程式化’從超循環NROM元件210得到一臨界電壓差 △ LVt，接著，根據超循環NROM元件210的臨界電壓差 △ LVt得到一循環次數，由於超循環元件21〇和 陣列100具有相同的循環次數，因此根據所得的循環次數 11 1286752 可得到NROM陣列100的臨界電壓偏移量AM，最後，根 據NR0M陣列100的臨界電壓偏移量APV計算得到一抹除 電壓，當NR0M陣列100再次被程式化時，即對NR0M陣列 中未程式化的NR0M元件進行施加該計算所得之抹除電壓 於NR0M陣列100中未程式化NR0M元件的抹除程序。 【圖式簡單說明】
圖1係一氮化物唯讀記憶體（NR0M)陣列經過1〇, 〇〇〇 次循環以及在150°C下烘烤20小時後臨界電壓Vt的分布 情形； 圖2(a)-(c)係根據本發明之一個防止記憶陣列老化 導致讀取邊限縮小的系統的實施例； 圖3係根據本發明之一個實施例中超循環nr〇m元件 的循環次數和臨界電壓差ALMi間的關係圖； 圖4係根據本發明之一個實施例中NR0M陣列在不同 的烘烤溫度與烘烤時間下的循環次數和臨界電壓偏移: △ PV之間的關係圖；以及 里 圖5係根據本發明的一個實施例中麵陣列在 循環和在15(rc下烘_小時後臨界電壓Vt的分布情形。 【主要元件符號說明】 100 NR0M 陣列 110 分布曲線 120 分布曲線 12 1286752 130 分布曲線 140 分布曲線 150 讀取邊限 160 讀取邊限 200 防止NROM陣列讀取邊限縮小的系統 210 超循環NROM元件 510 分布曲線 520 讀取邊限 13

Claims (1)

  1. 1286752 十、申請專利範圍： 1· 一種防止記憶陣列讀取邊限縮小的方法，該記憶陣 列耦合至一超循環記憶元件，使得該超循環記憶元件中一 第一位兀及一第二位元在該記憶陣列中的記憶元件被抹 除時也被抹除，該方法包括： 在該記憶陣列中的該記憶元件被抹除時也抹除該超 循環記憶元件的該第一位元及第二位元； 量測該超循環記憶元件的該第一位元產生一第一電 流； 程式化該超循環記憶元件的該第二位元； 量測該超循環記憶元件的該第一位元產生一第二電 流， 取得該超循環記憶元件對應於該第一電流之一第一 臨界電壓； 取得該超循環記憶元件對應於該第二電流之一第二 • 臨界電壓； 取得該第一臨界電壓與該第二臨界電壓之間的一臨 界電壓差； 根據該超循環記憶元件的該臨界電壓差得到一循環 次數； 根據該記憶陣列的該循環次數得到一臨界電壓偏移 量； 根據該記憶陣列的該臨界電壓偏移量計算產生一抹 除電壓；以及 1286752 疼私吲1日修(£)正替換頁 抹除該記憶陣列中未程式化的該記憶元件，以減少該 記憶陣列中未程式化的該記憶元件的臨界電壓至已 程式化後的該記憶陣列相同的臨界電壓偏移量。 2·如申請專利範圍第1項之防止記憶陣列讀取邊限縮 ^的方法，其中該得到該循環次數的步驟係從一表示該超 循環記憶元件之循環次數和臨界電壓差之間的關係圖表 中取得該循環次數。 3·如申請專利範圍第2項之防止記憶陣列讀取邊限縮 ^的方法，其中該圖表係顯示該超循環記憶元件在抹除狀 態的循環次數和臨界電壓差之間的關係。 ，上如申請專利範圍第i項之防止記憶陣列讀取邊限縮 I / L· % - i . Μ、WV々法，
    …郭甲請專利範圍第 <
    1 ·如 小的方分 8. 小的方法 其中該超循環記憶元件係一氤化物唯讀記憶元 申請專利筋園筮〗馆+仏丨^ _丄…
    15 1286752
    憶元件相同。 9·如申請專利範圍第丨項之防止記憶陣列 縮小的方法，其中該超循環記憶元件的該第一位元# %第 二位元在該記憶陣列中的該記憶元件被抹除 除。 ’、寺’同時被抹
TW094115284A 2004-11-24 2005-05-11 Method for preventing read margin degradation for a memory array TWI286752B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/997,114 US7262999B2 (en) 2004-11-24 2004-11-24 System and method for preventing read margin degradation for a memory array

Publications (2)

Publication Number Publication Date
TW200617964A TW200617964A (en) 2006-06-01
TWI286752B true TWI286752B (en) 2007-09-11

Family

ID=36460789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094115284A TWI286752B (en) 2004-11-24 2005-05-11 Method for preventing read margin degradation for a memory array

Country Status (3)

Country Link
US (1) US7262999B2 (zh)
CN (1) CN100490013C (zh)
TW (1) TWI286752B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8094493B2 (en) * 2004-11-12 2012-01-10 Macronix International Co., Ltd. Memory devices and methods using improved reference cell trimming algorithms for accurate read operation window control
CN104766630A (zh) * 2014-01-07 2015-07-08 北京兆易创新科技股份有限公司 Nand型flash擦除、编程及读取的方法
TWI643196B (zh) * 2017-06-22 2018-12-01 點序科技股份有限公司 快閃記憶體裝置及其資料讀取方法
CN112102867B (zh) * 2019-06-18 2023-07-04 华邦电子股份有限公司 非易失性存储装置及其抹除操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687117A (en) * 1996-02-23 1997-11-11 Micron Quantum Devices, Inc. Segmented non-volatile memory array with multiple sources having improved source line decode circuitry
US6307784B1 (en) * 2001-02-28 2001-10-23 Advanced Micro Devices Negative gate erase
JP3796457B2 (ja) * 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6690602B1 (en) * 2002-04-08 2004-02-10 Advanced Micro Devices, Inc. Algorithm dynamic reference programming
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6711062B1 (en) * 2002-07-17 2004-03-23 Taiwan Semiconductor Manufacturing Company Erase method of split gate flash memory reference cells
US6643177B1 (en) * 2003-01-21 2003-11-04 Advanced Micro Devices, Inc. Method for improving read margin in a flash memory device

Also Published As

Publication number Publication date
CN1779856A (zh) 2006-05-31
CN100490013C (zh) 2009-05-20
US7262999B2 (en) 2007-08-28
TW200617964A (en) 2006-06-01
US20060109718A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
KR101026385B1 (ko) 전하트랩형 플래시 메모리소자의 동작 방법
US7548462B2 (en) Double programming methods of a multi-level-cell nonvolatile memory
US8879330B1 (en) Non-volatile memory (NVM) with variable verify operations
TWI297499B (en) Method of identifying logical information in a programming and erasing cell by on-side reading scheme
TWI286752B (en) Method for preventing read margin degradation for a memory array
US20150262675A1 (en) Incremental step pulse programming (ISPP) scheme capable of determining a next starting pulse based on a current program-verify pulse for improving programming speed
Resnati et al. Cycling-induced charge trapping/detrapping in Flash memories—Part I: Experimental evidence
TWI320931B (en) Method and apparatus for programming multi-level cell memory array
Kim et al. A compact model for ISPP of 3-D charge-trap NAND flash memories
US7499335B2 (en) Non-volatile memory with improved erasing operation
JP2006319341A (ja) Ｓｏｎｏｓメモリ素子の動作方法
TWI528368B (zh) 抹除非揮發性記憶體之方法
CN104978998B (zh) 一种非易失存储器的处理方法及装置
Janai et al. Threshold voltage fluctuations in localized charge-trapping nonvolatile memory devices
KR20100056747A (ko) 플래시 메모리 소자의 프로그램 방법
Vandelli et al. Role of holes and electrons during erase of TANOS memories: evidences for dipole formation and its impact on reliability
KR100685643B1 (ko) 플래시 메모리의 소거 방법
Ricco et al. Tunneling bursts for negligible SILC degradation
Chiavarone et al. Experimental Segmentation of Vertical Charge Loss Mechanisms in Charge Trap-Based 3D NAND Arrays
JP2010244641A (ja) 不揮発性半導体メモリ装置の消去方法
KR102286157B1 (ko) 전하 트랩형 플래시 메모리의 프로그래밍 방법
TW201230045A (en) Method for increasing program speed and control read windows for multi-level cell non-volatile memory
Xu et al. Study of charge loss mechanisms for nano-sized localized trapping SONOS memory devices
Chiu et al. An advanced tunnel oxide layer process for 65 nm NOR floating-gate flash memories
Lee et al. Threshold voltage instability of nanoscale charge trapping non-volatile memory at steady phase