TWI284387B - Method of fabricating power MOS - Google Patents

Description

1284387 08974twf.doc 九、發明說明： 【發明所屬之技術領域】 本發明是關於-種功率金氧半導體的製造方法，且特 別是關於-種使用P >㈣的功率金氧半導體的製造方法。 【先前技術】 第1A圖至第1E圖所示為習知之功率金氧半導體的製 造方法的示意圖。 請參照第1A圖所示，首先，提供-基底100,且此 基底100巾已形成有P型井102。接著，於基底觸上依 序形成介電層1()4及導體層刚。之後，進行微雜刻， 移除位於P型井1G2之上的介電層谢及導體層應，以 形成曝露出部分P型井102的開口 1〇3。 之後’形成一層圖案化之光阻層（未圖示），再以此 光阻層為罩幕，進行N+離子摻雜，以於暴露之井區1〇2中 形成N+型摻雜區108。再於形成矿型摻雜區 除此光阻層。 砂 接著，請參照第1Β圖所示，形成一層圖案化之光阻 層（未圖示），再以此光阻層為罩幕，進行ρ+離子捧雜， 以於暴露之井區觀中形成,摻雜區11()。再於 型掺雜區110之後，移除此光阻層。 112 U，請參照第1C圖所示，沈積一層内層介電層 邻八内第1D圖所示’進行一微影蝕刻步驟，以移除 ’而形成具有接觸窗開口 115的内層 1284387 08974twf.doc 成一ίίM請參照第1E圖所示，進行齡屬之電錢，形 a胃至屬層116。之後’進行一微影蝕刻步驟 #分金屬層116，而形成用以將金屬層u 移除 性分離之金屬層的開口 U8。 116刀。彳成多個電 由於，在上述習知的製造流程中可知，由於 少 =微影蝕刻之製程，因此，製程時間相當 本之居高不下。 疋叩等致成 【發明内容】 因此，本發明之一目的係提供一種功率金 製造方法，縮短製程時間，進攝低製造導體的 再者，本發明之再-目的係提供—種功率 的製造方法，以減少製程中所需之微影製程數。斜―體 再者’本發明之另-目的係提供—種功率 的製造方法，以降低摻雜區的電阻。 孔牛V體 本發明提出-種功率金氧半導體的製造方法 成電ΐ基Γ3ί有井區。再於基底上，依序形 化弟一介電層、第一導體層、及第_ 圖案 開"前述第-開口曝露出部以：成4第： =卿，姆㈣_料_型後離 於第-開口之側壁上，形成側壁間隙 = ，間隙壁、及暴露之第-型摻雜區之^:障|電層接 述=層’以暴露出邹分第—型 刀-"電曰，且第一介電層之位於側壁間隙壁附近之部 1284387 08974twf.doc 分表面受到阻障層覆蓋。 —型換雜區及其下方的部刻步驟，移除暴露之第 區之第二開口。夕$ 、刀井區，以形成底部完全暴露井 之井區中形成第二型摻雜區===，於暴露 :-導雜層。接著，進行沈積步上：露 =:r;:導r及第三導體層，第；= 且第一莫:层ί路之第一型推雜區、及第二型摻雜區上， 弟一V體層係覆蓋於第一導體層上。 及金:層上本;:在進行ν+型離子植入、接觸窗 縮短製程_，進續低製造成:。“1^數，而大幅 另外，由於本發明係利用「倒^ 屬層與接觸窗之間的相 =層而使金 用以定義接觸窗的内介電;離： 作’而減少製程數並幅縮短製程時間:進:降 μ另外，由於本發明在摻㈣與其接_之間，形成有 -“阻之阻障^，因此，可大幅降低推雜區的電阻。 為讓本♦明之上述和其他目的、特徵和優點能更明顯 易，，下文特舉較佳實闕，並配合所關式，作詳細說 明如下。 【實施方式】 第2Α圖至第21圖所示為本發明之一較佳實施例之功 1284387 08974twf.doc 率金氧半導體的製造方法的示意圖。 5青參照第2A圖所示，首先，提供—基底2〇〇，且此 基底200中已形成有p型井2〇2 ,此p型井2〇2之形成方 法例如是離子植入法。 接著，於基底200上依序形成介電層204、導體層 206、介電層208。介電層2〇4、2〇8之材質例如是二氧/匕 矽，而導體層206之材質例如是多晶矽或摻雜多晶矽。導 體層206之形成方法例如是化學氣相沈積法或物理氣相沈 積法’而介電層204、208之形成方法例如是化學氣相沈積 接著，進行微影蝕刻，移除位於p型井2〇2之上的介 電層208、導體層2G6、及介電層2()4，以形成曝露出部分 P型井202的開口 203，此時，部分圖案化之導體層2〇6 係用以作為閘極使用。其中所使用之蝕刻方法例如是非等 向性侧法。之後，財電層·為罩幕，進行n+離子推 雜，以於暴露之井區202中形成N+型摻雜區21〇。 接著，請參照第2B圖所示’於基底2〇〇上形 絕緣層212。之後，請參照第2C圖所示，進行非等向性^ 刻’移除部分絕緣層212，而於開口 2G3之側壁上形成侧 壁間隙壁214。其中，形成絕緣層212之方法例如是化學 氣相沈積法。再者’絕緣層212之材質例如是氧化 化石夕、或氮氧化石夕等。 之後，請參照第2D圖所示，於基底2〇〇之上形 層阻障層216,其中阻障層216係覆蓋介電層、側壁間 1284387 〇8974twf.d〇( 隙i 214、及暴路之n型換雜區210。再者，阻障層216 之材質例如是鈦/氮化鈦。阻障層216之形成方法例如0是賤 鑛法等的物理氣相沈積法。 接著，請參照第2E圖所示，於阻障層216上形成一 層圖案化之光阻層220，再以此圖案化之光阻層220 幕，移除部分阻障層216’而形成暴露出N+型曰捧雜區為21罩〇 及部分介電層208的阻障層218。此時，介電層2〇8之位 =側壁間隙壁214附近之部分表面仍受到阻障層218所覆 蓋，且此時之阻障層218的形狀係成「倒L」狀。苴中形 成圖案化光阻層22G之方法例如是，於阻障層216^；形成 一層光阻層’再以微影之方法，移除部分光阻層，而形成 暴露出部分阻障層216的圖案化光阻層22q。另外，移除 阻障層之方法例如是非等向㈣法或等向茲刻法。 208 it請參照第2F圖所示，以光阻層22G及介電層 為罩幕進彳了_ ’以移除暴露之N+型摻雜別及其 下方的部分P型井202，而形成底部完全暴露 〇2 之開口 222。 1 圖所示’以光阻層22G及介電層 0為罩幕，时P離子摻雜，以於暴露之井區2 級開口 222之底部區域）中，形成P+型摻雜區224。直中 N型摻雜區210係圍繞於；^型摻雜區。^ '、 -士 Ϊί ’請參照第2Η圖所示，移除光阻層220。之後， 措由非等向性蝕刻的方式，將介 2 6入 露出導體層·。其中非等向性“的方二二 1284387 08974twf.doc 刻法。再者，當介電層208完全移除之後，阻障層218之 末端會突出於側壁間隙壁214，而懸空於導體層206之靠 近側壁間隙壁214之部位的上方。 之後，請參照第21圖所示，進行一導體材料之沈積動 作，於基底200之上形成一層導體層，其中此導體層可區 分成2部分，亦即，電性相互隔離的v型導體層226及導 體層228。V型導體層226係覆蓋於阻障層218、暴露之 N型摻雜區210、及p+型摻雜區224上。而導體層228則 覆蓋於導體層206上。再者，此導體材料之材質例如是銅、 銘等金屬、多晶⑦、摻雜多晶料。另外，導體材料之沈 積方法例如是濺鍍法等的物理氣相沈積法。 綜上所述，由於本發明在進行N+型離子植入、接觸窗 及金屬層（亦即，導體層226、228)之製作之際，不需使 用光罩即可完成其製作，因此，本發明可藉由減少製程中 所需之微影製程數，而大幅縮短製程時間，進而降低製造 成本。 另外’由於本發明係利用「倒L」型之阻障層而使金 ==窗：間的相互分離，因此，不需額外形成一層 —二的内介電層’以及進—步將金屬層分割的 造^本，而減少製程數並幅縮短製程時間，進而降 994 由於本發明在型摻雜區210及Ρ+型摻雜區 帑低摻雜區210、224的電阻。 1284387 08974twf.doc 雖然本發明已以較佳實施例揭露如上， :艮;本發明’任何熟習此技藝者，在不脫離:發 和範圍内’當可作些許之更動與潤飾，因=之精， 範圍當視後附之申請專利範圍所界定者為 *之保4 【圖式簡單說明】 造方圖所示為習知之功率金氧半導體的製 之一較佳實施例之功

第2Α圖至第21圖所示為本發明 率金氧半導體的製造方法的示意圖。 【主要元件符號說明】 100 ’ 200 :基底 102，202 : Ρ 型井 103，115，118，203，222 :開口 104，204，208 ··介電層 106，206，226，228 :導體層 108，210 : Ν+型摻雜區

110，224 : Ρ+型摻雜區 112，114 :内層介電層 116 :金屬層 212 ··絕緣層 214 :側壁間隙壁 216，218 :阻障層 220 :光阻層 11

Claims (1)

1284387 08974twf.doc 十、申請專利範圍： 1.-種功率錢半導體的製 提供一基底，該基底中已形成有―井^括. 及.亥基底:，依序形成一第一介電層、 層、及一第二介電層； 布守版 圖案化該第一介電層、該第一導 層，以形成一第一開口，兮坌 _θ 以第一；I電 m势t 亥第一開口曝露出部分該井區； 驟，層為罩幕，進行—第—型離子摻雜步 驟於暴路之该井區中形成一第一型摻雜區； 於該第一開口之側壁上，形成—側壁間隙壁； 推雜電、及暴露之該第一型 紗層，以暴露出部分該第—型摻雜區及部 近之部‘i到;;層之位於該側壁_^ 爛步驟，移除暴露之該第—型摻雜區及位於 的部分該井區，底部完 一第型離子接雜步称，於暴露之該井區中形成 以及 二導驟，於該基底之上形成相互分離的-第 p美二二導體層’該第二導體層係覆蓋於該阻障 曰*路之該第-型摻雜區、及該第二型摻雜區上，且該 移除该第二介電層，以暴露出該第一導體層； 12 1284387 08974twf.doc 第三導體層係覆蓋於該第一導體層上。 2·如申請專利範圍第丨項所述之功率金氧半導體的製 造方法，其中在該沈積步驟中，所使用之沈積 物理氣相沈積法。 、々匕秸一 、3.如申請專利顧第2項所述之功率金氧半導體的製 造方法，其中該物理氣相沈積法包括濺鍍法。 4·如申請專利範圍第丨項所述之功率金氧體 造方法，其中該側壁間隙壁之形成方法包括： 於该基底上形成一絕緣層；以及 進行一非等向性蝕刻，移除部分該絕緣層。 5. 如申請專利範圍第丨項所述之功率金^導 造方法，其中該阻障層之材質包括鈦/氮化鈦。 又 6. 如申請專利範圍第丨項所狀功率金氧半導體 造方法，其巾當該井㈣為卩财區之際， 雜 區係為N+型摻雜區，言亥第二型摻雜區係為P+型摻雜區 7·—種功率金氧半導體，包括·· 一基底，該基底中具有一井區； 一第-導體層’係位於絲底之上，且 與該基底之間係存在有一介電層； 导體層 一第一型摻雜區，係位於該井區内； -第二型摻龍，係位於該井區之表面，且該 雜區圍繞該第一型摻雜區； 多 -側飼隙壁’位於該第—導體層 第二型摻雜區相接觸； 且興5亥 13 1284387 08974twf.doc 阻p早層，覆蓋於該第二型摻雜區及該侧壁間隙壁之 上，且該阻障層之末端突出該側壁間隙壁之上； 土 及該第一二第之上覆蓋::轉層、該第-型摻雜區、 第二㈣第_導料之上，且不與該 8.如申請專利範圍第7項所述之 中該阻障層讀質包括鈦。 財導體，其 中當第7項所述之功率金氧半導體，其 型井區之際，該第-型摻雜區係為 " ^第―型摻雜區係為P+型摻雜區。 中該m專之n圍第7項所述之功率金氧半導體，其 罘V體層之材質包括多晶矽。 /、 :二專 中43:如:專利範圍第7項所述之功率金氣半導® A 中〜弟二V體層之材質係選自於銅 導體，其 中違第二導體層之材質包括多晶碎。 *半導體，其 15·如申請專利範圍第7項所述之 中該側壁間隙壁之材質包括二氧切。”財導體，其 14