TWI282093B - Circuit and method for programming charge storage memory cells - Google Patents

Description

I282Q§2 f.doc/006 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種.積體電路及程式化

憶胞的方法，且特別是有關於-種自我收敛的方法L 目標起始糕程式化單—位元❹位元記憶胞。/ 【先前技術】 ^基於電荷儲存元件的非揮發性記憶體，包括 ^ =何儲存兀件巾以進行㈣化。在㈣儲存元件中 何邑影響記憶胞中的啟始電壓，亦可用來儲存資料。 習知技射常用㈣電狀人到電荷儲料件的基 制时入法。熱電子注入法係為在記憶胞的ί 制閘極上&加1電壓，並在汲極上施加—高麵 低電壓。此一偏壓的分佈係因電流流經通道 二2 制閘極電壓建立的電場使得熱電子從通道 電子進行姉，物㈣饱^使用熱 此-二扁L方式用進行熱電子注入有許多變化。由於這 =化的產生’使得一個基本的問題被注意到，即一個大 =的各個記憶胞在程式化的過財，並不會全部呈有一 性表現。因此，給定的一程式化脈衝，注入單一元件之 2之記憶胞的電荷儲存元件的電荷量分布非常廣泛。在 =-程式化脈衝之後所造成的電荷廣泛分配，使得記情 I中的啟始電壓更難以_。因此，轉法必須提升⑽ I282Q^ f.doc/006

著計算電荷的分配，而典型方式為施加一程式化脈衝，然 後執行一驗證操作以測試記憶體的啟始電壓。如果起始電 壓在施加第一個脈衝之後並沒有達到目標啟始電壓，則此 程式化繼續進行，隨後再進行一驗證操作。關於此議題的 討論如Bloom等人在美國專利第6396741號，專利名稱 為 PROGRAMMING OF NONVOLATILE MEMORY

CELLS，公開日為2002年5月28日。又如chang等人 之美國專利第6320786號，專利名稱為METH〇D 〇F CONTROLLING MULTI-STATE NROM，公開日為 2001 年11月20曰。或如Parker等人之美國專利第6219276 號’專利名稱為 MULTILEVEL CELL pR〇GRAMMmG， 公開曰為2001年4月17日。 ^自知程式化的方法是根據演算法，此演算法是 壓;，或在程式化操作時階段化汲極電 塋次在耘式化知作時階段化開極 化物唯讀記憶體的這些演算法 ;在鼠 樹二 相要一驗證操作來計算操作 演算法以及支援電路。而且需要複雜的程式化 二二可"自我收激’但是程式化的速度以二； %〜议傅嘮域希望 胞的程式化演曾争 、—自我收斂電荷儲存言c 式化操作的時更進m或是減少驗證操作，並減少 希望提供—料化演算法 1282股2 f.doc/006 係能自我收斂在多於一個 記憶胞上能妨纽元儲存 階段，以使得單— 【發明内容】 本發明提供一種自我收斂 方法’此電荷儲存記憶胞具有配置11=己=的 儲存記憶胞的方法包括 〗極。而此程式化電荷 具有一增加有效啟始錢3體:，此源極電塵係 率，至少是起增加，以調整熱電子注入效 m 。電缝㈣—部份程式化操作期 ‘始厂 =力，_^ n:二 憶胞中，係根據儲存的資料值以 =一:，电堡’使電壓可自我收敛在多個目標電壓。本發 =t _方法及系統中所提及的，，自我收斂”，係指不 而、讀驗證操作來計算操作的終纽。本發明實施例中， 元或是多位元的記憶胞中，此方法及系統係皆為 —在本發明一較佳實施例中，在程式化操作中具有固 疋的閘極電壓，並具有固定的汲極對源極電壓差，其中增 力源極電壓與〉及極電壓，包含在操作中以相同的階段(伽⑽ 心加源極電壓與汲極電壓，也就是電壓增加的速率相同。 、在本發明一些貫施例中，施加電壓包括施加一連續 源極電壓脈衝在源極上，其巾增加源極電壓包含在連續脈 衝中相Μ而來的脈衝之中，增加源極電壓脈衝高度。同樣 I282Q§i wf.doc/0〇6 ί，連續沒極電壓脈衝在記憶胞的沒極 之中，、增力:汲連續脈衝中相繼而來的脈衝 倾衝之間。其它實施例於操作 產生脈衝或是=源極與汲極電厂聖，在兩脈衝之間並沒有 荷儲詩料化—多階電 資料值中，計算一次 、夕於兩個儲存於記憶胞的 的間極電壓階段隹二强。以及從反映出此資料值的預設 電遷。=3;貝t中，：_，並施加此選定的間極 於此計算資料資的目上此啟始電壓收傲在對應 中，如參氡^電荷陷入記憶胞技術 階資料可儲存在此記憶胞;^’。在本發明實施例中，多 括-記憶陣列、—種積體電路記憶體’包 ㈣係具有解碼二:選-仏胞。電麼供應電路係 要私式化的多數個記 極電壓、一源極電壓盥—。己f思陣列，適用於施加一閘 對應的控制間極、源極的記憶胞所 至解碼電路系統與電壓供應帝 工工制态，係耦接 選定的記憶胞上，執行王式化控制器適用於在 熱電子注入法程式化^ξ:。本發明適用於藉由 省存圯h胞，包括氮化物唯讀 I282Q§2 f.doc/006 記憶胞及浮置閘極快閃記憶胞。其 & 的電荷陷入層之材質例如是氮化矽物唯讀記憶胞 極快閃記憶胞的電荷陷人材質，最血=j料。浮置間 形成的導體浮置閘極。a的疋應用多晶矽所 增加i:=二中。’力=及極對源極電壓差 極電壓差時，係二二==減少，對源 導致一自我收斂的現象。例如，在程 y主入效率，並 始電壓的—部分期間，建立大致上保^為致使達到啟 壓以及施加一增加的源極與汲極壓在；二Τ的閘極電 胞在操作中會產生自我收斂的目二=，則記憶 f是r，魏操作。本發明相較於 ，啟始電壓，亦可避免過程式化的現象。基;=收 自我收斂的啟始電壓之各階段可被良好的控制，而 位兀記憶胞在電荷儲存記憶胞中成為可能。 、本發明的實施例中，當施加階段化或是傾斜的源極 與;及極電料，目標啟始電壓可藉由對應㈣存資料值所 設定閘極電壓的階段來選定。 ，讓本發明之上述和其它目的、特徵和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下。 σ 【實施方式】 本發明提供一較佳實施例，請參考圖1-11。 I282Q§Xdoc/0% 、圖1係繪示本發明一積體電路具有閂鎖時間控制的 感=放大器之簡化方塊圖。此積體電路包括由氮化物唯讀 記憶胞所構成的一記憶陣列1〇〇。在其它實施例中，使‘ 具，電荷贿元件的雜胞，除了氮化物唯讀記憶胞中使 用氮化矽的電荷陷入層之外，還有應用於快閃記憶體中可 導電的浮置閘極，其巾電荷陷人層的材質不包括氮。此外， 一列解碼為101耦接於排列於記憶陣列1〇()中的多數條字 70線102，以響應匯流排105上的位址。一行解碼器1〇3 耦接於排列於記憶陣列1〇〇中的多數條位元線1〇4，以響 應匯流排105上的位址。其中，匯流排1〇5上的位址提供 於行解碼ϋ 103及贿碼n 1G1。感職位於圖中方 塊106之感測放大器中，係透過資料匯流排1〇7耦接於行 解碼器1G3。另外，#料的供給是透過積體電路上輸入/ 輸出埠(port)的資料輸入線11〇到資料輸入結構(未繪示）。 另一方面，資料的供給是透過方塊1〇6之感測放大器的資 料輸出線112到積體電路上輸入/輸出埠(p〇rt)。 在些貝施例中，控制記憶陣列1〇〇中記憶胞的讀 取、抹除及程式化的來源都包括在—晶片上。依照本發明 幸乂仏貝施例’使用一種自我收斂程式化操作⑽仏 converging program 〇perati〇n)。這些電壓源包括繪示如方 塊108之讀取/抹除/程式化具V/DV/S P皆段化的程式化供 應=C及喝取/抹除/程式化具自我收敛演算法的程式化 狀恶機器（state machine)l〇9，係耦接於參與此元件操作的 π己feP車列100、列/行解碼器、1〇1、1〇3及積體電路上的其 1282^_/006 它電路系統。 此供應電壓源108係用於作為各種不同實施例中的 充電泵、穩壓為、分壓器及為熟知此技術者可知，係用在 讀取、抹除及程式化操作時用以提供各種電壓。 狀態機器109係用以支援讀取、抹除及程式化操作。 此狀悲機态109為熟知此技術者可知，能應用於特殊目的 邏輯電路系統(special-purpose logic circuitry)。在其它的 貫施例中，此一控制器包括一般目的（general_purp〇se)處 理為，係應用在相同的積體電路上，執行電腦程式以控制 元件的操作。在上述未提及的實施例中，一結合特殊目的 邏輯電路系統(special-purpose logic circuitry)及一般目的 (general-purpose)處理器被應用於狀態機器1〇9的執行上。 本發明的程式化操作繪示於圖2-11，其中一些實施例表 現出自我收敛(self-converging)。 圖2繪示適於如圖丨積體電路中之氮化物唯讀記憶 胞的簡化圖。此記憶胞應用於一半導體基底2〇〇上。其中， 此胞包括由各別擴散區域所形成的一源極2〇1及一没 極202，係藉由配置於基底中的一通道2⑽所分離。一控 制閘極203覆蓋在通道上。一電荷儲存元件2〇4由一位於 控制閘極203及通道之間的絕緣體所隔離，其中該絕緣體 例如是二氧化矽(未繪示）。此電荷儲存元件2〇4包括氮化 物唯讀記憶胞中的氮化矽。在其它實施例中電荷陷入的材 料，例如是三氧化二鋁(Al2〇3)、氧化铪(Hf〇j、氧化鍅(Zr〇x) 及其它可用以形成記憶胞的金屬氧化物。如圖2所繪示， I282Q淑 f.doc/006 當施-偏壓於記憶胞以進行熱電子程式化時，在氮化石夕層 中以符絲示的電荷被電荷陷啡2〇5(charge鄉)所捕捉。 、為了程式化記憶胞’積體電路的控制電路系統施加 f極电[乂8在源極201上(為一連串逐漸增加的脈衝， 如範例所示），一沒極電壓％在汲極2〇2上（為一連串逐 漸增加，的脈衝’其增加速率約和源極電壓脈衝增加速率相 同，如犯例所示），一閘極電壓V。在控制閘極203上(為 一固^塵，如範例所示），一底材電壓VB在基底20〇Γ 士係日不本發明—較佳實施例程式化如圖2中之 ί乍ίΓΓΓ胞的施加電壓(applied讀㈣。此程式化 ΐ;電層204中，以建立目標的 源極卜、 私式化刼作包括在所選擇的記憶胞之 ==源極電壓Vs，如圖3中的圖形3⑽，在所 =，及極上施加一汲極電壓VD，如圖 ，3(Π ’在所選擇的記憶胞之控制間極上施加 中的圖形302 ’在所選擇的記憶胞之基底 η:電壓VB，如圖3中的圖形3〇3。由圖3: 特增加到Π犬;操作期間源極電壓Vs由〇伏 此外，閘有5Γ增加到7伏特。 伏特左右。至M e狀值有關’電壓值維持在10 例中所繪示在接地的狀態。如範 操作期間同時增加S s ¥〇以相同的逮率在 -源極電壓V :二/㈣例當中，每〇.5微秒施加 S而此母—階段施加電㈣增加（U伏特。 12 f.doc/〇〇6 如圖3所繪示，其源極上增加 2峨，其程式的時間至少要超伏特約侧 :rr 一汲極㈣二 加〇」伏特。請參照圖3，在程式化操作剛開= 對源極的電Μ差VGS約為1G伏特 °夺’間極 =差;“程式化操作的過程中逐誠少極: 維=Γ過程中，對源極的電壓差^

可以在兩脈衝間施加0伏制隔的脈衝 盛 W脈衝(venfy pulse)。另—方面，在施以—連續或是階 &化曰力17的迅壓日^ ’在兩脈衝間將不會有Q 衝，使得源極與汲極電壓為—傾個形。 仏的脈 ^在依照本發明一自我收斂(self-converging)程式化演 中，並沒有執行一驗證的步驟，記憶陣列經由實驗的 測定可靠地建立啟始電壓，而脈衝的數目（程式化的總數)

可在此一計算結果下預先決定。由下述實驗所得的結果可 以& "立，自我收斂(self-converging)能達成一相對較少的 、、、、守Η 在本电明各種貫施例中使程式化時間小於1 〇微 秒(少於20個脈衝）。 依本發明較佳實施例中所述，當閘極電壓維持固定 時’源極電壓Vs與汲極電壓vD以相同的速率同步增加。 在另一實施例中，源極電壓Vs與汲極電壓VD根據個別應 用的需要’可對電壓增加的相對速率進行修飾。同樣地， 13

I282Q9idoc/0C §月匕夠維持本發明的利益，以減少閘極對源極的電壓差 VGS及閘極對汲極的電壓差vGD，以及在程式化的期間增 加本體效應(body effect)，可施加各種經調整後的閘極電 壓。貝驗所得的結果應用於此一技術中，在程式化操作期 間有固疋或疋接近固定的没極對源極的電壓差v%， 能，立記憶胞啟始電壓的自我收斂(sdf_c〇nverging)⑽以 及藉由所選定的閘極電壓ν〇所設定的啟始電壓，以提供 在操作時與目標啟始電壓相關的電壓值。 圖4衫氮化物唯讀記憶胞根據五種不同程式化操 乍，逆向讀取RR(reverse read)與順向讀取FR(f。歸d⑽ =始電壓圖。在此實驗中，啟始電壓被定義在感測電流 =〇毫安，基礎下。然而，在和以其它感測電流為比

Ztr*收斂性。這些操作如下述⑴％階段化， k化’（3)Vd固定，（4)Vd、％階段化且 (5)VG、VD、％階段化。 DSU 疋 段化’係提供—1〇伏特的閘極電壓，汲極 电壓為5伏特亚以〇.〗伏特為一 極接地。使用的脈衝寬度為G5 特’而源 有！微秒關隔。巧.5邮，且在兩脈衝之間具 (2) VG階段化，係提供一 伏特為-階段上升至12伏特 ^閘極電錢以 特，且源極接地。使用的‘維持在5伏 衝之間具有㈣秒的間隔。足度為0.5微秒’且在兩脈 (3) VD固定’係提供—1Q伏特的·，汲極電 1282⑽ 3wfdoc/006 壓為5伏特，而源極接地。使用的脈衝寬 且在兩脈衝之間具有1微秒的間隔。4 0.5微秒， 、（4)v〇、％階段化且Vds固定，如圖 … 法的結果所緣示，間極電壓固定在10伏牲$式化演算 〇伏特並以（U伏特為—階段上升至J ’源極電堡為 5伏特開始W伏特為—階段 ^^極電堡為 脈衝寬度為〇.5微秒，且在兩脈衝 71特。使用的 (肌、vD、VS階段化，係提供^秒的間隔。 並以0.1伏特為一階段上升至12 1極電壓10伏特 特並以0.1伏特為-階段上升至2伏^ ’，源極電虔為0伏 特並以0.1伏特為一階段上 特:壓為5伏 脈衝寬度為。.5微秒，且在兩脈衝之： 使用的 程式化時__。其中，逆向法起始與 段化之操作條件下的演笞起始電壓在vD階 圖彤4ΠΠ r、、口果/、電壓之變化如圖4中的 =έ:Γΐ:Γ剛在Vd階段化之操作條件 讀之變化如圖4中的圖形逆向 圖4 、异結果，其電壓之變化如 的起始中㈣ 圖4 ψ 勺圊形404，順向讀取的起始電壓如 :::圖形405 〜ν鳥匕且VDS固定的操作條件 項取的起始電壓如圖4中的圖形406，順向讀取 15 Ι282··_, 的起始電Μ如圖4中的圖形4G7。最後，％、％、％階 段化的操作條件下，逆向讀取的起始電壓如圖4中的^ 4〇8，順向讀取的起始電壓如圖4中的圖形4〇9。 圖4係繪不本發明在vD、vs階段化且Vds固定的操 作條件下順向讀取與逆向讀取的起始電壓， 化時間約為5秒，此時其它方法的起爾式 而隨後的脈衝仍持續加壓。 圖5係繪示在電荷第一次注入之後，上述五種操作 條件下，擴大順向讀取之起始電壓值變動資料所得的關係 圖。其中，VD階段化之操作條件下的結果，其電壓之變 化如圖5中圖形500。VG階段化之操作條件下的結果， 其電壓之變化如圖5中圖形501。VD固定之操作條件下 的結果，其電壓之變化如圖5中圖形5〇2。、％階段 化且VDS固定之操作條件下的結果，其電壓之變化如圖$ 中圖形503。VG、VD、％階段化之操作條件下的結果， 其電壓之變化如圖5中的圖形5〇4。在圖5中的點係繪示 出在第8到第15次電荷注人的時後，當其它程式化操作 條件下仍承文較大起始電壓的變動時，在本發明 階段化且VDS固定的操作條件下，計算所得啟始電壓 小於0.1伏特。 圖六係繪示以圖中各點代表斜率的實驗數據來說明 起始電壓的變化。其中，^^階段化之操作條件下的結果， 其斜率之變化如圖6中圖形600。VG階段化之操作條件 下的結果，其斜率之變化如圖6中圖形601。VD固定之 16 Ϊ282概 f.doc/006 #作條件τ的結果’其斜率之變化如圖6中卿術。V、 Vs階段化且Vds固定之操作條件下的絲，其斜率之^ 化如圖6中圖形603。％、、階段化之操作條件下 的結果，其斜率之變化如圖6中的圖形_。在達到自我 收斂(Sdf-C〇nverging)的狀況時，其斜率為〇或是接近〇， ％階段化且、固定的操作條件下所得 圖7鱗林發财如同氮化物唯讀記龍的電荷 fe入兀件中的多位階(multileve_存能力。在、、 段化且VDS固定的操作條件下，使用基於 ^ =rr_v。，以使達到各種不同的啟始= 為可月匕。圖7中的點描述出在閘極電壓的範圍，以05伏 安培讓定義在一微 W所以其啟始電壓略低於圖4中的啟私蕾 戶Γ _w_計和= converging)。目^啟始電壓都可達到自我收敏(sdf· 行2 如圖2中的一氮化物唯讀記憶皰中進 段化且vDS固定的押作::圖8的實施例，在V。、Vs階 DSU疋木作條件下， 設定的啟始電壓，以得到四個㈣的值⑽:所 t顯^ ί儲存於記憶胞中的2位71資料。因此，在程二 白、過私’把加1〇伏特間極電壓所儲存資料值為=施 17 〇c/0〇6 I282ft§lf, 加8·5伏特閘極電壓所儲存資料值為l〇。施加7伏特閘 極電壓所儲存資料值為Q1。施加5·5伏特閘 存資料值為〇〇。 _ 圖9係繪示基於本發明之一種程式化方法的簡化流 私圖。方法包括先對一選定記憶胞決定一資料值。其中， 此一貧料值基於個別的應用可為一單位元或是多仇元。在 圖9的範例中，資料值是選自於下列四個資料值(〇〇, 10, 11)，以顯示出兩位元的資料（方塊9〇〇)。接著，施加 =相對應於計算出的資料值之閘極電壓（方塊901)。然後， 施加一源極與一汲極脈衝於所選定的記憶胞（方塊902)。 接下來，源極電壓與汲極電壓持續增加並施以下_個脈衝 (方塊903)。下一個操作步驟中，進行一演算法判定是否 已經施加預設的N次脈衝(方塊9〇4)。如果預設的n次脈 衝尚未施加完成，_算法將會回财塊繼續施加下 -個，衝。如果預設的N次脈衝已施加完成，則結束此 一演异法（方塊905)。 如圖9的實施例中’在各程式化脈衝間沒有進行程 式化驗證操作(prGgmm vedfy GpemiGn)。更確切的說，因 為程式化齡具有自魏㈣雜，所以演算法在施加預 設的脈衝數目後結束，而沒有進行—驗證步驟。 在另-演#法中’當本發明所提供之程式化操作可 達到更快速更精確純崎，會應用—驗證步驟。例如， 在-可能實施例中，程式化操作的第一部分期間，施加第 -型程式化驗，並於程式萄作的最後部分 18 I282Qg3wf.d〇c/〇〇6 vD、％階段化且Vds固定之操作，以使啟始電壓達到收 敛。 圖10係繪示本發明一較佳實施例之演算法下的閘極 電壓VG的圖形310、汲極電壓vD的圖形311與源極電壓 Vs的圖形312，而此程式化演算法係在各程式化電壓=二 入驗證脈衝。在此一範例中，在程式化操演算法期間所施 加的閘極電壓，包括多數個程式化脈衝，且這些程式化脈 衝具有一選定的固定強度，係用以設定記憶胞程式化所需 的啟始電壓。其中，閘極電壓Vg的程式化脈衝32〇、 及322對汲極電壓vD的程式化脈衝330、331及332，其 中由第一階段的脈衝330開始遞增，第二階段的脈衝331 高於第一階段且具有一增加值(例如是〇1伏特），第三階 段的脈衝332高於第二階段且具有一增加值(例如是 伏特）。源極電壓Vs的程式化脈衝340、341及342如圖 中的圖形312所示。第一源極電壓程式化脈衝34〇分別對 準閘極與汲極上的程式化脈衝320與33〇，且具有如範例 中接地的第一階段電壓。第二源極電壓程式化脈衝341分 別對準閘極與汲極上的程式化脈衝32〇與33〇，且具有第 二階段電壓，此第二階段電壓高於第一階段電壓並具有一 增加值。第二源極電壓程式化脈衝341分別對準閘極與汲 極上的程式化脈衝321與331，且具有第二階段電壓，此 第二階段電壓高於第一階段電壓並具有一增加值。第三源 極電壓程式化脈衝342分別對準閘極與汲極上的程式化脈 衝322與332，且具有第三階段電壓，此第三階段電壓高 19 1282·㈤。06 於第二階段電壓並具有一增加值。源極脈衝增加的增加值 大體上和汲極脈衝增加的增加值一樣，以維持汲極對源極 的電壓差。雖然在此一範例中，每一次汲極對源極的電壓 差增加的增加值是固定的，但是本發明的其它實施例中， 會在一系列程式化脈衝的一個或是多個程式化脈衝間施加 不同的增加值。這些電壓的階段(voltage level)會根據特殊 的應用及參數的設計而最佳化。 圖10的範例中，驗證脈衝插入各程式化脈衝之中。 因此，閘極上會施加一約為3伏特的驗證脈衝350在程式 化脈衝320及321之間。同樣地，如圖10所繪示先後施 加確認脈衝351及352。在此一範例中，汲極電壓上的驗 證脈衝設定為接地。此程式化驗證之源極電壓設定為一固 疋脈衝咼度’在此範例中約為1.6伏特。驗證脈衝被設計 成在施加程式化脈衝之後，不論程式化是否成功完成驗證 脈衝皆能被感測。如果驗證脈衝期間達到所指定的啟始電 壓，則終止程式化演算法。驗證脈衝可以施加在所有程式 化脈衝之間；或是驗證脈衝只施加在_預設的程式化脈衝 數目施加結束之後，或是驗證脈衝會施加在為了達到特殊 系統之設計目標的其它型態上。 圖11係繪示本發明的其它觀點，多階的啟始電壓會 應用在一電荷陷入型態記憶胞的兩側。圖11中的記憶胞 為氮化物唯讀記憶胞，其具有許多如圖2所繪示相似的元 件。然而，可以發現電荷陷入在建立在記憶胞中電荷陷入 層204的兩側，如以符號表示的電荷陷阱2〇5及215。在 20 1282紐 fdoc/006 端點201上標記源極/>及極，端點202上標記源極/没極。 母一 點201與202作為源極或是;:及極，端視記憶胞那一 端被程式化或是被感測而定。在此範例中，在記憶胞一側 四個啟始電壓階段呈現出二位元，以建立一記憶胞中具有 四位元儲存的高密度氮化物唯讀記憶體。在其它實施例 中，此k供多位元儲存的型態。雖然在此實施例中所繪示 的，包括一單一、連續的電荷陷入層橫越記憶胞的通道區， 但是在其它的實施例中，可能具有不連續的電荷陷入層姓

構。 曰、。 本發明提供一高速、自我收斂的演算法係以程式化 氮化物唯讀記憶體及以電荷儲存結構為基礎的非揮發性記 憶體。而此演算法適用於快閃記憶體的浮置閘極。X ° 雖;名本叙明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之 神和範圍内，當可作些許之更動與潤飾，因此本發明$ 護範圍當視後附之申請專利範圍所界定者為準。 μ 【圖式簡單說明】

^圖1係繪示本發明中具有自我收斂程式化演算法 氮化物唯讀記憶胞之積體電路記憶體元件的簡化圖了 / 圖2係繪示本發明中資料儲存於電荷陷入層— 具有程式化脈衝f壓之氮化物唯讀記憶體的簡化^。 圖3係繪示本發明中程式化操作期間施加之带

程式化時間的關係圖。 兒I 圖4係繪示本發明與習知技術之程式化演算法中) 21 f.doc/006 I282Q§1 始電壓對程式化時間的關係圖。 始二目與二r 化昧=Λ,71"本發明—較佳實施例中啟始電壓對矛〜 化時間中多數個預設之閘極電壓的關係圖。 圖8係緣示本發明基— 對程式化時間内四個預設、t記憶胞之啟始電屬 圖9係緣示本上：=係圖。 簡化流程圖。 施例中程式化演算法的 圖1〇係繪示本發明程式化择 有驗證脈衝之施加錢與財化時_==脈衝之間具 圖11係繪示本發明中多階資料儲 側之氮化物唯讀記憶體的簡糊。 入層兩 【主要元件符號說明】 1〇〇 :氮化物唯讀記憶陣列 ιοί :列解碼器 102 ··字元線 103 :行解碼器 104 ··位元線 105 :匯流排 1〇6 :感測器 107 :資料匯流排 22 I282Qga f.doc/006 108 :讀取/抹除/程式化具v/DV/S階段化的程式化供 應電壓 109 :讀取/抹除/程式化具自我收斂演算法的程式化 狀態機器 11〇 :資料輸入線 112 ·資料輸出線 200 :基底 201 :源極(端點） 202 :汲極(端點） 203 :控制閘極 204 :電荷儲存元件 205、215 :電荷陷阱： 300、301、302、303、310、311、312、400、401、 402、403、404、405、406、407、408、409、500、501、 502 ' 503 ' 504、601、602、603、604 :圖形 320、321、322、330、331、332、340、341、342、 350、351、352 :脈衝 9〇〇 :選自於下列四個資料值(〇〇,〇1，1〇, u)，以顯示 出兩位元的資料 901 :施加一相對應於計算出的資料值之閘極電壓 902 ·施加一源極與一汲極脈衝於所選定的記憶胞 903 :源極電壓與汲極電壓持續增加並施以下—脈衝 904 ·進行一演算法判定是否已經施加預設的n次脈 衝 905 ·結束此一演算法 23

Claims (1)

1282慨 f.doc/006 十、申請專利範圍： 1·一種程式化電荷 憶胞具有配置於一基底2記憶胞的方法，該電荷儲存記 元件與-控制閘極，該極與-汲極、-電荷儲存 施加相關於—央土 A 極，施加相關於該參;4=:、一_麼於該控制閉 加相關於該參考電壓的/原極電壓在該源極上，施 摔作使電科』2 紐極上’以進行- 何移轉至—件並建立該記憶胞的—啟 在該操作中增加該汲極電壓；以及 壓。在礼作中增加該汲極電壓的期間增加該源極電 胞的口 :範?第1項所述之程式化電荷错存記憶 /、中在一邛分的該程式化操作中，該 我收斂，且其啟始電壓係收敛在-終止啟始電壓Γ疋 3+申請專利範㈣丨項所述之程式 胞的方法，包括在一部分的該程式化操作中，該 .、°申印專利乾圍第1項所述之程式化電荷儲存 ^方法，包括在該程式化操作中，該間極電塵大致為丄 5.如申請專利範圍第1項所述之程式化電荷儲存狀 胞的方法，纟中該記憶胞的制、極與該汲極 一ζ 極對源極電麗差’且該方法包括在該程式化操作中 1間 24 極電壓大致倾在—^似及將槪極獅 致保持在一定值。 6. 如申請翻範_丨項所狀程式化電荷儲存記憶 ，的方法，其中施加電壓的之方法包括施加—連續源極電 堡脈衝在該祕上，且增加該祕電_方法包括增加該 連續源極脈衝巾相繼而來之脈衝的祕電壓的脈衝高度， 亚且在該操作巾施加—連較極電壓輯在觀憶胞的該 沒極上，且增加該汲域壓的方法包含增加料續汲極脈 衝中相繼而來的脈衝之汲極電壓的脈衝高度。 7. 如申請專利範圍第丨項所述之程式= 胞的方法，其中施加電壓的方法包括施加—連續源極電壓' 脈衝在該祕上，且增減祕的綠包括增加該連 續源極脈衝中相繼而來之脈衝的該源極電壓之脈衝高度， 並且在該操作中施加—連軌極電壓脈衡在該記憶ςς該 且料該汲極電壓的方法包括增加該連續汲極脈 衝中相繼而來之脈衝的該汲極電壓的脈衝高度；以及 在該連續源極與汲極脈衝中相繼而來^脈 加多數個驗證脈衝。 8. 如申請專聰圍第丨項所敎程式化電荷儲存記憶 胞的方法’包括在該操作中將該間極電壓保持在—定’ 其中增加該源極電壓與舰極麵的方法包含在娜中 以大致相同之階段數(卿s)階段化(stepping)該源極^ 9. 如申請專魏圍第丨項所述之程式化電荷儲存記憶 25 f.doc/006 胞的方法，⑽錢操作帽該基板输线參 10·如申請專利範圍第i項所述之程式化電荷儲 憶胞的方法，其中該記憶胞中的該電荷儲存元 導體電荷陷阱儲存層。 非 U·如申請專利範圍第丨項所述之程式化電荷 憶胞的方法，其中該記憶胞中的該電荷儲存元件 : 體浮置閘極。 ¥ 12·如申請專利範圍第i項所述之程式化電荷儲 憶胞的方法，其中該記憶胞包括一氮化物唯讀記憶胞。σ I3·如申請專利範圍第1項所述之程式化電荷儲存記 憶胞的方法，其中該記憶胞包括一快閃記憶體。 。 I4·如申請專利範圍第1項所述之程式化電荷儲存記 憶胞的方法，其中該記憶胞適用於儲存一多位元，且在該 操作中包括將該閘極電壓設定在一閘極電壓之預設集合之 一，以在該記憶胞建立啟始電壓之一相對應集合之一。 15·如申％專利範圍第1項所述之程式化電荷儲存記 憶胞的方法，包括進行另一程式化操作致使電荷陷入於該 記憶胞的另一侧邊，包括： 施加相關於一參考電壓的一閘極電壓在該選定的記 憶胞的該控制閘極上，施加相關於該參考電壓的一源極電 壓在該選定的記憶胞的一第二端點上，施加相關於該參考 電壓的一汲極電壓在該選定的記憶胞的一第一端點上； 在该挺作中增加該汲極電壓；以及 在該操作中增加該汲極電壓的期間增加該源極電 26 12幻繼 t^f.doc/〇〇6 壓。 …㈣射特記憶麵枝，該多階 二儲存故胞具有配置於—基底上料祕汲極的 -知點與—第二端點、—電荷儲存單元與— 程式化多階電荷儲存記憶胞的方法包括： 3木，该 ㈣^儲存在該儲存記憶胞中的多個的資料值中決I 施加相對於一參考電壓的一間極電壓在該控 上’施加相對於該參考電壓的—源極電壓在該第一端點 上’把加相躲該參考電壓的—汲極電壓在該第點 上:以在-程式化操作中致使電荷移轉至該元件 並建立該記憶胞的一啟始電壓； 仔兀件 在部分該程式化操作顧’將該·電墨大致 在-定值，該定值是響應所決定之該#料值之該間極= ，預=值集合之-，其中該啟始電壓魏斂在對應於該決 定的負料值之一目標啟始電壓； 、人、 在該操作中增加該汲極電壓；以及 在該操作中增加該没極電壓的期間增加該源極 塵。 I 17. 如申請專利範圍第16_述之程式化多階 存記憶胞的方法’其中在—部分的該程式化操作中品 作是自我收傲，且其啟始電壓係收級在一終止啟始電^木 18. 如申請專利範圍第16項所述之程式化多階^ 存記憶胞的方法，其中該記憶胞的該第一端點與該第二端 27 06 I282Q§l,doc/0 點之間具有一汲極對源極之電壓差，且該方法包括在該程 式化麵作中將該沒極對雜電壓差大致保持在一定值。 如申凊專利範圍第16項所述之程式化多階電荷儲 存疏、胞的方法，其中施加電壓的方法包括施加—連續源 極電壓脈衝在㈣—端點上，且增加該祕電壓之方法包 含財增加該連續源極脈衝中相繼而來之脈衝的高度，並 且^ 4操作中〜加—連續汲極電壓脈衝在該記憶胞的該第 =端點上，且增加該汲極電壓方法包括增加該連續汲極脈 衝中相繼而來的脈衝高度。 如申明專利範圍第16項所述之程式化多階電荷儲 子疏胞的方法，其中施加電壓的方法包括施加—連續源 極電壓脈衝在該第_端點上，且增加該祕電壓的方法包 ^曰力％亥連、、另源極脈衝中相、繼而來的脈衝高度，並且在該 #作中施加二連續汲極電壓脈衝在該記憶胞的該第二端點 上且i曰加,亥〆及極電壓的方法包含增力口該連續沒極脈衝 相繼而來的脈衝高度；以及 在3亥連績〉及極脈衝中相 個驗證脈衝。 繼而來的脈衝之中施加多數 2」·如中請專利範㈣16項所述之程式化多階電荷儲 、、子§己憶胞的方法，其巾增加該源極電壓與該汲極電壓的方 法包含在該操作中以大致相同的階段數⑼印。階段 (stepping)該源極電壓與該汲極電壓。 2^·如中請專利範圍第16項所述之程式化多階電 存§己憶胞的方法，包括在該操作中將該基板減至該參考 28 f.doc/006 電壓。 項所述之程式化多 胞中的該電荷儲存 階電荷儲 元件包括 23·如申請專利範圍第16 存記憶胞的方法，其中該記憶 一非導體電荷陷啡儲存層。 24·如申請專利範圍第16 存記憶胞的方法，其中該記憶 一導體浮置閘極。 26.如申請專利翻帛16如 存記憶胞的方法，其中該記式化夕卩白兒何儲 Μ …/ 跑包括一快閃記憶體。 ^ ^ ^ ^ ^ ^ ^ 項所述之程式化多階電荷儲 存記憶胞的方法，包括使用另17 . ΛΑ 0 私式化操作致使電荷陷入 於該記^胞的另一側邊，包括· 施加相關於一參考電愿 兒1的一閘極電壓在該選定 憶胞的該控制閘極上，施加相的 壓在該選定的記憶胞的該第、 電壓的一汲極電壓在該選定的# 可 , ^尤憶胞的該第一端點上； 在该操作中增加該汲極電Μ·、 1，以及 在該操作中增加該汲極齋 從電壓的期間增加該源極電 壓。 28.—種積體電路，包括： 一記憶陣列，其具有艇m 令解碼電路系統以選擇要程式化 29 f.doc/〇〇6 的夕數個記憶胞、-電輕存* 些記憶胞具有在-基底上作 杯控制閘極’其中該 多數個第-端點與多數個第: ，原極與多數個沒極的 荷儲存料包含—料體料_儲=雜射的該電 一電壓供應電路，係耦技曰， 加-閘極電壓、一源極電壓與—及陣列：適用於施 該些記憶胞所對應的該控制閉 裳差在该記憶陣列的 點上；以及 ^弟一端點與該第二端 私式化控制器，係叙垃$ # 建==記 記憶胞包括一氮化物唯讀記憶胞。之積體電路，其中該 30·如申凊專利範圍第28 記憶胞適用於儲存多個位元、：14之積體電路，其中該 操作建立相對應於多個位元的m己;該程式化 31.-種積體電路，包括：啟始屯昼的集合。 5己十思陣列’係具有解/ 的多數個記憶胞、_電荷儲”、、/ 選擇要程式化 些記憶胞具有在-基底上作^件與—控侧極，其中該 多數個第-端點與多數個第個源極與多數個汲極的 一電壓供應電路，传表 ·占， 加一閘極電壓、—界極雷芦至该汜憶陣列，適用於施 源極電堡與—沒極電壓在該記憶體陣列 30 I282Q§lf,oc/006 記憶胞所對應的該控制鬧極、該第一端點與該第二 -程式化控制器’係耦接至該 壓供應電路’該程式化控制器適用==㈣電 上，以執彳卜程式域作，叫^於在㈣疋的心隱跑 荷移轉至該電顧存元件並建立j賴定的記憶皰上電 作包括，在該選㈣記憶胞的該;，辕 參考電壓的電μ，在”!:㈣極上施加相對於、 上施加相對於該參考電壓的」源憶 胞的:ί;::ΐΓ°相對於該參考電壓的，電： 在瀘私作中增加該汲極電壓；以及 I， 在該操作中增加該没極雷 壓。 χ及柽％壓的期間增加該源麵電 32. 如申請專利範圍第31 分的該程式化操作中，該操作是自我收=部 係收斂在一終止啟始電壓。 ，、欠始戔雙 33. 如申請專利範圍第3 部分的絲式化操作中，將輸電括在 值，其n始賴翁録—終錢料i持在1 34. 如申δ月專利範圍第31項所述之 該程式化操作中將該開極電壓保持在-定值 包括在 35. 如申請專利範圍第3 記憶胞的該第—端點與該第二端點之間 電墨差’且該方法包括在該程式化操作切該:=: 31 I282Q91 f.doc/006 電壓差大致保持在一定值。 36.如申請專利範㈣31項所述之積體電路，其中施 加電壓的方法包括施加一連續源極電壓脈衝在該第一端點 上，且增加該源極電壓的方法包含增加該連續沒極脈衝中 相繼而來的_之高度，並且在該操作巾在該記憶胞的該 第-端點上施加-連軌極電壓脈衝，且增加該汲極電壓 的方法包含增加該連續汲極脈衝中相繼而來的脈衝之高 度。 σ ^如申請專利範圍第31項所述之積體電路，其 力口=方法包括施加一連續源_ 士=增加該源極電壓包含增加該連 二= 而來的脈衝嗓高度’並且在該操作中施加 脈衝在該記憶胞的該第二端點上，且 ㈣仏 法包括增加該連續汲極脈衝中相 曰”電堅的方 及 辑中相艇而來的脈衝的高度；以 的脈數個驗證脈衝在該連續汲極脈衝中相繼而來 38.如申請專利範圍第31 該操作中具有固定的該 =體-路’包括在 該汲極電壓，包含在該操作;；中增加該源極電壓與 化(stepping)該源極電壓與該沒極電^的階段數(邮)階段 39·如申請專利範圍第31 ^ 該操作中該基板輕接至該參考電壓積體電路，其中在 4。·如申請專利範圍第以… 貝所述之積體電路，其中該 1282眼 doc/006 記憶胞中的該電荷儲存元件包括 層。 菔電何陷阱儲存 41. 如申請專利範圍第31賴述之積體 記憶胞中的該電荷儲存元件包括一導體浮1路’其中該 42. 如申請專利範圍第31項所述之積體：：。 記憶胞包括一氮化物唯讀記憶胞。 包，其中該 43. 如申請專利範圍第31項所述之 記憶胞包括一快閃記憶體。 略’其中該 44. 如申請專利範圍第31項所述之積 記憶胞適用於-多個位元，並在該操作中:’其令該 括由-預設之閘極電壓的集合中 =式化操作包 記憶胞中以該操作建立相對應啟始電:的以在讀 45. 如申請專利範圍第31項所=:之-。 程式化控制器適於進行另一程 積體电路，其中讀 記憶胞的另一側邊，包括： 呆以使電荷陷入於讀 施加相對於一參考電愿 憶胞的該控制閘極上，施加相對虔在該選定的f己 壓在該選定的記憶胞的該第二端點：苓電壓的—源極電 電壓的-汲極電壓在該選定;=施加相對於該參考 在該操作中增加該汲極電壓亥弟-蠕點上； 塵。在該操作中增加該汲極電墨的期間增加該源極電 碼電路系—選擇要程式化 46·—種積體電路，包括.· 一記憶陣列，係具有解 33 Ι2829Ά f.doc/006 ===、^撕件與—_極，其t該 多數個第一端點與==個源極與多數贿極的 適於施加 些記憶胞所對應的該控制開極 '該第口列的該 上； /乐鸲點與该第二端點 一程式化控制器，係耦接至該解 壓供應電路，該程式化控制器適於在:‘=統與該電 行-程式化操作，以致使在該選定卜==憶胞上執 該電荷儲存單元的第-側邊與第二側邊移轉至 ，乍包括在該記憶胞的該些第= = 該程 中儲存1位元以上的資訊。 ”二弟一侧邊 34