TWI280379B - Integrated circuit with embedded identification code - Google Patents

Description

1280379 玫、發明說明： 【發明所屬之技術領域】 本發明係有關於一種積體電路，其包括複數個輸 ㈣輸出；及在積體電路之測試模式中，核合於複數個; 复 及複數個輸出之間㈣試組態，其包括複數個邏輯/ 自複數個邏輯閘之各邏輯閘，其均具有_合複數個輸 輸入的第一輸入。 〈 【先前技術】 因為許多原因，較佳地可將認證資訊包括在半導體装置 (如-積體電路IC)中可以是便利的，例如該資訊之存在，可 以向裝置的使用者提供關於電子裝置版本的直接資訊。當 將裝置整合在較大系統中(如印刷電路板或多晶片模組，： 其是若較大系統之分別部分均具有不同起源時）時特別有用l 處。例如因認證碼可助於了解裝置遇到的非預期運轉，故 在測試裝置期間一般均需存取認證資訊。 因為此原因，IEEE標準邊界掃描測試（bst)，其在 IEEE 1149.1測試結構中包括額外認證暫存器，其可藉由將一 專用指令載入測試結構而存取。然而，在某些半導體裝置

如記憶體裝置中，由於市場價格壓力因而不能在裝置中包 括BST結構。 G 歐洲專利申請案0979418_A1號根據開頭段而揭示一種lc。 使用複數個邏輯閘（如乂011或XN〇R閘）來實作一測試功沪， 用於ic輸入及其他ic之間的互連，可於連接IC輸出之測試庐 果中看到。然而，有一缺點為：積體電路的測試模式無法 87095 1280379 才疋t、可由測4模式之IC來擷取認證碼的選擇。 【發明内容】 本晷明《一目的為提供開頭段(包括由測試模式之1C來擷 取認證碼的選擇）之Ic。 現在’此目的藉由具有（麵合固定邏輯值源之一輸入的）複 數個閘極（各邏輯閘來實現。當提供合適測試樣式於複數 個幸則入時’至固$邏輯值源之邏輯閘輸人的連接（如拉上或 拉下電阻或儲存邏輯值之裝置），其容許由複數個邏輯閘來 擷取認證碼，因分別邏輯閘之輸出訊號，其藉由邏輯值源 k ί、《邏輯值來支配。在IC測試模式期間，可單獨地配置 複數個邏輯閘來|疋供認證碼，或可形成較大測試組態的一 部分’來用於IC之構造上或功能上的測試。 〜 此外，1C更將功能區塊（其耦合於複數個輸入及複數個輸 出之間）包括在積體電路之功能模式中。若整合汇在較大 系統中’可較輸出將連接至―裝置，此表示當整合㈣ 此種系統時亦可擴取認證碼。 較佳地，複數個邏輯閘包括互斥邏輯閘。互斥邏輯閘之 使用（如XOR或XNOR閘），其優點為仍然可在不同的位元值（可 通過其第一輸出而擷取）間區分出邏輯閘，例如將以下兩者 相比：AND閘極與栓在邏輯〇之第二輸入或〇R閘極與栓在邏 輯1之第二輸入，例如將分別地輸出〇或丨而與在其第—輸入 上之位元值無關。因此，互斥邏輯閘之使用，其可確定提 供複數個輸入之位元樣式仍可用以測試IC。 有-優點固定邏輯值源為可程式。—種可程式固定 87095 1280379 邏輯值源（如小記憶體裝置或具有可程式熔絲之配備），其允 許用於ID碼之版本管理，並將ic之重新設計簡化。且亦容 許1C特定資訊的容納，如一批次id或一序號。 另一優點·若積體電路更包括複數個多工器，自複數個 多工器之一多工器可回應選擇訊號，多工器具有以下三者·· 一第一輸入，其耦合複數個輸入之一輸入，及一第二輸入， 其耦合複數個邏輯閘之一邏輯閘的固定邏輯值源，及一輸 出’其耦合邏輯閘之第二輸入。此多工器可藉由測試控制 詻而控制，或自複數個輸入通過一專用輸入（如藉由外部訊 號）’而選擇認證碼之產生。配備具有測量功能之複數個邏 輯閘為有益的，如當多工器自複數個輸入轉變為輸入時的IC 測試功能，及當多工器轉變固定邏輯值源時的認證碼產生 功叱。此外，多工詻可具有連接至其他可程式固定邏輯值 源之其它輸入，該多工器容許擷取至少一份有關IC的資訊。 【實施方式】 在圖1中，IC100具有複數個輸入110及複數個輸出12〇。在 IC100的測試模式中，測試組態包括複數個邏輯閘14〇，其耦 合於複數個輸入110及複數個輸出120之間。測試組態更可包 括可為測試控制器之又一測試電路130，及其他複數個邏輯 閘或其他測試硬體，在此情況下，複數個邏輯閘140可通過 又一測試電路130而耦合複數個輸出12〇。然而，並不需要又 一測試電路130的存在。 複數個邏輯閘140，其具有耦合複數個輸入11〇之輸入的第 一輸入，及耦合固定邏輯值源150之其他輸入，其用以提供 87095 1280379 一固定邏輯值於（複數個邏輯閘12〇之一邏輯閱的）第二輸 入。使用固定邏輯值來定義IC100之認證碼，以作為供給預 定位元樣式至（複數個邏輯閘14〇之）第一輸入的回應。較佳 地，複數個邏輯閘14〇包括互斥邏輯閘，如奶尺或倾〇11閘。 互斥邏輯閘的優點為忽略在它們的其它輸入上之固定值， 它們的輸出訊號仍然允許在第一輸入上之分別輸入之間產 生區分。例如，XOR閘與栓在邏輯丨之其他輸入將輸出邏輯 1 ’以回應其第一輸入上之邏輯〇，且將輸出邏輯〇，以回廣 其第一輸入上之邏輯1。當使用輸出訊號於其他測試時以上 所述特別重要，因互斥邏輯閘之運轉可確定出仍可存取全 測試功能空間；如仍可在互斥邏輯閘之輸出上產生全部可 能的測試樣式。除了產生認證碼外，此測試樣式可為測試 輸入或測試結果，這取決於又一測試電路13〇是否包各在 IC100的測試中，或者複數個邏輯閘14〇。 然而’要強調的是從測試組態的主要功能為自測試組態 擷取認證碼，除了互斥邏輯閘外，邏輯閘之使用為平均的 貝施’因可取得全取得空間的失去不再是重要的缺點。 可藉由供給合適位元樣式於複數個邏輯閘15〇之第一輸 入，並通過IC100之複數個輸入110來擷取認證碼。此可為用 於杈數個XNOR閘的全邏輯1位元樣式，且將迫使固定邏輯 值之輸出於其他輸入上，或用以在複數個XOR閘極取得相 同效果的全邏輯〇位元樣式。顯然地，相反的位元樣式為相 等而了男行的’如為其他位元樣式’雖然全1或全〇樣式以 外其他位元樣式的使用具有一缺點，其對應用以測試1(^⑻ 87095 1280379 之其他功能的測試樣式。 在出現又一測試電路130實作又一測試函數[之情況下，可 以用修正的形式y來在固定邏輯值源15〇中實作認證碼，以 確保藉由函數f處理之位元樣式y可生產所需認證碼χ(即 f(y)=x)。或者，ιαοο可包括環繞又一測試電路13〇之旁通路 線，以避免複數個邏輯閘140之輸出訊號（藉由又一測試電路 130)的修改。該旁通路線可連接至相同的輸出，如作為又— 測試電路130的複數個輸出12〇，或可與輸出一同連接至複數 個輸出120的旁通路線，或耦合其他複數個輸出的又一測試 電路130，或單獨的其他輸出。 在圖1中’固定邏輯值源150包括複數個次源，如耦合電 壓源154a之拉上或拉下電阻152a，配置各次源以便從複數個 邏輯閘140向至少一邏輯閘的第二輸入提供一固定邏輯值（如 遴輯0或邏輯1)。然而，次源或固定邏輯值源15〇之其他實施 例，可將其當作未脫離本發明的範圍。例如，各次源可包 括複數個熔絲，其分別地耦合供應電壓，其可在實作認證 碼期間可選擇性於次源的溶斷地線。在熟習習用技藝者可 了解，亦可使用其他產生固定邏輯值之習用技術，而不悖 離本發明的範圍。或者，固定邏輯值源15〇可包括資料儲存 裝置（如ROM，EPROM，EEPROM或快閃記憶體，或具有非揮 發特性的其他裝置），其用以儲存固定邏輯值以位元樣式的 形式來表示認證碼，且次元為包括單獨位元之位置。資料 儲存裝置具有優點為：聯合新認證碼與新版本之Κ，此碼 僅可儲存於資料儲存裝置中，且較重新設計的第二輸入及 87095 1280379 複數個邏輯閘140之耦合為佳，這使得認證碼的實作更為簡 易。 較佳地，將功能區塊16〇耦合至相同複數個輸入11〇，其為 複數個邏輯閘120之第一輸入，因此若整合ια〇〇於一較大電 子裝置時，可確定將連接複數個輸入11〇。在IC 1〇〇處於正常 模式期間，功能區域160將被耦合至該等複數個輸入節點 110。為確保1C 100在正常模式期間係連接至該測試組態，且 在正常模式期間係連接至該功能區塊160，可在如下位置處 分別放置一個可規劃式切換器162:介於複數個輸入110之一 輸入一連至功能區塊160之連接與自複數個邏輯閘140之一邏 輯閘極第一輸入之間的位置。可程式切換器可為任何習用 開關，其為技藝中已知而用以測試模式及IC正常模式之間 切換。 以下附圖之說明可參考上述圖丨及其詳細說明。除非另有 說明，否則相同的參考數字將具有類似意義。在圖2中，複 數個邏輯閘140具有耦合複數個輸入之複數個輸入，及耦合 固定邏輯值源150之它們的其他輸入。要強調的是，為了明 晰的原已將額外選擇的又一測試電路13〇及邏輯區塊16〇從圖 2省略。互斥邏輯閘142具有耦合輸入112，114及116的個別輸 入，互斥邏輯閘144具有耦合輸入112，114及118的個別輸入； 以及互斥邏輯閘146具有耦合輸入112、116及118的個別輸入。 此配備已於歐洲申請案EP 0979418-A1號中揭露，其中提及一 種BST替代者來測試IC100之互連配備。如前所解釋，藉由互 斥邏輯閘實作布林函數，其允許在不失去其功能範園下延 87095 -11 - 1280379 伸邏輯閘，其具有栓在固定邏輯值之輸入。因此，自複數 個邏輯閘H0之邏輯閘，如互斥邏輯閘丨似，144及146均具有 耦合固定邏輯值源150之其他輸入。此方法之互連，如當可 自IC100中選取IC100之認證碼時，仍可測試Icl〇〇之複數個輸 入110，就如同藉由提供全邏輯丨或全邏輯〇位元樣式之複數 個輸入110。 圖3表示圖2之測試組態的替代實作。在此實作中，邏輯 閘之其他輸入（如互斥邏輯閘142)，其藉由固定邏輯值及複 數個輸入110之一輸入而分配。強調的是，為明晰之原因僅 顯示互斥邏輯閘142，且複數個邏輯閘14〇之其他邏輯閘可具 有一類似配備。複數個輸入110之輸入及固定邏輯值源15〇之 固定邏輯值，以上兩者會分別地耦合於多工器170之第一及 第二輸入或類似的選擇電路。可藉由外部源（如10測試裝置 或另一 1C)通過專用輸入119而控制多工器17〇之控制終端。 替代地’圖1表示可藉由又一測試電路13〇而控制多工器， 如用以產生測试控制訊號或測試存取埠（Tap)控制器之專用 暫存器。當需自ICl〇〇擷取認證碼時，將選擇由固定邏輯值 源150至互斥邏輯閘142之其它輸入的路徑。 此配備具有優點為：複數個邏輯閘14〇之邏輯閘上並不需 要額外的輸入。此外，當在多工器17〇有額外的輸入時可加 入其他固定邏輯值源，這表示可通過多工器17〇來擷取不同 的資訊。這可用儲存資訊的位置來舉例（如網際網路位址）， 該位置可擴取ICl〇〇之相關資料。相關資料甚至可包括測試 樣式，其自合適固定邏輯值源擷取資訊後而存取。 87095 -12- 1280379 需〉王意以上所述之實施例之繪示並不意欲侷限本發明， ^邊热習此技蟄者將可設計出許多不悖離後附加申請專利 ，園替代實施例。在此申請專利範圍θ，不該將括號間之 :何參考符號解釋為限制此申請專利範圍。除了已由申請 專利範圍列出的外，「白私 ^ , 。括」廷個字並不排除代表元件或 件前的「―」字，其並不排除代表為 :::個孩元件。可藉由包括數種不同元件之硬體而會作本 =。在裝置中請專利範圍所列舉之數種方法中 更：之-個及相同項目實作這些方法中的數種。事會二 在互相不同的附屬項中所述之 八 合併不可用以產生其他優點。 、不表不這些實施的 【圖式簡單說明】 將更詳盡描述本發明及藉由連 — 附圖，其中： 制性範例參考伴隨 圖1描述根據本發明所之— 1C實施例。 及

圖2描述根據本發明另一實施例之部分Ic. 圖3描述根據本發明又一實施例之部’ 【圖式代表符號說明】 積體電路 複數個輸入 輸入 100 110 112 ， 114 ， 116 ， 118 119 120 130 專用輪入 複數個輸出 又一剛試電路 87095 -13- 1280379 140 複數個邏輯閘 142，144，146 互斥邏輯閘 150 固定邏輯值源 152a 電阻 154a 電壓源 160 功能區塊 162 可規劃式切換器 170 多工器 87095 - 14-

Claims (1)

1280379 拾、申請專利範園： 1· 一種積體電路，包括： 複數個輸入； 複數個輸出；及 一測試組態，其係在積體電路之測試模式中耦合於複 數個輸入及複數個輸出之間，該測試組態包括複數個邏 輯閘，複數個邏輯閘之各邏輯閘具有一第一輸入，其係 耦合於該複數個輸入中之一輸入； 其特欲為該複數個閘極之各邏輯閘，具有一又一輸入， 其係耦合固定邏輯值源，而辨別該測試組態。 2·如申請專利範圍第i項之積體電路，其特徵為更包括一功 能區塊，其在積體電路之功能模式中係耦合於該複數個 輸入與複數個輸出之間。 3.如申請專利範圍第丨項之積體電路，其特徵為該複數個邏 輯閘包括互斥邏輯閘。 4·如申請專利範圍第丨或3項之積體電路，其特徵為可程式 之固定邏輯值源。 工 5·如申請專利範園第丨或3項之積體電路，其特徵為更包括 複數個多工器，自複數個多工器之一多工器可回應—選 擇訊號，該多X器具有-第_輸人，其隸合複數 入之一輸入，及一第二輸入，其耦合該複數個邏輯閘之 一邏輯閘之固定邏輯值源，及一輸出，其耦合邏輯閘之 又一輸入。 6.如申請專利範圍第5項之積體電路，其特徵為藉由測試該 87095 1280379 配備而提供選擇訊號。 7.如申請專利範圍第5項之積體電路，其特徵為自複數個輸 入通過一專用輸入來提供選擇訊號。 87095 2-