TWI269365B - Substrate process and structure for embedded component - Google Patents

Description

1269365 16265twf.doc/m 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種基板製程，且特別是有關於一種 内埋元件（embedded component)之基板製程及其結構。 【先前技術】 ^ ϋ 一般而言，線路基板主要是由多層經過圖案化的線路 層(patterned circuit layer)以及介電層（dielectric丨吵⑷交替 疊合所構成。其中，圖案化線路層是由銅箔層(c〇pperf〇il) 經過微影與蝕刻製程定義形成，而介電層配置於圖案化線 路層之間，用以隔離圖案化線路層。此外，相疊之圖案化 線路層之間是透過貫穿介電層的鍍通孔(plating Thr〇ugh Hole，PTH)或導電孔道(conductive via)而彼此電性連接。最 後，在線路基板的表面配置各種電子元件(主動元件、被動 元件）.’並藉由内部線路之電路設計而達到電子訊號傳遞 (electrical signal propagation)之目的。 然而’隨著市場對於電子產品需具有輕薄短小且攜帶 ^更=需求’因此在目前的電子產品中，係將原先焊接於 、、泉路基板的電子元件設料可埋設於線路基板之内部的一 =元^如此可以增加基板表面之佈局面積，以達到電 =品_化之目的。但是在習知使_㈣子 術中，於壓合線路層以及介電声 _ 丨弘層以形成基板時，由於介電 化處理之後’多為不易產生形變的固化態， 層之間仍有許多未填滿的空 隙’这教_但料影_合時騎細埋元件之結合 5 1269365 16265twf.doc/m 會影響壓合時内埋元件與接點的對位。此外，在單 層之、Ϊ路基板中，介電層的厚度通常比内埋元件的 ^月二『易造成無法將元件内埋人基板之中等問題。 本务月的目的就是在提供一種内埋元 及其結構，叹善核心層翻埋元狀_結合性。衣私 本發明提出一種内埋元件之基板製程。首先，提供一 一金屬層以及一内埋元件，該第一金屬層至少具有二第 :凸點，其對應連接該内埋元件；接著，放置内埋元件於 :核^層之一埋孔中；提供一第二金屬層，且該第二金屬 二^少具有二第二凸點，其對應内埋元件；之後，依序壓 ，第二金屬層、核心層以及第二金屬層，以使該二第一凸 點，該二第二凸點分別電性連接該内埋元件；最後，圖案 化第一金屬層，以形成一第一線路層；以及圖案化第二金 f層，以形成一第二線路層，且該内埋元件電性連接於該 第一線路層與該第二線路層之間。 本發明提出另一種内埋元件之基板製程。首先，放置 一内埋元件於一核心層之一埋孔中；接著，提供一第一金 屬層，該第一金屬層至少具有二第一凸點，其對應該内埋 70件；提供一第二金屬層，該第二金屬層至少具有二第二 凸點，其對應該内埋元件；之後，依序壓合第一金屬層、 核心層以及第二金屬層，以使該二第一凸點與該二第二凸 點分別電性連接該内埋元件；最後，圖案化第一金屬層， 以形成一第一線路層；以及圖案化第二金屬層，以形成一 1269365 16265twf.doc/m 第二線路層，且該内埋元件電性連接於第一線路層與第二 線路層之間。 ^ ^依照本發明的一實施例所述，上述之核心層例如由一 第-介電層、-第二介電層以及一第三介電層依序堆疊而 " 成，第一與第三介電層例如呈半固化態，而第二介電層例 如呈固化態。 依照本發明的-實施例所述，上述之核心層例如由多 • 層介電層依序堆疊而成，而這些介電層之至少一例如呈半 固化態。 依照本發明的一實施例所述，其中壓合第一金屬層、 核心層與第二金屬層之步驟中’更包括於第一金屬層配置 該二第-凸點之表面形成-第四介電層，再壓合該第四介 電層於核心層與第-金屬層之間。此外，第四介電層例如 呈半固化態。 依照本發明的-實施例所述，其中壓合第一金屬層、 如層與第二金制之步驟中，更包括於第二金屬層配置 該二第二凸點之表面形成一第五介電層，再壓合該第五介 電層於核心層與第二金屬層之間。此外，第玉 呈半固化態。 - —依心ϋ明的—貫施例所述，其中内埋元件可包括主 動元件或被動元件。 本發明提出另-種内埋元件之基板結構，包括一核心 層、-第-線路層、-第二線路層以及一内埋元件。核心 層具有-第-表面以及-第二表面，該核心層係由多層介 f.doc/m 電層堆疊而成’且這些介電層包括至少—半 層。其中，第-線路層位於第一表面二： 具有二第一凸點，且第二線路層位於第二表面:路J至二 路層至少具有二第二凸點。此外，内埋 f 一為 中，並以半固化態介電層所包覆，且内埋 性H層 二第一凸點以及該二第二凸點。 '逑接4 依照本發明的-實施例所述，其中這些介電層還可包 括至少-固絲'介電層，科固化態介電層㈣化 層相疊。在另-貫施例中’核d例如由多數個半固化能 介電層堆疊而成。 〜 本發明因採用凸點（bump)作為連接内埋元件之導通 結構’以使内埋it件與其上下兩側的第—表面線路層以及 第二表面線路層電性相連。由於内埋元件被埋人於基板之 核心層中，故能減少基板表面的銲點數，並增加基板的空 間利用性。此外，半固化態介電層能將内埋元件緊密包覆， 故能加強核心層與内埋元件之間的接合性。另外，電性連 接二線路層之内埋元件具有錢通孔（pTH)之作用，即可 用以作為電子訊號的傳遞路徑。如此—來，便能減少基板 内鍍通孔的數量。 為讓本㈣之上述和其他目的、龍和優點能更明顯 重’下文轉較佳實闕，魏合所 明如下。 卜叶、、、田况 【實施方式】 圖1〜圖5緣示本發明第一實施例之一種内埋元件之 1269365 16265twf.doc/m 基板製程的示意圖。首先，請參考圖〗，提供—μ 一公 層U0以及一内埋元们20，而内埋元件= 合（Hot pressing)技術熔接於預先形成於第—金】〇 ，二凸點112、114。其中，第一金屬層11〇之材質曰例如 疋銅，此二凸點112、114例如是電鑛所產生的銅凸點。告 内埋元件12〇之二電極122、124對應放置於第一金屬^ 110之二凸點112、114上時’可經由高溫熱壓合電極端二 焊料（未繪示），使得第一金屬層11〇之二凸點丨^、。# 與内埋元件120之二電極122、124牢固接合。此外，望一 金屬層則配置此二凸點112、114之表面更可選擇性= 成一第四介電層130。當凸點112、114刺穿第四介電層13〇 之後，^點112、114之頂端可突出於第四介電層13〇^上。 其中，第四介電層13〇例如是玻璃氧基樹脂(fr_4、fr_5)、 雙順丁烯一酸醯亞胺(Bismaleimide_Triazine，bt)或者環氧 樹脂(epoxy resin)等浸潰（prepmg)介電材料。 义平 ^接著，請參考圖2，提供一核心層M0，此核心層14〇 係由夕層^電層堆疊而成。其中，這些介電層例如是由預 先製作的第-介電層142、第二介電層144以及第三介電 層^46組^而成，第二介電層144例如為固化態介電層， =第一、第二介電層142、146例如為半固化態介電層，與 第四介電層130之材質相同。也就是說，第一、三介電層 142/ 146於常溫下同時具有流體的形變特性以及固體的粒 子攱?κ特性，當第_、三介電層142、146受熱固化後，則 不再有流體的形變特性。雖然本實施例中，係以三層之介 1269365 16265twf.doc/m 電層為例，而固化態之第二介電層144位於半固化態之第 一與第三介電層142、146之中，但不以此為限。 承上所述，當第一、第二以及第三介電層142、144、 146堆疊之後，於核心層140中形成一埋孔148，其例如是 貫穿核心層140的一貫孔。此埋孔148位於核心層MO中， 且埋孔148是用以置放内埋元件120。在本實施例中，形 成埋孔148的方式例如是機械鑽孔。在另一較佳實施例 中，形成埋孔148的方式例如是雷射成孔。 接著，請參考圖3，將内埋元件120放置於核心層140 之一埋孔148中。在本實施例中，内埋元件12〇例如是電 晶體等主動元件，或是電感、電阻、電容等被動元件，而 内埋元件120之電極122、124與其上方的第一金屬層11〇 電性連接。此外，核心層140的下方更可配置一第五介電 層丨5〇以及一第二金屬層160，第五介電層15〇與第一、 二介電層142、146同樣是半固化介電層。第二金屬層16〇 之材質例如為銅，且其具有二凸點162、164，例如是銅凸 點，對應於内埋元件12〇之電極122、124。在後續之壓合 製程中，係以第一金屬層110、第四介電層120、核心層 140第五介電| 15〇以及第二金屬| 16〇白勺基板結構為範 例進行說明，但不以此為限。 請參考圖4,壓合第一金屬層11〇、第四介電層13〇、 内埋元件120、核心層14〇、第五介電層ISO以及第曰二金屬 層160。由於第四介電層13〇、核心層140之第一、三介電 層142、146以及第五介電層15〇均為半固化態之介電層， 1269365 16265twf.doc/m 因此在麼合的過程中，核心層14〇之埋孔148被流動形變 的半固化態介電層142、146所填滿，且包覆於内埋元件 120之周圍表面’以加強核心層14G與内埋元件12〇之接 合性。上述之壓合過程例如是以熱壓合的方式具體實施， ，後，半固化態之介電層130、142、146、150再以紫外光 照射或加熱的方式予以固化成型。 、 一八在圖4中，第一金屬層110之二凸點112、114與第 一至屬層160之二凸點162、164於上述壓合步驟中分別電 ^連接於内埋元件12G之上、下兩側，因此能夠達到傳遞 電^訊號之功效。值得注意的是，與第一金屬層110以及 第一金屬層160電性相連的内埋元件13〇以及凸點112、 162、164形成貫穿基板之二導柱，其與習知鍍通孔 具有相同之作用，即可用以作為電子訊號的傳遞路徑。如 此一來，便能在不影響電子訊號傳遞的情形之下，減少基 板内鍍通孔的數量。 土 接著，請參考圖5，第一金屬層110以及第二金屬層 1 一60經過蝕刻之後，形成圖案化之第一線路層u加以及第 二線路層160a，以作為訊號傳輸之媒介。由於内埋元件12() 透過一凸點112、114、162、164電性連接於圖案化後之第 一線路層110a以及第二祕層⑽a，@此不需再進行習 头鑽孔包鍍等鐘孔製程，以節省基板製程的時間以及成 本。此外，利用凸點…、^心刚作為第一線路層 ll〇a以及第二線路層16〇a連接内埋元件之導通結 構’亦可提高訊號傳遞間的電性以及可靠度，以避免訊號 11 1269365 16265twf.doc/m 失真。 請參考圖6〜圖10，其緣示本發明第二實施例之一種 内埋7〇件之基板製程的示意圖。有關圖6之第—金屬層㈣ 與内埋元件120的熱壓合步驟，請參考圖！之說明，相同 的^虎代表相同的構件’在此不再贅述。在圖7之步驟中， 本貫施例提供由多數個介電層242、244、施所堆最之_ 核心層240，且這些介電層242、244、246之至少二或全 2電層係呈半©化態。也就是說，至少—介電層且 有流體的形變雜以相體的粒子凝料性即可。在本ς W列中’係以三層半固化態之介電層242、244、24筋 二ΐ不以此為限。此外’核心層240例如以機械鑽 孔J雷射成孔等方式形成一適當深度之埋孔248，例= 貝孔或一凹孔，如第一實施例所述。 疋 接著’在後續圖8之堆疊步驟、圖9之壓合步驟以 圖〇之圖案化之步驟，係以第—金屬層11G、第四介電爲 、核心層·、第五介電層15〇以及第二金屬層⑽二 土板結構為範舰行說明’但抑此為限。請參考圖8 > 堆豐步驟包括：將魄元件12〇放置於核心、層之^ =248 * ’且内㈣件m與其上方之第—金屬層⑽! !生連接。此外’核心層24〇的下方還可配置—第五介^ =以及—第二金屬層16。’第二金屬層16。具有二^ 162、164，其對應於内埋元件12〇。接著，如圖9 .4 以熱壓合的方式壓合第一金屬層11()、第四介電層13〇、’ 埋轉120、核心層240、第五介電層15〇以及第二= 12 1269365 16265twf.doc/m 160由於第四"電層、核心層2仙以及第五介電層 均為半固化怨之介電層，因此在壓合的過程中，核心層 . 之埋孔248被流動形變的半固化態介電層請、％2、^、 246 150所填滿，且包覆於内埋元件之周圍表面，以 • 加強核心層240與内埋元件120之接合性。之後，再將第 四"=層130、核心層24〇以及第五介電層15〇固化成型。 最後，请參考圖10，圖案化第一金屬層110以及第二 • 金屬層I60以形成第一與第二線路層110a、160a，且内埋 兀件120與圖案化後之第一線路層u〇a以及第二線路層 160a電性導通。其中，内埋元件12(H列如是主動元件或被 動元件。 請參考圖11〜圖14，其繪示本發明第三實施例之一 種内埋元件之基板製程的示意圖，相同的標號代表相同的 構件。圖11之步驟包括提供一核心層140，並將一内埋元 件120放置於核心層14〇之一埋孔148中，而非如第一實 施例所述先將内埋元件12〇固定於第一金屬層u〇上。其 中’核心層140例如是由預先製作的第一介電層142、第 二介電層144以及第三介電層146組合而成，第一、第三 介電層142、146例如為半固化態之介電層，而第二介電層 144例如為固化態之介電層，但不此為限。此外，埋孔ι48 例如是以機械鑽孔或雷射成孔等方式所形成之一貫孔，如 第一實施例所述。 接著，請參考圖12，提供一第一金屬層110以及一第 二金屬層160，第一金屬層n〇具有二凸點ι12、n4，而 13 1269365 16265twf.doc/m 第二金屬層160具有二凸點162、164，其分別對應於内埋 元件120之二電極122、124。此外，核心層140與第二金 屬層160之間還可選擇性配置一第五介電層150。當第— 金屬層110與第二金屬層160完成凸點112、114以及凸點 162、164之對位之後，即可進行第一金屬層u0、第四介 電層130、核心層140、第五介電層i5〇以及第二金屬層 160的堆疊步驟。之後，如圖13所示，壓合第一金屬層11〇、 第四介電層130、内埋元件120、核心層140、第五介電層 150以及第二金屬層16〇，此時，内埋元件12〇與第一金屬 層110之凸點112、114以及第二金屬層160之凸點162、 164電性連接，而核心層140之埋孔148被半固化態之第 一、第二介電層142、146、第四介電層130以及第五介電 層150所填滿，且包覆於内埋元件12〇之周圍表面，以加 強核心層140與内埋元件12〇之接合性。 最後’請參考圖14，圖案化第一金屬層η〇以及第二 金屬層160以形成第一與第二線路層n〇a、16〇a，且内埋 元件120與圖案化後之第一線路層以及第二線路層 160a電性導通。其巾，内埋元件⑽爿如是主動元件或被 動元件。 。月芩考圖15〜圖18,其繪示本發明第四實施例之一 種内埋7G件之基板製程的示意圖，相同的標號代表相同的 構件。在圖15之步驟中，提供由多數個介電層242、244、 246所堆g之—核心層24Q，並將一内埋元件⑽放置於核 心層240之一埋孔248中。其中，這些介電層242、244、 14 1269365 16265twf.doc/m 246之至少一或全部介電層係呈半固化態。也就是說，至 少一介電層同時具有流體的形變特性以及固體的粒子凝聚 特性即可。在本實施例中，係以三層之介電層Μ]、2料、 246為範例説明，但不以此為限。此外，埋孔2招例如是 ‘ 以機械鑽孔或雷射成孔所形成的一貫孔。 接著，在後續圖16之堆疊以及凸點定位之步驟、圖 Π之壓合步驟以及圖18之圖案化步驟均與第三實施例之 _ 圖12〜圖μ之步驟相同，内埋元件丨2〇最後被第介雷 層⑽、核心層140以及第五介電層150^被== 層140與内埋元件12〇之接合性。此外，内埋元件12〇 方之第—線路層_以及下方之第二線路層16加 笔生‘通’以形成一内埋元件之基板結構。 由以上第 第四實施例可知，本發明之内埋元件的 土板製程及其結構具有下列優點： (2) 本發明採用凸點（bump)作為二線路層連接内埋 元件之導通結構，以提高訊號傳遞間的電性以及可 靠度，故能避免訊號失真。 本發明以至少一半固化態介電層將内埋元件包覆 於核心層中，由於半固化態介電層同時具有流體的 形變特性以及固體的粒子凝聚特性，能充分地將核 心層與内埋元件間的空隙填滿，故能加強核心層與 内埋元件之間的接合性。 承上所述，由於内埋元件被埋入於基板之核心層 中，不會佔用基板表面的空間，故能減少基板表面 15 (3) I2693^5twfdoc/i 的在于點數，並增加基板的空間利用性。 (4)再者，與第一、第二金屬層電性相連的内埋元件γ 及凸點形成貫穿基板之二導柱’其與習知鍍通孔= 有相同之作用，故能減少基板内鍍通孔之數量f 雖然本發明已以較佳實施例揭露如上，然苴並。 限定本發明，任何熟習此技藝者，在不脫離本發明 祕圍内:當可作些許之更動與潤飾，因此本發日^^ fe圍當視後附之申請專利範圍所界定者為準。 μ又 【圖式簡單說明】 圖1〜圖5繪示本發明第一實施例之一 基板製程的示意目。 ㈣兀件之 圖，圖輯示本發明第二實施例之—種内埋元件之 基板製程的示意圖。 種内埋元件 圖11〜圖14繪示本發明第三實施例之一 之基板製程的示意圖。 之一種内埋元件 圖15〜圖18繪示本發明第四實施例 之基板製程的示意圖。 【主要元件符號說明】 Η0 :第一金屬層 112、114 :凸點 120 :内埋元件 122、124 :電極 130 :第四介電層 140 :核心層 16 1269365 16265twf.doc/m 142 :第一介電層 144 :第二介電層 146 :第三介電層 148 :埋孔 150 :第五介電層 160 ·•第二金屬層 162、164 :凸點 110a :第一線路層 160a :第二線路層 240 :核心層 242、244、246 :介電層 248 :埋孔

17

Claims (1)

1. 1269365 16265twf.doc/m 十、申請專利範圍： 1·一種内埋元件之基板製程，包括·· 提供一第一金屬層以及一内埋元件，該第一金屬層至 少具有二第一凸點，其對應連接該内埋元件； 放置該内埋元件於一核心層之一埋孔中； 提供一第二金屬層，且該第二金屬層至少具有二第二 凸點’其對應該内埋元件； 依序墨合該第一金屬層、該核心層以及該第二金屬 層’以使該二第一凸點與該二第二凸點分別電性連接該内 埋元件； 圖案化該第一金屬層，以形成一第一線路層；以及 圖案化該第二金屬層，以形成一第二線路層，且該内 埋7〇件電性連接於該第一線路層與該第二線路層之間。 。2·如申請專利範圍第1項所述之内埋元件之基板製 ，中該核心層係由一第一介電層、一第二介電層以及 ，一介電層依序堆疊而成，該第一與第三介電層呈半固 化態，而該第二介電層呈固化態。 ^如巾料利範圍第2項所述之⑽元件之基板絮 二爲？中該與第三介電層於·合該第—金屬層、該相 及該第二金屬層之步驟中，更可填人於該埋孔中， 並G復於該内埋元件之周圍表面。 2中請專利範圍第2項所述之内埋元件之基板製 二”中層之該埋孔係為—貫 一、 第二與第三介電層。 …”亥弟 1269365 16265twf.doc/m 5·如申請專利範圍第1項所述之内埋元件之基扳製 程，其中該核心層係由多層介電層依序堆疊而成，而該些 介電層之至少一係呈半固化態。 6·如申請專利範圍第5項所述之内埋元件之基板製 転，其中该半固化態介電層於壓合該該第一金屬層、核心 層以及該第二金屬層之步驟中，更可填入於該埋孔中，並 包覆於該内埋元件之周圍表面。 , 7·如申請專利範圍第5項所述之内埋元件之基板製 程，其中該核心層之該埋孔係為一貫孔，其貫穿該些介電 層。 8·如申請專利範圍第丨項所述之内埋元件之基板製 知，其中开>成该埋孔之方式包括機械鑽孔或雷射成孔。 9·如申請專利範圍第1項所述之内埋元件之基板製 程，其中壓合該第一金屬層、該核心層與該第二金屬層之 步驟中’更包括於該第一金屬層配置該二第一凸點之表面 形成一第四介電層，再壓合該第四介電層於該核心層與該 1 第一金屬層之間。 10·如申請專利範圍第9項所述之内埋元件之基板製 程，其中該第四介電層呈半固化態。 、 Π·如申請專利範圍第1項所述之内埋元件之基板製 私，其中壓合該第一金屬層、該核心層之步驟中，更包括 於該第二金屬層配置該二第二凸點之表面形成一第五介電 層，再壓合該第五介電層於該核心層與該第二金屬層之間。 12·如申請專利範圍第u項所述之内埋元件之基板製 19 1269365 16265twf.doc/m 程，其中該第五介電層呈半固化態。 · 〗3.如申請專·圍第】項賴之_ 程，其中該内埋元件包括主動元件或被動元件。土衣 I4.一種内埋元件之基板製程，包括： 放置一内埋元件於一核心層之一埋孔中； 提供一第一金屬層，該第一金屬層罝 點’其對應該内i里元件； 有—弟-凸 點 提供一第二金屬層，該第二金屬層至少 ’其對應該内埋元件； 一 層 ，金屬層、該核心層以及該第二金屬 埋元件；—弟—凸點與該三第三凸點分別連接該内 圖案化該第—金屬層’以形成—第-線路層；以及 埋元該第二金屬層’以形成—第二線路層，且該内 件电性連接於該第一線路層與該第二線路層之間。 浐，申請專利範圍第14項所述之内埋元件之基板製 —第=人'^核心層係由—第—介電層、—第二介電層以及 —;ι電層依序堆疊而成，該第一與第三介電層呈半固 化恕，而該第二介電層呈固化態。 程，=·如'請專利範圍第15項所述之内埋元件之基板製 心中"亥第一與第三介電層於壓合該第一金屬層、該核 =以及邊第二金屬層之步驟中，更可填入於該埋孔中， 、’匕覆於該内埋元件之周圍表面。 17·如申請專利範圍第15項所述之内埋元件之基板製 20 1269365 16265twf.doc/m 程，其中該核心層之該埋孔係為一貫孔，其貫穿該第一、 第二與第三介電層。 18·如申請專利範圍第14項所述之内埋元件之基板製 私’其中該核心層係由多層介電層依序堆疊而成，而該些 介電層之至少一係呈半固化態。 19·如申清專利範圍第18項所述之内埋元件之基板製 =其㈣半固化態介電層於壓合該該第—金屬層、核心 二二及及第—金屬層之步驟中，更可填人於該埋孔中，並 匕後於該内埋元件之周園表面。 程，t·如申清專利範圍第18項所述之内埋元件之基板製 屑。”中孩核〜層之該埋孔係為一貫孔，其貫穿該些介電 二形成該埋孔之方式包括機械鑽孔或雷射成孔。 程，其;圍/1項所述之内埋元件之基板製 驟中，Φ ^ 口 1屬層、孩核心層與該第二金屬層之步 第四介4括Γί第一金屬層配置該二凸點之表面形成— 屬層之ί 合該第四介電層於該核心層與該第一金 程述之内埋元件之基板製 於讀第m 屬層5亥核心層之步驟中，更包括 金屬層配置該二第二凸點之表面形成二ΐ:; 21 1269365 16265twf.doc/m 層，再壓合該第五介電層於該核心層與該第二金屬層之間。 中叫專利|&圍第24項所述之内埋元件之基板製 其中該第五介電層呈半固化態。 二·二申凊專利範圍$ 14項所述之内埋元件之基板製 ，、忒内埋7〇件包括主動元件或被動元件。 27·—種内埋元件之基板結構，包括：Μ*,:!士具有一第一表面以及-第二表面，該核心 =;層電:電層堆4而成一電層包括至少-半 一苐一線路層，位於該第 少具有二第一凸點； 一第二線路層，位於該第二表面上 少具有一第二凸點；以及 電声所二配置於該核心層中，並以該半固化態介 電二匕设，且该内埋元件電性連接該二第一 程 程 表面上，該第一線路層至 該第二線路層至 二第二凸點 凸點以及該 構，盆视㈣27項所述之内埋元件之基板結 構八中邊些介電層還包括至少固化態介電層與_化態介朗相疊。^科’而斜 構，鄕㈣27销叙岐元件之基板結 構^如=專利範圍第27項所述之内埋轉:=結 ”内埋7〇件包括主動元件或被動元件。 22