1269265 (1) 九、發明說明 【發明所屬之技術領域】 本發明乃關於，例如適用於顯示裝置的驅動電路之移 位暫存器，以及具備此移位暫存器之顯示裝置。 【先前技術】 於影像顯示裝置等的顯示裝置當中，由於是以多數的 φ 各像素來生成影像，因此設置有用於驅動上述各像素之資 料信號線驅動電路及掃描信號線驅動電路。於上述的資料 信號線驅動電路及掃描信號線驅動電路當中，以往爲了取 得於取樣所輸入的影像信號之際的時序，或是爲了製作供 應至各條掃描信號線之掃描信號，而廣爲採用移位暫存器 〇 本申請案之申請人，係提出於先前第9圖所示般之電 路構成來做爲如此的移位暫存器（專利文獻1 )。 φ 參照第9圖，移位暫存器1 0 1於各段當中具備設定· 重置型觸發電路（圖中爲SR — FF) 102，及類比開關103 。此外，係構成爲於移位暫存器1 0 1當中輸入有啓始脈衝 SSP及相位互爲不同的2個時脈信號SCK · SCKB。 上述設定•重置型觸發電路（以下僅稱爲觸發電路） 102，係由輸入於S端子之設定信號成爲活躍（Active) 而被設定，而使來自於Q端子的輸出信號Q ( Ql、Q2… …）成爲High (高電平）。之後，即使設定信號成爲非 活躍（Inactive )，亦可持續保持該輸出狀態，而輸入於 -5- (2) 1269265 S端子之設定信號係被重置爲成爲活躍，使輸 爲Low (低電平），即使設定信號成爲非活躍 一個設定信號成爲活躍爲止，持續保持該輸出 於各個觸發電路1 02當中，於位於圖的左 的觸發電路1 02 — 1當中，係輸入有啓始脈衝 設定信號。於第2段之後的觸發電路1 02當中 自於各個對應前一段的觸發電路1 02之類比開 出信號X ( XI、Χ2……），而做爲設定信號 各個觸發電路102當中，輸入有來自於各個對 觸發電路102之類比開關103的輸出信號X …），而做爲重置信號。 於從所對應的觸發電路1 02當中輸出輸出 :! 、Q2……）的期間當中，各個類比開關103 態，並輸出時脈信號s C Κ或S C Κ Β而做爲輸 X 1、Χ2……)，此係做爲移位暫存器的輸出 Φ 。更詳細的來說，對應奇數段的觸發電路1 02 ^ 1〇3，係輸出時脈信號SCK，對應偶數段的觸 之類比開關103，係輸出時脈信號SCKB。 設置於類比開關1 03之反相器1 04，係用 相反的控制信號，於構成類比開關1 〇 3之： PMOS電晶體及NMOS電晶體的各個閘極。 如上所述般，爲這些輸出信號X之時脈ff 是時脈信號SCKB，係做爲設定信號而被輸入 段（後一段）的觸發電路1 02，並且亦做爲重 出信號Q成 ，亦可至下 狀態。 端之第1段 S S P而做爲 ，輸入有來 關1 0 3的輸 。此外，於 應後一段的 (X2 、 X3… 信號Q ( Q1 成爲導通狀 出信號X ( 信號而輸出 之類比開關 發電路102 來供應互爲 S相並聯之 |號SCK或 於各個下一 置信號而被 -6 - (3) 1269265 輸入於各個前段（前一段）的觸發電路1 02。 於如此的構成當中，於第1段的觸發電路1 02 一1當 中，係輸入有啓始脈衝S S P而做爲設定信號，一旦設定第 1段的觸發電路1 0 2 - 1，則輸出信號Q1成爲高電平。 由於從第1段的觸發電路1 〇 2 - 1所輸出之輸出信號 Q爲高電平，而導通對應第1段的觸發電路1〇2— 1之類 比開關1 0 3 — 1，從類比開關1 0 3 — 1當中輸出時脈信號 Φ SCK而做爲輸出信號XI，此係做爲移位暫存器101的第 1段的輸出信號而輸出。 此外，由於爲時脈信號S C K之輸出信號X 1係做爲設 定信號而被輸入於第2段的觸發電路1 02 — 2，因此第2 段的觸發電路102- 2被設定，'而與上述相同，輸出信號 Q2成爲高電平，對應第2段的觸發電路1 02 — 2之類比開 關1 〇3 — 2，成爲導通狀態，並從類比開關1 03 — 2當中輸 出時脈信號SCKB來做爲輸出信號X2，此係做爲移位暫 Φ 存器1 〇 1的第2段的輸出信號而輸出。 之後，與上述相同，由於爲此時脈信號SCKB之輸出 信號X2係做爲設定信號而被輸入於第3段的觸發電路 102 — 3，因此第3段的觸發電路102 - 3被設定，輸出信 號Q 3成爲高電平。此外，爲此時脈信號S C K B之輸出信 號X 2亦做爲重置信號，而被輸入於前一段，亦即第】段 的觸發電路1 0 2 — 1，因此第1段的觸發電路1 〇 2 — 1被重 置，輸出信號Q1成爲低電平，對應第1段的觸發電路 1 〇 2 — 1之類比開關1 0 3 — 1成爲非導通。 -7- (4) 1269265 於各段當中依序進行如此的觸發電路1 Ο 2的設定•重 置動作，以及依據此之類比開關1 03的開閉動作，藉此可 從上述移位暫存器101當中，輸出具備與時脈信號SCK · SCKB相同寬度且互不重疊之輸出信號X ( XI、Χ2……） 〇 此外，於專利文獻2當中係記載有，關於可確實消除 * 輸入於資料線驅動電路及掃描線驅動電路之時脈信號及反 相位時脈信號的相位差，並且不會擴大驅動電路的佈局面 積之，配置於資料線驅動電路及掃描線驅動電路的前段之 時脈信號相位差校正電路。 (專利文獻1 )日本特開2 0 0 1 - 1 3 5 0 9 3號公報（2 0 0 1 年5月1 8曰公開，所對應的美國專利爲 USP No.6,724,361 B1 Date of Patent: Apr. 20, 2004) (專利文獻2 )日本特開平1 1 -2823 97號公報（1999 年10月1 5曰公開） Φ 然而，於上述以往的移位暫存器1 0 1的構成當中，乃 | 具有於時脈信號SCK · SCKB產生相位偏移的情況下，可 能使移位暫存器1 〇 1產生錯誤動作之問題點。 關於上述錯誤動作，採用第1 0圖來說明。第1 〇圖係 顯示移位暫存器1 〇 1的動作之時序圖，係顯示於時脈信號 SCK · SCKB產生相位偏移的情況。於時脈信號SCKB的 相位，往對於時脈信號SCK的相位爲較遲的方向偏移。 於啓始脈衝S SP的上升（A )之際，第1段的觸發電 路1 02 - 1被設定，輸出信號Q1成爲高電平。於輸出信 -8- (5) 1269265 號Q1成爲高電平之間，由於對應第1段的觸發電路102 —1之類比開關1 03 — 1爲導通，因此時脈信號SCK做爲 輸出信號X1而被輸出。之後，由於此輸出信號X1亦做 爲設定信號而被輸入於第2段的觸發電路1 〇2 - 2，因此 於此輸出信號X1的上升（B )之際，第2段的觸發電路 102-2被設定，輸出信號Q2成爲高電平。 在此，由於時脈信號SCKB的相位對時脈信號SCK 的相位偏移，因此存在時脈信號SCK及時脈信號SCKB 均爲高電平之期間。因此，相當於時脈信號S CKB的延遲 量（偏移）之斜線之多餘的脈衝PP，係做爲輸出信號X2 ，而於原來的時脈信號SCKB脈衝PPP之前被輸出。由於 第3段的觸發電路102-.3以此輸出信號X2爲設定信號 ，因此，應於原先的（D )時序被設定者，係由於此多出 的輸出信號X2而於（C )時序被設定。 結果爲，從對應第3段的觸發電路102— 3之類比開 φ 關1〇3 — 3當中，輸出信號X3與輸出信號XI於相同時序 被輸出，第3段以後的觸發電路均同時被設定，使移位暫 存器1 0 1無法正常動作而產生錯誤動作。
此外，如此之時脈信號SCK · SCKB的相位偏移，於 時脈信號S C K · S C KB於移位暫存器1 〇 1內部傳送之間亦 會產生。因此，即使於移位暫存器1 0 1的信號輸入側當中 ，具備記載於上述專利文獻2之時脈信號相位差校正電路 ，亦僅能對應於輸入於移位暫存器1 01之前的相位偏移， 而於移位暫存器101內部當中產生時脈信號SCK· SCKB (6) 1269265 的相位偏移的情況下，仍會產生錯誤動作。 【發明內容】 本發明乃鑑於上述問題點而創作之發明，目的在於實 現，即使於輸入於移位暫存器之相位互爲不同的2個時脈 信號之間產生相位偏移，亦不會產生錯誤動作而可正常動 作之移位暫存器，以及具備此移位暫存器之顯示裝置。
爲了達成上述目的，本發明之移位暫存器，係具備多 數段的設定·重置型觸發電路，並輸入有相位互爲不同的 2個時脈信號，其特徵爲於每個上述多數段的設定•重置 型觸發電路當中，設置，從往下一段的設定•重置型觸發 電路輸入之時脈信號的波形當中，去除與其他時脈信號的 波形重疊之部分，而生成無重疊之重疊去除時脈信號之相 位差檢測部，及採用該相位差檢測部所生成之重疊去除時 脈信號及該段的設定•重置型觸發電路的輸出信號Q ’而 於該段的設定•重置型觸發電路的輸出信號Q的輸出期 間中，輸出抽出上述重疊去除時脈信號後的信號，至下一 段的設定•重置型觸發電路，來做爲設定信號之波形時序 整形部。 根據此，設置於各段的相位差檢測部，可從往下一段 的設定•重置型觸發電路輸入之時脈信號的波形當中’去 除與其他時脈信號的波形重疊之部分，而生成重疊去除時 脈信號。因此即使於2個時脈信號之間產生相位偏移’且 存在波形重疊（均爲高電平或是均爲低電平）的期間’亦 -10- (7) 1269265 可於此相位差檢測部當中確實去除該部分，而可生成無重 疊的時脈信號（重疊去除時脈信號）。 各個波形時序整形部採用如此生成之重疊去除時脈信 號以及該段的觸發電路的輸出信號，於該觸發電路的輸出 信號的輸出期間當中，輸出抽出重疊去除時脈信號後的信 號，至下一段的設定•重置型觸發電路。 ‘ 因此，即使於2個時脈信號之間產生相位偏移，且存 在波形重疊的部分，此波形重疊的部分亦可於各段當中確 實去除，且採用無重疊的時脈信號（重疊去除時脈信號） 而使各個觸發電路動作，因而可防止多數的觸發電路同時 動作（設定）之錯誤動作，而可進行正常的移位動作。 爲了達成上述目的，本發明之顯示裝置的特徵爲，具 備由多數的像素所構成之顯示部，及連接於多數的資料信 號線，並供應寫入於上述像素之影像資料至各條資料信號 線之資料信號線驅動電路，及連接於多數的掃描信號線， φ 並供應控制上述影像資料之往上述像素的寫入之掃描信號 - ，至各條掃描信號線之掃描信號線驅動電路，並於此顯示 裝置當中，於資料信號線驅動電路及掃描信號線驅動電路 當中至少之一，具備移位暫存器。 因此，可提供一種可實現防止起因於上述般的移位暫 存器的錯誤動作之顯示問題之顯示裝置而達到效果。 本發明之其他目的、特徵、及優點，可藉由以下的記 載而充分明瞭。此外，本發明所帶來的利益，亦可藉由參 照附加圖面之下列說明而充分明瞭。 -11 - (8) 1269265 【實施方式】 1^下根據第1圖至第8圖來說明本發明的實施型態。 #胃明的移位暫存器，係適用於影像顯示裝置等的顯 $ ^ ®之資料信號線驅動電路及掃描信號線驅動電路，而 $胃爲必需採用相位互爲不同的多數的時脈信號，並依序 ^出輸出信號之裝置，則亦可適用於顯示裝置之外。以下
&例J子顯示適用本發明的移位暫存器於資料信號線驅動電 路的情況。 如第1圖所示般，本實施型態之移位暫存器1大致上 係具備觸發部2及錯誤動作防止部3而構成，例如採用於 第2圖所示之顯示裝置1〗的資料信號線驅,動電路14。 如第2圖所示般，上述顯示裝置π係具備顯示部i 2 ’及掃描信號線驅動電路1 3，及資料信號線驅動電路1 4 ，及控制電路1 5。
顯示部1 2係具備，由互爲平行之η條掃描信號線GL ......(GL1、GL2...... GLn )，及互爲平行之η條資料信 號線SL...... ( SL1、SL2……SLn )，及配置爲矩陣狀之 像素（圖中爲PIX) 16......。像素16係形成於，由互爲 鄰接的2條掃描信號線GL · GL及互爲鄰接的2條資料信 號線SL · SL所包圍的區域。爲了說明上的簡便，係設定 掃描信號線GL及資料信號線SL均爲n條，但是兩者的 數目當然可以不同。 掃描信號線驅動電路1 3具備移位暫存器1 7。該移位 -12- (9) 1269265 暫存器1 7係根據從控制電路1 5所輸入之時脈信 • GCK2以及啓始脈衝GSP，而依序產生供應至 的像素16之掃描信號線GL1、GL2……之掃描信 資料信號線驅動電路1 4具備移位暫存器1 1 8。相位互爲不同的2種時脈信號S C K · S C K B 脈衝SSP，係從控制電路15輸入至移位暫存器1 影像信號DAT從控制電路1 5輸入至取樣部1 8 φ 號線驅動電路1 4根據從移位暫存器1的各段所 號XI〜Xn，於取樣部18取樣影像信號DAT， 得到的影像資料，至連接於各列的像素1 6之資 SL1、S L 2...... 〇 控制電路1 5爲生成用於控制掃描信號線驅震 及資料信號線驅動電路1 4的動作之各種控制信 。關於控制彳g號’如上所述般，係具有時脈信號 GCK2· SCK· SCKB 及啓始脈衝 GSP· SSP 及: • DAT 等。 於本顯不裝置1 1爲主動矩陣型液晶顯示裝 下’如第3圖所示般，上述像素1 6係由，由場 所組成之像素電晶體S W，及包含液晶電容c L 容C P (可因應必要而附加輔助電容c s )所構成 的像素1 6當中，資料信號線s l介於像素電晶體 極及源極而與像素電容CP的一邊的電極連接， 體S W的閘極連接於掃描信號線〇 l，而像素電容 一邊的電極則連接於所有像素所共通之共通電極 號 GCK1 連接各行 號。 及取樣部 以及啓始 ，並且， 。資料信 輸出之信 並輸出所 料信號線 力電路1 3 號之電路 GCK1 · 影像信號 置的情況 效電晶體 之像素電 。於如此 S W的汲 像素電晶 CP的另 線（圖中 -13- (10) 1269265 未顯示）。 在此，若以PIX ( i，j )表示，連接於第i條的資料 信號線S L i及第j條的掃描信號線g L j之像素1 6 ( i、j爲 1 S i，j S η的範圍內的任意整數），則於該p丨X ( i，j ) 當中一旦選擇掃描信號線G Lj ’則像素電晶體S w導通， 而做爲施加於資料信號線SLi之影像資料之電壓，被施加 於像素電容C P。一旦於像素電容c P之液晶電容C L施加 φ 電壓的話，則液晶的穿透率或是反射率則被調變。因此， 若選擇掃描信號線GLj並往資料信號線s Li施加因應影像 資料之信號電壓的話，則可配合影像資料而改變該P IX ( i，j )的顯示狀態。 於顯示裝置1 1當中，掃描信號線驅動電路i 3選擇掃 描信號線G L，而往對應於選擇中的掃描信號線G L及資 料信號線SL的組合之像素1 6之影像資料，係藉由資料信 號線驅動電路1 4而輸出於各條資料信號線S l。藉此，各 • 個影像資料被寫入至連接於掃描信號線GL之像素1 6。此 外，掃描信號線驅動電路1 3依序選擇掃描信號線GL，資 料ig號線驅動電路1 4往資料信號線S L輸出影像資料。結 果爲各個影像資料被寫入至顯示部1 2的所有像素1 6，並 於顯示部1 2當中，顯示因應影像信號DAT之影像。 在此，從上述控制電路1 5至資料信號線驅動電路1 4 爲止之間，往像素1 6之影像資料係以時間分割的方式， 係做爲影像信號DAT而傳送，而資料信號線驅動電路1 4 於根據成爲時序信號之，在特定的週期下的貢獻率爲5〇 -14- (11) 1269265 %以下（於本實施型態當中爲50% )之時脈信號SCK ’ 以及相位與該時脈信號SCK具有1 80 °的不同之時脈信號 SCKB，以及啓始脈衝SSP之時序，從影像信號DAT當中 抽出各個影像資料。 具體而言，資料信號線驅動電路1 4的移位暫存器1 與時脈信號SCK · SCKB同步，藉由輸入啓始脈衝SSP， ^ 一邊依序移位相當於時脈的一半周期之脈衝一邊輸出，而 藉此生成每隔1個時脈週期之時序互爲不同之輸出信號 X 1〜Χη。此外，資料信號線驅動電路1 4的取樣部1 8於 各個輸出信號XI〜Χη的時序下，從影像信號DAT當中 抽出各個影像資料。 另一方面，掃描信號線驅動電路13的移位暫存器17 與時脈信號GCK1 · GCK2同步，藉由輸入啓始脈衝GCK ，一邊依序移位相當於時脈的一半周期之脈衝一邊輸出， 而藉此輸出每隔1個時脈週期之時序互爲不同之掃描信號 φ ，至各條掃描信號線GL1、GL2...... GLn。 ' 接下來說明採用於資料信號線驅動電路1 4之本實施 型態的移位暫存器1的構成及動作。 如第1圖所示般，移位暫存器1係具備觸發部2及錯 誤動作防止部3而構成。於觸發部2當中，於每一段中設 置設定•重置型觸發電路（圖中爲SR - FF) 21。於錯誤 動作防止部3當中，於每一段中設置錯誤動作防止電路 22。換曰之’移位暫存器丨於每一段中設置設定•重置型 觸發電路（以下僅稱爲觸發電路）2 1，並對應各個觸發電 -15- (12) 1269265
路21各自配設輸入有該輸出信號Q ( Qi、Q2……）之錯 誤動作防止電路22。於移位暫存器1當中係輸入有啓始 脈衝SSP，及相位互爲不同的2個時脈信號SCK · SCKB 〇 於觸發部2當中，於位於圖的左端之第1段的觸發電 路2 1 — 1中，係輸入有啓始脈衝S S P，藉此從左端的觸發 電路21開始，依序與時脈信號SCK · SCKB同步’而輸 鲁 出輸出信號Q(Qi、Q2......)。 設定•重置型觸發電路21係由輸入於s端子之設定 信號成爲活躍而被設定’而使來自於Q端子的輸出信號Q (Q1、Q2……）成爲High (高電平）。之後，即使設定 信號成爲非活躍，亦可持續保持該輸出狀態，而輸入於R 端子之重置信號係被設定爲活躍，使輸出信號Q成爲 Low (低電平），即使重置信號成爲非活躍，亦可至下一 個設定信號成爲活躍爲止’持續保持該輸出狀態。 φ 於各個觸發電路2 1當中，於位於圖的左端之第1段 的觸發電路2 1 - 1當中，係輸入有啓始脈衝S SP而做爲設 定信號。於第2段之後的觸發電路2 1當中輸入，輸入有 各個前一段的觸發電路2 1的輸出信號q ( Q 1、Q2……） 之錯誤動作防止電路22(所對應之錯誤動作防止電路22 )之輸出信號X ( X1、X2......)，而做爲設定信號。此 外，於各個觸發電路2 1當中，輸入有各個對應後一段的 錯誤動作防止電路22之輸出信號X ( X丨、χ2……），而 做爲重置信號。 -16- (13) 1269265 錯誤動作防止部3係用於，即使於時脈信號SCK及 時脈信號SCKB之間產生相位偏移，且波形於時脈信號 SCK及時脈信號SCKB之間重疊而均爲高電平的情況，亦 可防止移位暫存器1產生錯誤。錯誤動作防止電路22係 由相位差檢測部23及波形時序整形部24所構成。 相位差檢測部2 3係從輸入於下一段的觸發電路2 1之 時脈信號（SCK或是SCKB)的波形當中，去除與其他信 φ 號的波形（SCKB或是SCK)重疊的部分，而生成重疊去 除時脈信號。在此，相位差檢測部23檢測出時脈信號 SCK及時脈信號SCKB的波形，抽出（生成）時脈信號 SCK及時脈信號SCKB之未重疊的波形，而生成新的時脈 信號（重疊去除時脈信號）。 相位差檢測部23於奇數段及偶數段當中各自生成之 時脈信號互爲不同。奇數段用的相位差檢測部23a輸出輸 出信號A 1、A3……，而做爲奇數段用的時脈信號。輸出 φ 信號Al、A3……爲，從時脈信號SCK當中，去除時脈信 號SCK及時脈信號SCKB均成爲高電平之偏移的部分之 信號（參照第4圖）。偶數段用的相位差檢測部2 3 b輸出 輸出信號A2、A4……，而做爲偶數段用的時脈信號。輸 出信號A2、A4......爲，從時脈信號SCKB當中，去除時 脈信號SCK及時脈信號SCKB均成爲高電平之偏移的部 分之信號（參照第4圖）。藉由如此的生成新的時脈信號 ，奇數段用的時脈信號之輸出信號A 1、A 3……及偶數段 用的時脈信號之輸出信號 A2、A4......，均爲於高電平期 -17- (14) 1269265 間互不重疊之信號（參照第4圖）。
如此的相位差檢測部2 3 a · 2 3 b，例如於第5圖當中 如參照符號2 3 ( 1 )所示般，可由反或閘電路N〇R 1及反 相器IN V 1所構成。於此情況下，於奇數段用的相位差檢 測部23 ( 1 ) a當中，時脈信號SCKB直接輸入於反或閘 電路NOR1，並且時脈信號SCK介於反相器INV1而反轉 輸入於反或閘電路Ν Ο R 1。藉此，從反或閘電路Ν Ο R 1當 中，於時脈信號SCK爲高電平且時脈信號SCKB爲低電 平的期間，輸出高電平的信號。此係輸出信號A 1、A3… …（參照第4圖）。 此外，於偶數段用的相位差檢測部23 ( 1 ) b當中， 則與奇數段的情況相反。亦即，時脈信號SCK直接輸入 於反或閘電路NOR1，並且時脈信號 SCKB介於反相器 INV1而反轉輸入於反或閘電路NOR1。藉此，從反或閘電 路NOR1當中，於時脈信號 SCK爲低電平且時脈信號 S CKB爲高電平的期間，輸出高電平的信號。此係輸出信 號A2、A4……（參照第4圖）。 此外，從第4圖當中可得知’於此情況下，來自於奇 數段用的相位差檢測部23 ( 1 ) a的輸出信號A 1、A3…… 及來自於偶數段用的相位差檢測部23 ( 1 ) b的輸出信號 A2、A4……，係於互爲高電平的期間之間，各自具備相 當於時脈信號S CK · S CKB的偏移的量的間隔之信號。 再次參照第1圖，各個波形時序整形部24 ’於所對 應的觸發電路2 1的輸出信號Q ( Q 1、Q2......)爲高電平 -18- (15) 1269265 的期間，抽出由所對應的相位差檢測部23所生成之新的 時脈信號之輸出信號A ( A 1、A 2、A 3......)成爲高電平 的期間，而生成輸出信號X ( X1、X2……），並各自設 定爲下一段的觸發電路2 1的設定信號，而奇數段及偶數 段均相同的構成。 此外，各個波形時序整形部24的輸出信號X ( X 1、 X 2......)，係做爲移位暫存器1的輸出信號而輸出，並 φ 且亦做爲各個前段的觸發電路21的重置信號而輸入，而 重置各個前段的觸發電路2 1。亦即，於前段的觸發電路 2 1當中，至下一個設定信號成爲活躍爲止之間，該輸出 信號Q持續維持低電平。 如此的波形時序整形部24，例如於第5圖當中如參 照符號24 ( 1 )所示般，可由反及閘電路NAND1及反相 器INV2所構成。於反及閘電路NAND1當中，輸入有所 對應的相位差檢測部23之輸出信號A ( A1、A2、A3…… φ )，及所對應的觸發電路21的輸出信號Q ( Ql、Q2、Q3 ……）。反及閘電路NAND1的輸出介於反相器INV2而 反轉，而僅於所輸入的輸出信號A及輸出信號Q均爲高 電平的期間，成爲低電平的輸出。因此，從各個波形時序 整形部24 ( 1 )當中，僅僅於輸出信號A及輸出信號Q均 爲高電平的期間，藉由上述反相器INV2而輸出成爲高電 平之輸出信號X ( XI、X2……）（參照第4圖）。 接下來採用第4圖的時序圖來說明如此構成之移位暫 存器1的動作。一旦於第1段的觸發電路2 1 — 1中輸入啓 -19- (16) 1269265 始脈衝SSP來做爲設定信號，則第1段的觸發電路2 1 - 1 被設定（α )，輸出信號Q1成爲High (高電平）。 從觸發電路21- 1所輸出之輸出信號Q1成爲高電平 下，從對應第1段的觸發電路2 1 - 1之錯誤動作防止電路 22 — 1，詳細而言爲從該波形時序整形部24當中，於錯誤 動作防止電路22 - 1的相位差檢測部23a所生成之輸出信 號A1爲高電平的期間，輸出成爲高電平之輸出信號X1 , Φ 此係做爲移位暫存器1的第1段的輸出而輸出。 此外，此輸出信號X1亦做爲設定信號而輸入於第2 段的觸發電路2 1 — 2，藉此，第2段的觸發電路2 1 - 2被 設定（/3 )，與上述相同，第2段的觸發電路2 1 - 2之輸 出信號Q2成爲高電平。從觸發電路21 - 2所輸出之輸出 信號Q2成爲高電平下，從對應第2段的觸發電路2 1 - 2 之錯誤動作防止電路22 - 2，詳細而言爲從該波形時序整 形部24當中，於錯誤動作防止電路22 - 2的相位差檢測 • 部23b所生成之輸出信號A2爲高電平的期間，輸出成爲 高電平之輸出信號X2，此係做爲移位暫存器1的第2段 的輸出而輸出。 此輸出信號X2與上述相同，亦做爲設定信號而輸入 於第3段的觸發電路21 一 3，藉此，第3段的觸發電路2 1 一 3被設定（7 )，從所對應的錯誤動作防止電路22 - 3 當中’於輸出信號A3爲高電平的期間，輸出成爲高電平 之輸出信號X3，此係做爲移位暫存器1的第3段的輸出 而輸出。此外，此輸出信號X2亦做爲重置信號而輸入於 -20- (17) 1269265 前一段，亦即第1段的觸發電路2 1 - 1，藉此，第1段的 觸發電路2 1 - 1被重置（（5 )，輸出信號Q1成爲低電平 〇 輸出信號X 3與上述相同，亦做爲設定信號而輸入於 第4段的觸發電路2 1 - 4，藉此，第4段的觸發電路2 1 — 4被設定（ε )，此外，亦做爲重置信號而輸入於前一段 ，亦即第2段的觸發電路2 1 — 2，藉此，第2段的觸發電 • 路21-2被重置（；y)。 如此的觸發電路2 1的設定•重置動作以及依據錯誤 動作防止電路22之輸出信號X ( XI、X2……）的輸出動 作，係於移位暫存器1的各段當中依序進行，從上述移位 暫存器1的奇數段當中，輸出利甩奇數段用的時脈信號之 輸出信號Al、A3……的高電平期間之輸出信號XI、X3， 並且從移位暫存器1的偶數段當中，輸出利用未與奇數段 用的時脈信號之輸出信號A 1、A3……的高電平期間重疊 φ 之偶數段用的時脈信號之輸出信號A2、A4……的高電平 期間之輸出信號X2、X4，結果爲依序輸出互不重疊之輸 出信號 X ( X 1、X 2......)。 因此藉由設定如此的輸出信號X ( X1、X2……）爲 下一段的觸發電路2 1的設定信號，即使於時脈信號S CK • S CKB之間產生相位偏移，移位暫存器1亦不會產生錯 誤動作而可正常動作。 接下來說明上述錯誤動作防止電路22的其他構成例 。如上所述般，錯誤動作防止電路2 2係用於，即使於時 -21 - (18) 1269265 脈信號SCK及時脈信號SCKB之間產生相位偏移，且時 脈信號SCK及時脈信號SCKB均爲高電平期間的情況， 亦可防止移位暫存器1產生錯誤動作。 本發明之移位暫存器，具體而言係具備，生成去除時 脈信號SCK及時脈信號SCKB的重疊部分後的新的時脈 信號之相位差檢測部23，及抽出由所對應的相位差檢測 部23所生成之新的時脈信號之輸出信號A ( Al、A2、A3 φ ……）成爲高電平的期間，而輸出輸出信號X ( XI、X2 ……），並做爲設定信號而輸出於下一段的觸發電路2 1 之波形時序整形部24。 如此的相位差檢測部23及波形時序整形部24，可採 用邏輯電路及類比開關（類比手段）而形成種種構成，於 上述第5圖當中，係顯示由反或閘電路N0R1及反相器 IN V 1所構成之相位差檢測部23 ( 1 )及由反及閘電路 NAND1及反相器INV2所構成之波形時序整形部24 ( 1 ) •。 此外，關於採用類比開關之構成例，於第6圖、第7 圖係顯示，具備由類比開關所構成之2種波形時序整形部 24(2) 、24 ( 3 )之移位暫存器1。 於第6圖所示之波形時序整形部24 ( 2 )當中，從相 位差檢測部23 ( 1 )所輸出之輸出信號A ( Al、A2……） ，係直接做爲輸出信號X ( X1、X 2……）而輸出，因此 於來自於觸發電路21的輸出信號Q ( Ql、Q2……）爲高 電平的期間，類比開關AS W1爲導通狀態，而讓輸出信號 -22- (19) (19)
1269265 A ( A1、A2......)通過。 另一方面，於第7圖所示之波形時序_ 當中，係以從相位差檢測部23 ( 1 )所輸出 (Al > A2……）來控制類比開關 ASW2的 於輸出信號A ( Al、A2……）爲高電平的 於觸發電路21的輸出信號Q ( Ql、Q2…… 過，並做爲輸出信號X ( XI、X2……）而輸 此外，反相器INV3 · INV4係用來供應 號，於構成類比開關 AS W1 · AS W2之互相 電晶體及NMOS電晶體的各個閘極。 此外，NMOS電晶體 ΤΙ · T2係用： ASW1.· ASW2爲非導通的情況下，安定化 在此，由於類比開關 AS W1 · AS W2爲在導 高電平的信號者，因此於非導通狀態下，必 定類比開關 ASW1 · ASW2的輸出端爲低電 ，下拉），而採用NMOS電晶體ΤΙ · T2。 構成，於類比開關 AS W1 · AS W2爲導通狀 平信號的情況下，可採用 PMOS電晶體 Pul lup )的構成。 此外，第8圖係顯示其他的構成例，爲 關所構成之相位差檢測部23 ( 2 )之移位暫 8圖當中，於奇數段用的相位差檢測部23 比開關ASW3的開閉係由時脈信號SCKB來 時脈信號SCKB爲低電平的期間，使時脈ff !形部24 ( 3 ) 之輸出信號A 開閉，因此僅 期間，讓來自 )的高電平通 出。 相反的控制信 並聯之 PMOS 农於類比開關 該輸出端者。 通狀態下輸出 須強制性的設 平（Pulldown 此外，可因應 態下輸出低電 而形成上拉（ 具備由類比開 存器1。於第 (2 ) a中，類 控制，僅僅於 丨5虎s C K通過 -23- (20) 1269265 ，而做爲輸出信號A 1、A3來輸出。此外，於偶數段用的 相位差檢測部23 ( 2 ) b中，類比開關AS W3的開閉係由 時脈信號SCK來控制，僅僅於時脈信號SCK爲低電平的 期間，使時脈信號SCKB通過，而做爲輸出信號A2、A4 來輸出。 於此情況下，反相器INV5亦用來供應相反的控制信 ‘ 號，於構成類比開關ASW3之互相並聯之PMOS電晶體及 NMOS電晶體的各個閘極。此外，NMOS電晶體Τ3亦與 上述NMOS電晶體ΤΙ · T2相同，係用來於類比開關 A SW3爲非導通的情況下，藉由下拉而安定化該輸出端者 。此外，亦可組合由第8圖所示之由類比開關所構成之相 位差檢測部23 ( 2 )，及第6圖或第7圖所示之由類比開 關所構成之2種波形時序整形部24 ( 2 ) 、24 ( 3 )之任 一種。 於以上所述的移位暫存器1當中，係設定來自於各個 φ 錯誤動作防止電路2 2的輸出信號X ( X1、X2……）爲移 ' 位暫存器1的輸出。然而，移位暫存器1的輸出並不一定 須設定爲輸出信號X ( XI、X2……)，亦可設定各個觸 發電路2 1的輸出信號Q ( Q 1、Q2……），爲移位暫存器 1的輸出，並構成爲藉此生成取樣信號。 此外，來自於各個錯誤動作防止電路22的輸出信號 X ( X 1、X2……)，係採用爲觸發電路2 1的設定信號， 而可確實防止移位暫存器1的錯誤動作。另一方面，前段 的觸發電路2 1的設定信號，並不一定須採用上述輸出信 -24- (21) 1269265 號X ( X 1、X2……)，例如可採用第N段的觸！ 的輸出信號Q，而重置第N - 1段的觸發電路2 1 此外，以第N段的觸發電路2 1的輸出信號 採用第N段的觸發電路2 1的輸出信號Q而輸出 號X而重置之觸發電路21，並不一定須爲第N-發電路21，亦可爲第N - 1段的前一段之觸發貨 如此，藉由重置第N — 1段的前一段之觸發電路 φ 長觸發電路2 1的輸出信號Q的高電平期間，而 位暫存器1的輸出爲輸出信號X ( XI、X2…… 下，使多數的脈衝被輸出，而可使用於用以預放 寫入。 此外，在此關於於相位差檢測部23來比較 除重疊部分之2種的時脈信號，係以例子來顯示 轉關係之時脈信號SCK.SCKB。但是於相位差卷 來去除重疊部分之信號，並不一定須具備反轉關 φ 爲輸入於移位暫存器1之時序互爲不同（相位互 之2個時脈信號，且於產生重疊的情況下，可能 動作之時脈信號之間比較波形即可。 此外，於本實施型態當中，於顯示裝置Η 成掃描信號線驅動電路1 3及資料信號線驅動電β 由像素1 6所組成之顯示部1 2及相同基板上。 亦即，掃描信號線驅動電路1 3及資料信號 路1 4不僅形成於顯示部1 2，亦形成於絕緣性基 玻璃基板51上（單晶化驅動構造）。關於絕緣 雙電路2 1 〇 Q，或是 之輸出信 1段的觸 1 路 2 1。 2 1，可延 於設定移 )的情況 電之電壓 波形而去 之具備反 食測部23 係，只要 爲不同） 產生錯誤 中，係形 & 14，於 線驅動電 板，例如 性基板（ -25- (22) 1269265 基板），較多爲採用藍寶石基板，石英基板，無鹼玻璃等 〇 如此，掃描信號線驅動電路1 3及資料信號線驅動電 路1 4形成於顯示部1 2及相同的玻璃基板5 1上而形成單 晶化，藉此可減少製造時的時間及人力以及配線電容。此 外，相較於採用外接1C來做爲驅動器之顯示裝置，係具 備較少之對玻璃基板5 1的輸入端子束。結果爲，可降低 φ 於玻璃基板5 1上安裝零件之成本，及伴隨於安裝之不良 的產生。因此，可降低驅動電路的製造成本及安裝成本， 並提升驅動電路的信賴性。 此外，於本顯示裝置當中，係採用像素電晶體SW ( 參照第3圖）做爲薄膜電晶體，而掃描信號線驅動電路 1 3及資料信號線驅動電路1 4具備薄膜電晶體而構成，而 爲了具備更多的像素1 6而擴大顯示面積，係採用多晶矽 薄膜電晶體來做爲這些薄膜電晶體。 φ 藉由採用上述多晶矽薄膜電晶體，可於形成有顯示部 1 2之玻璃基板51上，以與像素1 6幾乎相同的製程而形 成具備實用的驅動能力之掃描信號線驅動電路1 3及資料 信號線驅動電路1 4。 爲了解決上述課題，本發明之移位暫存器係具備多數 段的設定•重置型觸發電路，並輸入有相位互爲不同的2 個時脈信號，此移位暫存器的特徵爲，於每個上述多數段 的設定•重置型觸發電路當中，設置，從往下一段的設定 •重置型觸發電路輸入之時脈信號的波形當中，去除與其 -26- (23) 1269265 他時脈信號的波形重疊之部分，而生成無重疊之重疊去除 時脈信號之相位差檢測部，及採用該相位差檢測部所生成 之重疊去除時脈信號及該段的設定•重置型觸發電路的輸 出信號，而於該段的設定•重置型觸發電路的輸出信號的 輸出期間中，輸出抽出上述重疊去除時脈信號後的信號’ 至下一段的設定•重置型觸發電路，來做爲設定信號之波 形時序整形部。 ϋ 根據此，設置於各段的相位差檢測部，係從往下一段 的設定•重置型觸發電路輸入之時脈信號的波形當中’去 除與其他時脈信號的波形重疊之部分，而生成重疊去除時 脈信號。因此，即使於2個時脈信號之間產生相位偏移’ 且存在波形重疊（均爲高電平或是均爲低電平）的期間， 亦可於此相位差檢測部當中確實去除該部分，而生成無重 疊之時脈信號（重疊去除時脈信號）。 之後，各個波形時序整形部採用如此生成之重疊去除 φ 時脈信號及該段的觸發電路的輸出信號，而於該觸發電路 的輸出信號的輸出期間，輸出抽出重疊去除時脈信號後的 信號，至下一段的設定•重置型觸發電路。 因此，即使於2個時脈信號之間產生相位偏移，且存 在波形重疊的部分，此波形重疊的部分，亦可於各段當中 確實去除，而採用無重疊之時脈信號（重疊去除時脈信號 )使各個觸發電路動作，因此不會產生多數的觸發電路同 時動作之錯誤動作，而可正常的進行移位動作。 於本發明之移位暫存器當中，上述相位差檢測部或是 -27- (24) 1269265 波形時序整形部，可由邏輯電路或是切換手段而構成。 於本發明之移位暫存器當中，上述波形時序整形部， 可於該段的設定·重置型觸發電路的輸出信號Q的輸出 期間中，輸出抽出上述重疊去除時脈信號後的信號，來做 爲輸出信號X。 此外，於本發明之移位暫存器當中，上述該段的設定 •重置型觸發電路，可於下一段的設定•重置型觸發電路 | 的輸出信號Q的輸出期間中，藉由抽出上述重疊去除時 脈信號後的信號而重置。 此外，於本發明之移位暫存器當中，上述相位互爲不 同的2個時脈信號可生成爲，相位爲1 8 0 °的不同。 ‘ 再者，於本發明之移位暫存器當中，上述相位差檢測 部係可檢測出上述相位互爲不同的2個時脈信號均爲高電 平或是低電平之重疊期間，於上述重疊期間當中，生成設 定上述設定•重置型觸發電路爲非活躍之信號之重疊去除 φ 時脈信號。 此外，爲了解決上述課題，本發明之顯示裝置係具備 ，由多數的像素所構成之顯示部，及連接於多數的資料信 號線，並供應寫入於像素之影像資料至各條資料信號線之 資料信號線驅動電路，及連接於多數的掃描信號線，並供 應控制影像資料之往像素的寫入之掃描信號，至各條掃fg 信號線之掃描信號線驅動電路，此顯示裝置的特徵爲，於 資料信號線驅動電路及掃描信號線驅動電路當中至少之„ ，具備上述本發明之移位暫存器。 -28- (25) 1269265 此外，於本發明之顯示裝置當中，較理想係構成爲， 資料信號線驅動電路及掃描信號線驅動電路當中至少之一 ’形成於形成有像素的基板上，藉此，資料信號線驅動電 路與各個像素之間的配線，或是掃描信號線驅動電路與各 個像素之間的配線配置於同一基板上，而不需配置於基板 外。結果爲，即使資料信號線的數目及掃描信號線的數目 增加，配置於基板外的信號線的數目亦不會改變，因而不 φ 須組裝，藉此，不僅可防止各條信號線的電容之未預期的 增大，並可防止集積度的降低。此外亦可節省製造時的時 間及人力等。 此外，於本發明之顯示裝置當中，較理想係構成爲， 構成資料信號線驅動電路及掃描信號線驅動電路當中至少 之一之主動元件，爲多晶矽薄膜電晶體，藉此，可容易擴 大顯不面積。 多晶矽薄膜電晶體除了較單晶矽薄膜電晶體更容易擴 φ 大面積之外，多晶矽薄膜電晶體之例如移動度及閾値等電 晶體特性，係較單晶矽薄膜電晶體還差。因此，若採用單 晶矽薄膜電晶體來製造各個電路，則顯示面積難以擴大， 若採用多晶矽薄膜電晶體來製造各個電路，則各個電路的 驅動能力下降。於不同的基板上形成兩種驅動電路及像素 的情況下，必須以各條信號線連接兩基板，而於製造時花 費較多的時間及人力，並增加各條信號線的電容。 因此，藉由具備由多晶矽薄膜電晶體所組成的切換元 件之構成，可容易擴大顯示面積。此外，藉由採用本發明 -29- (26) (26)1269265 之移位暫存器，可防止起因於上述之移位暫存器的錯誤動 作之顯示的問題。 產業上之可利用性： 本發明之移位暫存器，可適用於影像顯示裝置等顯示 裝置之資料信號線驅動電路及掃描信號線驅動電路等。 於本發明的詳細說明項目當中說明之具體的實施型態 或是實施例，僅僅用來具體說明本發明的技術內容，並不 應予狹義的解釋爲僅限定於如此的具體例示，而可於本發 明的精神及所記載的申請專利範圍的範圍內，進行種種的 變更。 【圖式簡單說明】 第1圖係槪略性的顯示本發明的一種實施型態之移位 暫存器的構成之方塊圖。 第2圖係顯示採用上述移位暫存器之顯示裝置的槪略 構成之方塊圖。 第3圖係顯示上述顯示裝置的像素構成之說明圖。 第4圖係顯示上述移位暫存器的動作之時序圖。 第5圖係顯示實現上述移位暫存器之一種電路構成之 電路圖。 第6圖係顯示實現上述移位暫存器之其他電路構成之 電路圖。 第7圖係顯示實現上述移位暫存器之另外的電路構成 -30· (27) (27)1269265 之電路圖。 第8圖係顯示實現上述移位暫存器之另外的電路構成 之電路圖。 第9圖係顯示用於資料信號線驅動電路之以往的移位 暫存器的構成之電路圖。 第1 0圖係顯示上述以往的移位暫存器的各種動作之 時序圖。 【主要元件符號說明】 1、1 7、1 01 :移位暫存器 2 :觸發部 3 :錯誤動作防止部 1 1 :顯示裝置 1 2 :顯示部 1 3 :掃描信號線驅動電路 14 :資料信號線驅動電路 1 5 :控制電路 1 6 :像素 1 8 :取樣部 21、 21 - 1 〜21— 4、102、1〇2 - 1 〜102— 3:設定· 重置型觸發電路 22、 22 — 1〜22 — 4 :錯誤動作防止電路. 23、 23a、23b、23(1)、23(2)、23(2)a、23(2)b:相位 差檢測部 -31 - (28) (28)1269265 24、24 ( 1 ) 、24 ( 2 ) 、24 ( 3 ):波形時序整形部 103、103— 1 〜1〇3— 3、ASW1 〜ASW3:類比開關 1 04、INV1、INV2、INV3、INV4 :反相器 A、A 1〜A4 :輸出信號（重疊去除時脈信號） CL :液晶電容 CP :像素電容 C S :輔助電容 DAT :影像信號 GCK1、GCK2、SCK、SCKB :時脈信號 GL ( GL1〜GLn):掃描信號線 GSP、SSP :啓始脈衝 NAND1 :反及閘電路 NOR1 :反或閘電路 Q1〜Q4 :輸出信號 SL ( SL1〜SLn ):資料信號線 S W :像素電晶體 T1、T2 : NMOS 電晶體 X〜Xn :設定信號 -32-