TWI267652B - Method for using asymmetric OPC structure on line ends of semiconductor pattern layers - Google Patents
Method for using asymmetric OPC structure on line ends of semiconductor pattern layers Download PDFInfo
- Publication number
- TWI267652B TWI267652B TW094111479A TW94111479A TWI267652B TW I267652 B TWI267652 B TW I267652B TW 094111479 A TW094111479 A TW 094111479A TW 94111479 A TW94111479 A TW 94111479A TW I267652 B TWI267652 B TW I267652B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- opc
- correction
- line
- optical macro
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Light Receiving Elements (AREA)
Description
1267652 九、發明說明: 【發明所屬之技術領域】 本揭露係有關於一種半導體元件的製造, . 卞J衣‘且何刎關於一種用於光微影 ⑽中才又正線見兵線距(lme_space)偏移的方法,以將電路元件(咖也 component)與圖案轉印至半導體元件基底上。 【先前技術】 、轉體積體電路⑽與元件的製造需要用到許多縣微影製程步驟, 籲以將特定的電路元件(circuit _ρ_ηί)與電路布局定義且產生至基底層 上’常見的光微影系統會將罩幕圖案倍縮光罩(maskpattem威ie)上; 定2路與/或組成影像投射至已塗佈光感膜(光阻)的平坦基底材料層:, 在影像曝光後,再將此賴影,以將f路與/或元件轉印至基底層上,接著 將此圖案化基底以各式技術如侧與掺雜等進行處理,以利用此轉 改變此基底層。 ° 〃 田關I尺寸(cntlcai dimensions)(各式關鍵構件的邊緣之間的最小距 _ 1些取小距離對IC效能有關鍵性的影響)接近或小於光微影製程所用 之光源波長時,光微影製程就面臨到重大挑戰,因為在CDs接近或小於光 波艾(此光波長一般在次微米範圍)時,轉印圖案的完整度就會變差,這 現冢是由許乡效應包括光學微距的扭曲與化學處理的波麟造成,而這些 ^1(line-end shortening) >ifc^itl#(line.end bridging)與/或線見變異(此㈣碰徽滅⑽)等現象產生,且這些現象也 會跟基底材料層以及線圖案的區域密度相關,如某些材料層的圖案化對於 光學彳政距效應的現象會更加敏感,例如,金屬層對於線縮小的問題會特別 敏感’因為金屬接觸插塞與内連線常位於線端,所以需要大於25 nm的線 女而延伸’.以確保接觸插塞與内連線結構的有較佳與完整地形成。當元件持 續縮小至較小尺寸時,如厚度小於150nm的金屬線與/或金屬線對金屬線的
0503-A30536TWF 5 1267652 間隔小於100 nm,由於產生了杻曲與偏移之故,金屬層就會對線端連結 (line-end bridging)高度敏感;同樣地,在厚度小於1〇〇 _的閘極層與/ 或間極線間隔小於100 rnn則會對線端扭曲與偏移具高度敏感;而元件基底 的其匕主動材料層則會對於線端扭曲與偏移有其它或類似的尺寸敏感度。 為了避免這些或其它光學微距效應,半導體工業會利用光微影罩幕圖 案的修改對其個償,此爾會改善Ic生產與藉的良率、大祕低生產 成本(材可斗、設備、人力同時使半導體製造技術可製造出更先進的元 件且可進步至下一代之製程技術。 -般的補償技術常被稱為光雜距校正(0ptiealp腹imityCOTecti〇n, 簡無OPC),OPC所要k正的扭曲與偏移包括線端縮短、線端連結、線寬 變異’角圓化(Hneco膽雌ding)、線密度與線深度之焦聚,而〇pc 是細固有的設備,藉由改_幕圖案轉移技術,來獲 二主AC中之較小’°件®案的能力;此。PC技術係鮮幕圖案尺寸 作乐統性地改變’ ·以補償因為去料 曲,^^ ^ 一 為先镟衫知作中光學繞射與散射所產生的扭 卜’ PC白勺罩幕圖案還可在圖案 響,也就是說OPC就是藉由對會声生扭曲二擁斤奴之扭曲產生貝面影 用的,此OPCit件醉7 夕的ic布局作些許改變來作 尺寸小於曝光工具之解析度),度(sub姻)lu她)(即其 圖宰合盥屌太宣阅& u此不會锝移到元件基底上,且這些元件 木s/、原本的罩幂圖案相互作用,以 一卞 常稱為襯線(serifs),此襯線 、取、、的轉移圖案’此元件圖案 其它地方修w物制增加^^計之轉Μ的肖、末端區域或 線端的扭曲/偏移通常更難校正, 結的問題,這些與線相關的問題對於=㈣考慮線端縮短與線端連 層與基底中之彼此處於相反與/或相對處二是很難處理,因為線 距非常小,這些問題都會造成〇pc :圖木(features)線端間之微 防所轉移的線不會因為其相鄰或相卢1 ’因為㈣方法必須同時預 处、非預期的連結或連接,而使所
0503-A30536TWF 1267652 設計的布局圖案縮短、縮小、變 ll , 認知為線空隙或線延伸的問題Γ『廷些線端的問題也常被 或線的總長。 L刀—別線結構線端間的空隙極限 現行用於線 OTC方妓賴_ qpc輪
裡,若正確地執行此技術’就可有效地降低因光學微距效 OPC 王以人輪丰地F々止線對線的連結與過度的線端縮短;但 1·/製雜能,元奴寸錢軸料,料製《贿 conditions windows )的減少的現象合话六亞 所以業界™出—種彻⑽=度的OPC方法,且崎 的方法可^於現行辭導體製射,且職虹 = 而言只需要很小的額外需求。 土度亦作有 【發明内容】 安j明揭露-種光學微距校正(0PC)方法,包括在侧第一元件圖 木之-―,該端點接近第二元件圖案之—端點,再將朝向第—方向 -㈣圖案加到第-元件圖案上;以及將朝向第二方向之第二㈣圖宰加 到弟二讀圖案上,且第二方向大體上與第—方向相反。 =之詳細描述將綱本發明之多種特點與優點,請 之附圖與說明。 ^ ^ 【實施方式】 本揭路描述-種改㈣OPC技術,以校正在半導體製造中因光學微距 效應所產生的線端扭#/偏移。此揭露方法细係麵稱結構作為㈣之概 Ί 2對於光學光微影與線侧製程寬裕 度⑹告或傷害报小,以避免線端連結與線端縮短的問題。
0503-A30536TWF 7 1267652 第1A〜1C圖說明一般半導體製程操作如何處理線端扭曲/偏移的問 遞。第1A圖顯示包括4個線端之4條線a、b、a’、b’之部分罩幕圖案,其 中線a與b為一對相鄰線,且其位於另一對相鄰線a,與b,之相反端,且線a、 b與線a,與b,相距一微小微距;在此例中,〇pC並未提供至此四個線端, 以不氧此罩幕圖案的線^進行修改,通常不加〇PC的原因常是因為在曾間 加入OPC結構後,會使光學製程寬裕度下降,造成操作上的困難。 第1B圖顯示在第1A圖之4個線端各加入〇PC襯線後之圖案,在此例 中’所加入的OPC襯線會使得如第1A圖所示之直線型的罩幕圖案線端變 成如第1B圖所示之丁型線端,此τ型氟線是以讀的方向作延伸,且只^ 伸線^,故些Τ型襯線在業界常稱作「鎚頭」,這些提供至各線端的槪線在 尺寸與結構上是對稱的;請注意所提供之襯線會使相鄰與相反線端間的間 隔(辟Ρ)和間隙(space)變得比第1Α圖所示之沒加〇pc、線的間隙和間隙 更姐更短;為了使0PC方法更有效率地執行,必須考慮間隔(辨)、間 ===繼學製贿、__簡目素,以避免線 ^ 從付深而的x與y方向軸兩者皆轡夫,曰屮 OPC方法所加入之特殊線魏線在尺寸與結構上都是對稱的 此 反線端間的間隔(gap)和間隙(spaee)也 (卿Ο、光微影的光學製程寬裕度、線:(W間「永 結與/或線縮短。 方不』木作矛因I,以避免線連 第从〜2D圖說明本揭露如何使 本揭露之OPC結構之尺寸鱼开,壯上 τ軻您UPC'm構進行OPC處理。 /偏移,而是利用某些較佳之方t必—定呈對稱狀才能有效地校正線扭曲 的校正。 以及非對稱的0PC結構進行線扭曲/偏移
0503-A30536TW 1267652 第2A圖係為不對稱OPC結構之—例,其部分罩幕圖案包括*線端, 此4線端為-對相鄰線a與b與以—微距位於另—對相鄰線# y之相反 處’而4線端皆使用〇PC進行處理,以縣一線端都具有從端點向外延伸 -的:突出部分」;請注意線a與b端的非對稱襯線的方向與線讀b,端的非 -對稱襯線的方向不同;第2A圖顯示襯線只以χ軸且以相鄰線_匕之右側 方向提供至相鄰線a與b的線端上,而提供到相鄰線a,盘 線係沿著X軸且向其左侧方向加入,此4線端中之相反方向之線端之㈣ 襯線方向也相反,但不一定要準確地差18〇度,只要其 •跨越彼此即可。在此較佳例子中,每線端的opc結構不用具有相同的=寸 或形狀(如前述之第1B與1C圖),且兩相反端間的距離較佳小於⑽議; 此較佳例子之改良的間隔(gap)和間隙(space)可使光微影與線钱刻製程 具有更寬/大的條件範目,以避免因光學微距效應所產生之線連結與/或肆喘 短等問題。 、 ' 弟-B圖為甩在包括4線端之部分罩奉圖案的不對稱〇pc结構的另一 例子,此例與第2A圖所示類似,其中包括一對相鄰線c與d以一微距位於 另一對相鄰線c,與d,之相反處,且〇PC襯線是是延著χ軸提供至4條線上 的所有線端上;第2Β圖特別顯示提供較大的襯線到相鄰線c與d線端的右 侧,以形成一突出部分,且較小的襯線提供到相同線端的左侧,相反地, 較大的OPC襯線提供到與線^與ά相反處之相鄰線〇,與d,之線端左侧上, 且車父小的襯線加到其線端右側,也就是說相反線端的較大〇PC襯線(較大 OPC校正效應)之方向較佳也呈相反狀;在此較佳例子中,每線端的 結構不用具有相同的尺寸或形狀(如前述之第汨與lc圖),且此較佳例子 之改良的間隔(gap)和間隙(space)可以使光微影與線钱刻製程具有更寬 /大的條件範圍,以避免因光學微距效應所產生之線連結與/或線縮短等問 題。 本杨I备OPC方法的第三個例子是利用如弟2C圖所示之不對稱〇pc社
0503-A30536TWF 9 1267652 f ^校^此例顯示-對相鄰線e與f與以—微距位於另1_線e, 〃 i之祁反處,且OPC襯線是是延著χ軸提供至4條線上的所有、緯浐上· 第2C圖顯示提供至相鄰線e與f線端的襯線彼此相對,且提供至相^纟’, 與f’線端的襯線彼此背對,且此4線端的〇pc襯線的棑置與前逑嚀 是相反線端的概、線方向彼此也相反,在此較佳例子中,每線端的二 不用具有相同的尺寸或形狀(如前述之第1B與lc圖)1此較佳例子:改 良的間隔(gap)和間隙(space)可以使光微影與線钱刻製程具有 的條件範圍’以避免因光學微距效應所產生之線連結與/或線縮短二,、 且此例也說明藉由利用不對稱〇PC結構來改良間隔(_)和間隙(/: ’, 其中不對I冉的0PC結構可選擇性地加入某些線與線端結構裡。 旦第2D圖說明不對稱〇pc結構之一例,其中所提供之槪線在X車 t里^大且在y軸方向較大量放大,此麵示之部分罩幕圖案共包括 糕’其中-對相鄰線h與i與以一微距位於另一對相鄰線h,與、,.、 且〇pc襯線沿著x轴提供至此4條線上之所有線端上;第2 ^ h . , ,]± , ^ ? ; =至相反的一對相鄰線端^ i’上,且此觀線彼此相對,此4線; 3安排=述類似,妓減線端的襯線方向彼此也減,在此較佳例 =圖)母線娜職細蝴雜(如麵之第出與 上述例子同時指出本發明罩幕圖案之相鄰 用的orc方法更小之間隔() ” ',H魏-般所使 反,所以平行線_輯可以驗,不過此輯 2帥 則’·此改良的OPC方法可使来忾L 疋曰大方、取小之扠計規 以、㈣…騎 先放衫人祕刻製程具有更寬/大的條件苑圍, 咖效應所產生的線連結與域線縮短等問題發生。- 此揭露方法係藉由利用不對稱襯ft製造中所使用的OPC技術, ^構㈣製轉性,以減少條件較
0503-A30536TWF 10 1267652 ’進而改良—般製程方法,此改良的製程操作範 泉‘縮紐與線端連結等現象。 材料組成====觸罩_輪,包括多種配置/方向與 構大致係叫目反露讀佳實施_示所綱之不對稱結 結構也 1 4,此外’其它方向配置與方㈣不對稱OPC襯線 以用來連結絲端縮小如題。林對稱㈣方法除了可 包料t4所座生線雜與線端連結的_題外,也可用來校正 線=兴、線角圓化、線密度、線深度的焦距等問題。 作契錢行、—般絲來之光微辟幕®案設計技術與操 可取歧:—般0PC技術整合,如可作為額外的㈣規則或 ==:或方法,賴於製造與生麵作㈣《並不大,所 从攸谷易用在製造操作裡。 倚,因本發明之精神和範㈣,當可作些狀更動與潤 A本Μ之魏軸當視_之申請專利軸所界定者為準。
0503-A30536TWF 11 1267652 【圖式簡單說明】 第1A〜1C圖說明一般如何在半導體製造操作中解決罩幕圖案線結構 之線端扭曲/偏移。 第2A〜2D圖說明在罩幕圖案線結構上使用本揭露之不對稱OPC結 構’以^父正線端^丑曲/偏移。 【主要元件符號說明】 略
0503-A30536TWF 12
Claims (1)
1267652 十、申請專利範圍·· 1·一種光學微距校正(OPC)方法,包括: 偵測第一元件圖案之一端點,該端點接近第二元件圖案之一端點; 將朝向第一方向之第一 OPC圖案加到該第一元件圖案上;以及 將朝向第二方向之第二OPC圖案加到該第二元件圖案上,且該第二方 向大體上與該第一方向相反。 2·如申請專利範圍第1項所述之光學微距校正(〇pc)方法,其中該第 一與第二方向彼此相反。 3·如申請專利範圍第1項所述之光學微距校正(〇pc)方法,其中該第 一與第二OPC圖案相同。 4·如申請專利範圍第丨項所述之光學微距校正(〇pc)方法,其中該第 一與第二元件圖案大體上線性對齊。 乂如申請專利範圍第1項所述之光學微距校正(OPC)方法,其中該第 一與第二元件圖案大體上彼此平行。 6·如申請專利範圍第5項所述之光學微距校正(〇pc)方法,其中該第 一與第二元件圖案間之端點至端點間隙小於1 〇〇 nm。 昂 7:如申請專利顧第丨項所述之光學微距校正⑽〇方法,其中_ 一與第二讀圖案I線至線_大於-預定設計規則(>如請1〇 ^ S·—種光學微距校正(〇Pc)方法,包括: 一 侧第-群元件圖案之第—端點,該魅接近第二群元件圖 *而點j且其間存在一預定的端點至端點間隙; 上;=向第-方向之第_ OPC圖案加到該第—群元件圖案的第1點 將朝向第二方向之第二〇PC圖案加到該第 上,且該第二方向大體上與該第-方向相反。 π “卜端點 9_如申請專利S項所述之光學微距校正(〇pc)方法,其中該第 0503-A30536TWF 13 •1267652 一與第二方向彼此相反。 Ζ〇·如申請專利範圍第δ項所述之光學微距校正(〇pc)方法 罘一與第二OPC圖案相同。 斤L如申口月專南巳圍第8項所述之光學微距校正(OPC)方法,i中今 弟一與第二元件Μ大體场性對齊。 /、中遠 #一、,·如第8項所述之光學微距校正(opc)方法,其中註 群物圖二大肢上心b平彳亍,且該第二群元件圖案大體上彼此平行/ Μ Ή w專利補第8項所述之光學微距校正(OPC)方法,其中註 弟與弟一群兀仵圖案間之端點至端點間隙小於⑽·。 14. 如申請專利範圍第8項所述之光學微距校正(〇pc)方法,盆 兀件圖案間一線至線間隙大於一預定設計規則(design — )。 人 15. —輪光學微距校正(QPC)方法,包括: 田.偵測第-it件圖案之—端點,該職接近第二以及第三元件圖案之端 點, 將第一 0PC圖案加到該第一元件圖案之端點上; 將第一 OPC圖案加到該第二元件圖案之端點上;以及 肸第二OPC圖案加到該第三元件圖案之端點上,其中該第一㈣圖案 =一突出部分指向-方向,該方向與該第二與第三0PC圖案的突出部分戶= ‘的方向相反’使任何兩元件圖案間—端點至端點随可被最小化。 卜I6·如申請專利範圍第15項所述之光學微距校正(OPC)方法,其中該 f凡件圖案的突出部分指向-方向,該方向與任—該第二或第三元件圖 茶的突出部分所指的方向相反。 ’ —17.如申請專利範圍第15項所述之光學微距校正(〇pc)方法,其中該 第一、第二與第三OPC圖案相同。 I8·如申請專利範圍第15項所述之光學微距校正(OPC)方法,其中該 第一與第二元件_大體上線性對齊,麟第三元件圖案與該第_與第二 0503-A30536TWF 14 1267652 元件圖案平行。 19.如申含青宙 、 第_元件圖汽靶圍第18項所述之光學微距校正(OPC)方法,其中該 •者所指的方的突由部分指向一方向,該方向與該第二與第三元件圖案兩 Μ 一〇·如申凊專利範圍第18項所述之光學微距校正(OPC)方法,其中該 昂:件圖案的突出部分指向一方向,該方向與該第二的突出部分相反, 且與該第三元件圖案的突出部分方向相同。 如申雨專利範圍第ig項所述之光學微距校正(〇pc)方法,其中該 • 帛一與第二元件圖案間之端點至端點間隙小於100腿。
0503-A30536TWF 15 1267652 七、指定代表圖·· (一) 本案指定代表圖為:第(2A)圖。 (二) 本代表圖之元件符號簡單說明:略 八、本案若有化學式時,請揭示最能顯示發明特徵的化學式: 0503-A30536TWF 4
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/823,822 US7146599B2 (en) | 2004-04-15 | 2004-04-15 | Method for using asymmetric OPC structures on line ends of semiconductor pattern layers |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200604564A TW200604564A (en) | 2006-02-01 |
TWI267652B true TWI267652B (en) | 2006-12-01 |
Family
ID=35096654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094111479A TWI267652B (en) | 2004-04-15 | 2005-04-12 | Method for using asymmetric OPC structure on line ends of semiconductor pattern layers |
Country Status (3)
Country | Link |
---|---|
US (1) | US7146599B2 (zh) |
CN (1) | CN100345253C (zh) |
TW (1) | TWI267652B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070074142A1 (en) * | 2005-09-27 | 2007-03-29 | Applied Materials, Inc. | Integrated circuit layout methods |
US20070141477A1 (en) * | 2005-12-19 | 2007-06-21 | Chin-Lung Lin | Optical proximity correction method, optical proximity correction mask and conductive line structure |
US7927928B2 (en) * | 2008-01-16 | 2011-04-19 | Cadence Design Systems, Inc. | Spacer double patterning for lithography operations |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6631307B1 (en) * | 1998-03-19 | 2003-10-07 | Taiwan Semiconductor Manufacturing Company | Use of logical operations in place of OPC software |
US6189136B1 (en) * | 1998-07-20 | 2001-02-13 | Philips Electronics, North America Corp. | Design level optical proximity correction methods |
US6691297B1 (en) * | 1999-03-04 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI |
US6303253B1 (en) * | 2000-03-16 | 2001-10-16 | International Business Machines Corporation | Hierarchy and domain-balancing method and algorithm for serif mask design in microlithography |
US6670081B2 (en) * | 2000-06-13 | 2003-12-30 | Asml Masktools Netherlands B.V. | Optical proximity correction method utilizing serifs having variable dimensions |
US6673638B1 (en) * | 2001-11-14 | 2004-01-06 | Kla-Tencor Corporation | Method and apparatus for the production of process sensitive lithographic features |
JP4171647B2 (ja) * | 2001-11-28 | 2008-10-22 | エーエスエムエル マスクツールズ ビー.ブイ. | プロセス・ラチチュードを改善するために利用した補助形態を除去する方法 |
US6753115B2 (en) * | 2001-12-20 | 2004-06-22 | Numerical Technologies, Inc. | Facilitating minimum spacing and/or width control optical proximity correction |
TWI237746B (en) * | 2003-07-23 | 2005-08-11 | Nanya Technology Corp | Optical proximity correction method |
-
2004
- 2004-04-15 US US10/823,822 patent/US7146599B2/en not_active Expired - Fee Related
-
2005
- 2005-04-12 TW TW094111479A patent/TWI267652B/zh not_active IP Right Cessation
- 2005-04-15 CN CNB2005100644334A patent/CN100345253C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7146599B2 (en) | 2006-12-05 |
CN1684228A (zh) | 2005-10-19 |
CN100345253C (zh) | 2007-10-24 |
US20050233223A1 (en) | 2005-10-20 |
TW200604564A (en) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101508368B1 (ko) | 패터닝 방법 및 메모리 장치를 형성하는 방법 | |
TWI275184B (en) | Thin film transistor and fabrication method thereof | |
TW200539311A (en) | Method utilizing compensation features in semiconductor processing | |
Gronheid et al. | Implementation of templated DSA for via layer patterning at the 7nm node | |
TWI267652B (en) | Method for using asymmetric OPC structure on line ends of semiconductor pattern layers | |
TW202013657A (zh) | 半導體單元結構 | |
TW557408B (en) | Mask used in manufacturing highly-integrated circuit device, method of creating layout thereof, manufacturing method thereof, and manufacturing method for highly-integrated circuit device using the same | |
TW200407963A (en) | Method for determining the construction of a mask for the micropatterning of semiconductor substrates by means of photolithography | |
KR100944348B1 (ko) | 반도체 소자의 형성 방법 | |
JP2010210679A (ja) | マスクおよびその製造方法ならびに半導体装置の製造方法 | |
US8524424B2 (en) | Optical proximity correction photomask | |
JP2001194769A (ja) | フォトマスク、パターン形成方法、半導体集積回路 | |
JP2719894B2 (ja) | 半導体素子の微細パターン形成用フォトマスク | |
TW200529295A (en) | Method for manufacturing semiconductor device and method forming mask pattern data | |
Farrell et al. | Manufacturability considerations for DSA | |
TWI225965B (en) | Photomask pattern | |
JP2005514641A (ja) | 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法 | |
TW201024914A (en) | The exposure mask and method for manufacturing semiconductor device using the same | |
TW548514B (en) | Method for production of phase shift mask and phase shift mask | |
JP2007123342A (ja) | 半導体装置の製造方法。 | |
TW200938946A (en) | Manufacturing method of a semiconductor device | |
JP2006163349A (ja) | フォトマスク及びこれを利用して製造された半導体素子 | |
TWI738003B (zh) | 扇出型電路的線路結構及其製造方法 | |
TW479159B (en) | Interlacing phase shift mask and its manufacturing method | |
JP4535243B2 (ja) | 位相シフトマスクの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |