TWI266471B - Voltage boosting circuit and method - Google Patents

Voltage boosting circuit and method Download PDF

Info

Publication number
TWI266471B
TWI266471B TW093124763A TW93124763A TWI266471B TW I266471 B TWI266471 B TW I266471B TW 093124763 A TW093124763 A TW 093124763A TW 93124763 A TW93124763 A TW 93124763A TW I266471 B TWI266471 B TW I266471B
Authority
TW
Taiwan
Prior art keywords
contact
control signal
logic state
selectively
boost
Prior art date
Application number
TW093124763A
Other languages
English (en)
Other versions
TW200522487A (en
Inventor
Hyoung-Rae Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200522487A publication Critical patent/TW200522487A/zh
Application granted granted Critical
Publication of TWI266471B publication Critical patent/TWI266471B/zh

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

1266471 14483pif.doc 九、發明說明: 本發明主張來自韓國專利第2003-59094號的優先 權,該專利於20〇3年8月26日向韓國知識產權局提出申 請。本發明整體上參照了該專利。 【發明所屬之技術領域】 本發明涉及一種供電設備,更為具體說,本發明涉及 一種升壓供電設備以及相對應的升壓控制方法。 【先前技術】 一般情況下’在薄膜電晶體(thin film transistor,簡 稱為TFT)液晶顯示器一般都使用當電壓高於2〇v時打開 而電壓低於_20V時關閉的薄膜電晶體,用以驅動TFT液 晶顯示裝置,而這些顯示裝置常用於行動設備的視頻圖形 顯示器(video graphic array)等應用之中。諸如此類的薄膜 電晶體開關墨都有輕微的偏差,其主要取決於薄膜電晶體 的類型,如多孔石夕(amorphous silicon)薄膜電晶體、低溫多 晶石夕(low-temperature polysilicon,簡稱為 LTPS)薄膜電 晶體、連續晶粒石夕(continuous grain silicon)薄膜電晶體等, 以及液晶顯示面板的尺寸。因為行動設備,如行動薄膜電 晶體液晶顯示器,電池的電壓通常為3V,因此,通常需要 能夠將電壓從3V正向提升至20V或將電壓由3V反向提 升到-20V的升壓電路,來驅動此類行動薄膜電晶體液晶顯 示器。 美國專利第5,461,557號揭露了如圖1所示的傳統升 壓電路100。 1266471 14483pif.doc 根據圖1,傳統升壓電路100包括十個開關(SW1至 SW10)和四個電容器(Ca至Cd),其能夠產生一個正升
3VDD ’ 通過將源電壓(s〇urce v〇itage) vdd 提升,3VDD 是源電壓VDD的三倍;其也能夠獲得一俩負升壓-2VDD, 通過將源電壓VDD降低,-2VDD是源電壓VDD的兩倍。 舉例A ’如圖1所示,源電壓VDD通過開關SW1至SW4 而作用於第一個電容器Ca和第二電容器Cb,這四個開關 會文第一時脈信號P1控制而關閉。正升壓3VDD通過開 關SW5至SW7從第三電容器Cc輸出,這三個開關會受 第二時脈信號P2控制而關閉。如此相同,當源電壓VDD 作用於第一電容器Ca和第二電容器Cb時,負升壓-2vdd 通過開關SW8至SW10從第四電容器Cb輸出,這三個開 關會受第三時脈信號P3控制而關閉。通過傳統升壓電路 1〇〇產生的正升壓和負升壓(分別如3VDD*_2vdd)可 以作為電源以驅動薄膜電晶體的閘極(§&&),如液晶顯示器 的液晶顯示面板中的薄膜電晶體等,從使薄二 開啟或關閉。另外,正升壓和負升壓也可== 電壓獲得高電壓的電路中,也可以用於需要從高電壓 低電壓的電路中。 &、 儘官傳統升壓電路100在兩相驅動情況下能夠輪出提 升後的正電壓3VDD和提升後的負電壓_2VDD,但是作用 於電容l§ Ca至Cd的源電壓VDD是恒定的,所以傳 壓電路100的提升效率很低。進而造成,傳統升壓電路 100不能產生不同的正升壓,例如,其不能產生是源^壓 1266471 14483pif.doc VDD四倍和六倍等的正升壓。另夕卜,由於 100組成的傳統供電設備輸出正升壓,沒有^升反電路 的功率,從而導致大量的能量損耗。久 慮負载消耗 【發明内容】 ,發明提供—種升壓電路,其裝有少 =兩相驅動情況下其通過充電和放電而產二: 本發明亦提供-種升壓供電設備,用 負升壓同時輸出、正升壓輸出、負 制正升昼和 和▲負升壓輸出的切斷,以上控制都是基:產生 狀悲的使能信號的相位控制信號,上述的邏 载量而變化,從而使得能量的損耗降到最小值。… 升提::广控制正_負 升麼輸出的切斷,以上二二以及正升麼和負 :ί:號的相位控制信號’上述的邏輯狀態均隨負載; 第一 種升㈣路’由第-至第四電容器和 弟王昂十四開關而組成。 接於;三接於第—和第二接點之間。第二電容器 接點與第三電:之:之:。第三電容器接於第-升壓輸出 第三電源相接。第;器與第二升屢輸出接點和 源和第-接點,回座=擇性地連接或不連接第四電 ” …、'第一控制信號的邏輯狀態。第二開 1266471 14483pif.doc 關可選擇性地連接或不連接第四電源和第三接點,回應於 弟一控制信號的邏輯狀態。第三開關可選擇性地連接或不 連接第三電源和第三接點,回應於第三控制信號的邏輯狀 態。第四開關可選擇性地連接或不連接第一接點和第一升 壓輸出接點,回應於第四控制信號的邏輯狀態。第五開關 可選擇性地連接或不連接第一接點和第一電源,,回應於 第五控制信號的邏輯狀態。第六開關可選擇性地連接或不 連接第一接點和第三接點,回應於第六控制信號的邏輯狀 態。第七開關可選擇性地連接或不連接第三接點和第一升 壓輸出接點,回應於第七控制信號的邏輯狀態。第八開關 可選擇性地連接或不連接第二接點和第一電源,回應於第 八控制信號的邏輯狀態。第九開關可選擇性地連接或不連 接第二接點和第三電源,回應於第九控制信號的邏輯狀 態。第十開關可選擇性地連接或不連接第四接點和第一電 源,回應於第十控制信號的邏輯狀態。第十一開關可選擇 性地連接或不連接第四接點和第三電源,回應於第十一控 制信號的邏輯狀態。第十二開關可選擇性地連接或不連接 第四接點和第二電源,回應於第十二控制信號的邏輯狀 態。第十三開關可選擇性地連接或不連接第四接點和第二 升壓輸出接點,回應於第十三控制信號的邏輯狀態。第十 四開關可選擇性地連接或不連接第二接點和第二升壓輸出 接點,回應於第十四控制信號的邏輯狀態。 本發明更提供一種升壓電路,由第一至第三電容器和 第一至第九開關組成。 1266471 14483pif.doc 第一電容器接於第一接點和第二接點之間。弟二電容 器接於第三接點和第四節點之間。第三電容器接於升壓輸 出接點和第三電源之間。第一開關可選擇性地連接或不連 接第一接點和第一電源,回應於第一控制#號的迦輯狀 態。第二開關可選擇性地連接或不連接弟一接點和第二接 點,回應於第二控制信號的邏輯狀態。第三開關可選擇性 地連接或不連接第三接點和升壓輸出接點,回應於第三控 制信號的邏輯狀態。第四開關可選擇性地連接或不連接第 一接點和升壓輸出接點,回應於第四控制信號的邏輯狀 態。第五開關可選擇性地連接或不連接第二接點和第一電 源,回應於第五控制信號的邏輯狀態。第六開關可選擇性 地連接或不連接第二接點和第三電源,回應於第六控制信 號的邏輯狀態。第七開關可選擇性地連接或不連接第四接 點和第一電源,回應於第七控制信號的邏輯狀態。第八開 關可選擇性地連接或不連接第四接點和第二電源,回應於 第八控制信號的邏輯狀態。第九開關可選擇性地連接或不 連接第四接點和第三電源,回應於第九控制信號的邏輯狀 態。 本發明所提供的另一種升壓電路由第一至第三電容 器和第一至第十開關所組成。 弟一電容器接於第一接點和弟二接點之間。第二電容 器接於第三接點和第四節點之間。第三電容器接於升壓輸 出接點和第三電源之間。第一開關可選擇性地連接或不連 接第一接點和第三電源,回應於第一控制信號的邏輯狀 1266471 14483pif.doc 態。第二開關可選擇性地連接或不連接第一接點和第三接 點,回應於第二控制信號的邏輯狀態。第三開關可選擇性 地連接或不連接第三接點和升壓輸出接點,回應於第三控 制信號的邏輯狀態。第四開關可選擇性地連接或不連接第 一接點和升壓輸出接點,回應於第四控制信號的邏輯狀 態。第五開關可選擇性地連接或不連接第二接點和第三電 源,回應於第五控制信號的邏輯狀態。第六開關可選擇性 地連接或不連接第二接點和第一電源,回應於第六控制信 號的邏輯狀態。第七開關可選擇性地連接或不連接第二接 點和第二電源,回應於第七控制信號的邏輯狀態。第八開 關可選擇性地連接或不連接第四接點和第三電源,回應於 第八控制信號的邏輯狀態。第九開關可選擇性地連接或不 連接第四接點和第二電源,回應於第九控制信號的邏輯狀 悲。第十開關可選擇性地連接或不連接第四接點和第一電 源,回應於第十控制信號的邏輯狀態。 以上開關可以用金氧半導體場效應電晶體(metd oxide semiconductor field effect 奸_迦,簡稱為 MOSFET)製作。每個升壓輸出接點都可以在控制信號的 兩相位控麟況下輸出制。第—㈣輸出接點和第二升 壓輸出接點根據控制信號可以分別輸出三種正升壓和三種 負升壓。 本么月更提4共種升壓供電設備,由相 生器、職㈣錢發Μ㈣_路組成。 相位&紅號發生器輸出相位控制信號,相位控制信 1266471 14483p|f.doc 於第-使能信號和第二使能錢的喃邏輯狀態組 5的母一種而呈現一兩相脈衝形態或-邏輯數值形能。轉 發生器根據相位控制信號的第一邏麵中的 二::料之輪f兩相反向提升轉接控制信號;根據相位 =I ad弟二邏輯狀態中的模信號產生並輸出 兩相正向 2,=制信號。,當電容器遭遇反向提升轉接控制信號 担、目工I時’升壓電路輸出負升壓;當電容器遭遇正向 ^升轉接控制信號的兩相控制時,升壓電路輸出正升壓。 、》站上,的第—使能信號和第二使能信號可為具有不同 沾。狀悲的數位信號,上述的邏輯狀態分別位於一功率界 所和之下’且對應於連接於正升壓和負升壓的負載 郁U:力ί大小。當第一使能信號和第二使能信號兩者 八有一個弟一邏輯狀態時,至少有一個正向提升轉接控 制信號和至少—個反向提升轉接㈣信號可以不被啟動Γ t壓電路可以由遭受反向提升轉接控健號和正向 制信號的兩相控制的共用電容器組成’當相位 兩相脈衝形態時’選擇性地通過正向提升韓接 =信if出正升壓或通過反向提升轉接控制信號輸出負 i,田相位控制信號為邏輯數值形態時,輸出正升壓和 負升壓其中之一。 。以ΐϊ電路可以由各自遭受每個反向提升轉接控制信 k和各向提升轉接控制信號的兩相控制的單獨電容器組 H相位控他號為兩相脈衝轉時,選擇性地通過正 °轉接控制信號輸出正升壓或通過反向提升轉接控制 11 1266471 14483pif.doc ,號輸出負升壓;當相位控制信號為邏輯數值形態時,輸 出正升壓和負升壓其中之一。 本發明另提供—種電壓提升方法,即通過共用連接於 第二接,和第二接狀_第m、連接於第三接點 口 =四即點之間的第二電容器、連接於第—升壓輸出接點 和弟二^源之_第三電容器、以及連接於第二升壓輸出 =點和第三電源之間的第四電容器,向第—升壓輸出接點 剧出正升壓而向第二升壓輸出接點輸出負升壓。其電壓提 升方,包括以下幾個步驟:⑷回應於第-控制信號的邏 輯狀態二選擇性地連接或不連接第四電源和第一接點;(b) ,應於第二控制信號的邏輯狀態,選擇性地連接或不連接 ^四屯源和第二接點;(c)回應於第三控制信號的邏輯狀 怨,選擇性地連接或不連接第三電源和第三接點,;(旬回 應於第四控制#號的邏輯狀態,選擇性地連接或不連接第 一接點和第一升壓輸出接點;(e)回應於第五控制信號的 邏輯狀態,選擇性地連接或不連接第一接點和第一電源; ⑴回應於第六控制信號的邏輯狀態,選擇性地連接或不 ,接第一接點和第三接點;(g)回應於第七控制信號的邏 輯狀態,選擇性地連接或不連接第一升壓輸出接點和第三 接點;(h)回應於第八控制信號的邏輯狀態,選擇性地連 接或不連接第一電源和第二接點;(i)回應於第九控制信號 的邏輯狀態,選擇性地連接或不連接第三電源和第二接 點’(j)回應於第十控制信號的邏輯狀態,選擇性地連接或 不連接第一電源和第四接點;(k)回應於第十一控制信號 12 1266471 14483pif.doc 的邏輯狀態,選擇性地連接或不連接第三電源和第四接 點;(1)回應於第十二控制信號的邏輯狀態,選擇性地連接 或不連接第二電源和第四接點;(m)回應於第十三控制信 號的邏輯狀態,選擇性地連接或不連接第四接點和第二升 壓輸出接點;以及(n)回應於第十四控制信號的邏輯狀 態,選擇性地連接或不連接第二接點和第二升壓輸出接點。 本發明另提供一種電壓提升方法,即通過使用連接於 第一接點和第二接點之間的第一電容器、連接於第三接點 和第四節點之間的第二電容器、以及連接於升壓輸出接點 和第三電源之間的第三電容器,輸出升壓。其電壓提升方 法包括以下幾個步驟:(a)回應於第一控制信號的邏輯狀 態,選擇性地連接或不連接第一電源和第一接點;(b)回 應於第二控制信號的邏輯狀態,選擇性地連接或不連接第 一接點和第三接點;(c)回應於第三控制信號的邏輯狀 態,選擇性地連接或不連接升壓輸出接點和第三接點;(d) 回應於第四控制信號的邏輯狀態,選擇性地連接或不連接 第一接點和升壓輸出接點;(e)回應於第五控制信號的邏 輯狀態,選擇性地連接或不連接第二接點和第一電源;⑴ 回應於第六控制信號的邏輯狀態,選擇性地連接或不連接 第二接點和第三電源;(g)回應於第七控制信號的邏輯狀 態,選擇性地連接或不連接第一電源和第四接點;(h)回 應於第八控制信號的邏輯狀態,選擇性地連接或不連接第 二電源和第四接點;以及(i)回應於第九控制信號的邏輯狀 態,選擇性地連接或不連接第三電源和第四接點。 13 1266471 14483pif.doc 本發明更提供一種電壓提升方法,即通過使用連接於 第一接點和第二接點之間的第一電容器、連接於第三接點 和第四節點之間的第二電容器、以及連接於升壓輸出接點 和第三電源之間的第三電容器,輸出升壓。其電壓提升方 法包括以下幾個步驟:(a)回應於第一控制信號的邏輯狀 態’選擇性地連接或不連接第三電源和第一接點;(b)回 應於第二控制信號的邏輯狀態,選擇性地連接或不連接第 一接點和第三接點;(c)回應於第三控制信號的邏輯狀 態’選擇性地連接或不連接升壓輸出接點和第三接點;(d) 回應於第四控制信號的邏輯狀態,選擇性地連接或不連接 第一接點和升壓輸出接點;(e)回應於第五控制信號的邏 輯狀態,選擇性地連接或不連接第二接點和第三電源;⑴ ,應於第六控制信號的邏輯狀態,選擇性地連接或不連接 接點和第一電源;(g)回應於第七控制信號的邏輯狀 態,,擇性地連接或不連接第二電源和第二接點;(h)回 應^第八控制信號的邏輯狀態,選擇性地連接或不連接第 三電源和第四接點;⑴回應於第九控制信號的邏輯狀態, 選,〖生地連接或不連接第二電源和第四接點;以及⑴回應 ^第十控制k號的邏輯狀態,選擇性地連接或不連接第一 電源和第四接點。 本發明更提供一種升壓控制方法,包括以下步驟··(幻 别相位控制信號,此相位控制信號回應於 2二使能信號的四種邏輯狀態組合晰 、目脈衝形態或邏輯數值形態;(b)根據相位控制信號的 14 1266471 14483pif.doc 第一邏輯狀態中的模信號產生並輸出多數個兩相反向提升 轉接控制信號,並根據相位控制信號的第二邏輯狀態中的 模#號產生並輸出多數個兩相正向提升轉接控制信號;(c) 通過受控於反向提升轉接控制信號的兩相控制的多數個電 容輸出負升壓,並通過受控於正向提升轉接控制信號的兩 相控制的多數個電容輸出正升壓。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉本發明之較佳實施例,並配合所附圖式, 作詳細說明如下。 【實施方式】 圖2為根據本發明的實施例製作的升壓供電設備2〇〇 的方塊圖。根據圖2所示,升壓供電設備2⑻由相位控制 4a號电生器210、轉接控制信號發生器220和升壓電路3〇〇 組成。 相位控制仏號發生器210輸出相位控制信號q,其回 應於第一使能(enable)信號ΕΝ 1和第二使能信號EN2的四 種邏輯狀態組合的每一種而呈現兩相脈衝形態或邏輯數值 形悲。第一時脈信號CLK/2用於產生相位控制信號q,第 二時脈信號CLK/2是通過將第一時脈信號CLK的頻率除 以二而獲得的時脈信號。 、 根據相位控制信號Q的第—邏輯狀態(如低邏輯狀 態)中的模信號MODE,轉接控制信號發生器22〇 輸出兩相反向提升轉接控制信號;根據相位控制信號Q的 15 1266471 14483pif.doc 第”狀% (如兩邏輯狀態)中的模信號M〇DE,轉接 ^制L 5虎發生器220產生並輸出兩相正向提升轉接控制信 —升堅電路300通過兩相反向提升轉接控制信號控制的 电谷器來輸出提升後的負電壓VGL,而通過兩相正向提升 轉接^制錢控綱電容n來輸出提升後的正電壓vgh。 四。第一使能信號EN1和第二使能信號EN2為具有不同 邏輯狀態的數位信號,其邏輯狀態分別 限值之上和之下,且制於連接於正制顧 VGL的負載所消耗的功率大小。如果負載所;肖耗的功率過 大,正升壓VGH和負升壓VGL的大小將會降低。
本實施例是-個產生具有不同的邏輯狀態的數位信 號的系統(如第一使能信號EN i和第二使能信號酸), 其邏輯狀H位於職界紐之上和之下,這可以通過料 值與預設界限值相比較而得以執行。舉例說明,當第一使 能信號EN1和第二使能信號EN2處於第一邏輯狀態時, 某些正向提升轉接控制信號和某些反向提升轉接控&信號 處於非啟動狀態。這是因為如果連接於正升壓VGH和負U 升壓VGL㈣載所消耗的功率很小的話,輸出正升壓 VGH和負越VGL所需的充電和放電操作將被終止,正 因為如此降低了開關的電量消耗。諸如第一使能信號 EN1、第一使能信號EN2和相位控制信號q等數位信號展 現在圖6至圖13的信號波形圖中,在後面將對其做^描 述。 16 1266471 14483pif.doc 轉接控制信號發生器220使用兩相具有預設週期的第 一時脈信號CLK、由將第一時脈信號CLK的頻率除二而 得的第二時脈信號CLK/2以及通過延遲第一時脈信號〆 段預設時間而得的第三時脈信號CLK—d,產生出於相位控 制信號Q的第一邏輯狀態和第二邏輯狀態之中的兩相反向 提升轉接控制信號或兩相正向提升轉接信號。第一時脈信 號CLK、第二時脈信號CLK/2以及第三時脈信號CLK d 展現在圖6至圖13的信號波形圖中,在後面將對其做且體 描述。 正升壓VGH和負升壓VGL·的大小是根據模信號 MODE而疋。參照圖“A,將探討三種類型的正升壓 VGH’其为別為4VCI、5VCI和6VCI;同時,參照圖14B, 將探討三種類型的負升壓VGL·,其分別為-3VCI、-4VCI 和-5VCI。如圖3所示的升壓電路3〇〇能夠輸出所有上述 二種類型的正升壓VGH以及負升壓VGL。如上所述,正 升,VGH以及負升壓VGL的大小由模信號所決定,模信 唬是根據用戶設定系統時的期望而產生。 ^圖3所示的升壓電路300由受兩相反向提升轉接控制 2號(在負升壓電路標示為un)和兩相正向提升控制 信號(在正升壓電路標示為a至η)控制的共用電容器C1 C3、、且成。㊄相位控制信號q為兩相脈衝形態時,升壓 電路300選擇性地輸出正升壓VGH (由於兩相正向提升 轉接彳工制L號控制)和負升壓VGL (由於兩相反向提升轉 接控制信號控制);當相位控制信號Q為邏輯數值形態時, 17 1266471 14483plf.doc 升壓電路300輸出正升壓VGH和負升麼VGL其中之一。 此時因為正升壓VGH和負升壓VGL從同一電路輸出,其 將可此減少所需外掛式電容器的數量。 另外,如圖14A和14B所示,升壓電路3〇〇也可以由 受各個正向提升轉接控制信號(a2至i2)和反向提升轉 接控制信號(a3至j3)兩相控制的獨立電容器組成。當 相位控制k號Q為兩相脈衝形態時,升壓電路3〇〇選擇性 地輸出正升壓VGH (由於兩相正向提升轉接控制信號控 制)和負升壓VGL (由於兩相反向提升轉接控制信號控 制);當相位控制信號(^為邏輯數值形態時,升壓電路3〇〇 輸出正升壓VGH和負升壓VGL其中之一。在此條件下, 獨立電容器(C1至C3)、正向提升轉接控制信號(a2 至ι2)和反向提升轉接控制信號(a3至j3)分輪 升壓VGH和負升壓vgl。 參照圖3,升壓電路300由第一電容器c卜第二電容 器C2、第三電容器C3、第四電容器C4、第一開關21、第 二開關22、第三開關23、第四開關24、第五開關25、第 六開關26、第七開關27、第八開關28、第九開關29、第 十開關30、第十一開關31、第十二開關32、第十三開關 33和第十四開關34組成。其中開關21至34為採用金氧 半導體場效應電晶體(metal oxide semiconductor field effect transistor,簡稱為MOSFET),具有互補式金氧半 導體(CMOS)結構的單一種類電晶體或通閘型(pass_gate)電 晶體。 18 1266471 14483pif.doc 第一電容器Cl連接於第一接點35和第二接點36之 間,第二電容器C2連接於第三接點37和第四接點38之 間,第三電容器C3連接於第—升壓輸出接點則口第三電 源GND之間’第四電容|| C4連接於第二升壓輸出接點 40和第三電源GND之間。 第一開關21可選擇性地連接或不連接第四電源_VCI 和第一接點35,回應第一控制信號a的邏輯狀態。第二開 關22可選擇性地連接或不連接第四電#-VCI和第三接點 37,回應第二控制信號b的邏輯狀態。第三開關23可選 擇性地連接或不連接第三電源GND和第三接點37,回應 第三控制信號c的邏輯狀態。第四開關24可選擇性地連 接或不連接第一接點35和第一升壓輸出接點39,回應第 四控制信號d的邏輯狀態。第五開關25可選擇性地連接 或不連接第一接點35和第一電源2VCI,回應第五控制信 號e的邏輯狀態。第六開關26可選擇性地連接或不連接 第一接點35和第三接點37,回應第六控制信號f的邏輯 狀態。第七開關27可選擇性地連接或不連接第三接點37 和第一升壓輸出接點39,回應第七控制信號g的邏輯狀 態。第八開關28可選擇性地連接或不連接第二接點36和 第一電源2VCI,回應第八控制信號h的邏輯狀態。第九 開關29可選擇性地連接或不連接第二接點36和第三電源 GND,回應第九控制信號i的邏輯狀態。第十開關30可 選擇性地連接或不連接第四接點38和第一電源2VCI,回 應第十控制信號j的邏輯狀態。第十一開關31可選擇性 19 1266471 14483pif*doc 地連接或不連接第四接點38和第三電源GND,回應第十 一控制信號k的邏輯狀態。第十二開關32可選擇性地連接 或不連接第四接點38和第二電源VCI,回應第十二控制 信號1的邏輯狀態。第十三開關33可選擇性地連接或不 連接第四接點38和第二升壓輸出接點4〇,回應第十三控 制信號m的邏輯狀態。第十四開關34可選擇性地連接或 不連接第一接點36和第二升壓輸出接點40,回應第十四 控制信號η的邏輯狀態。 第一至第十四控制信號(a至η)皆為正向提升轉接 控制信號(負升壓電路中的a至η)之一部分或反向提升 轉接控制信號(正升壓電路中的a至η)之一部分。也就 是說’當升壓電路300通過第一升壓輪出接點39輸出正升 壓VGH時,第一控制信號a至第十四控制信號η屬於正 向提升轉接控制信號組;而當升壓電路3〇〇通過第一升壓 輸出接點39輸出負升壓VGL時,第一控制信號a至第十 四控制信號η屬於反向提升轉接控制信號組 正升壓VGH輸出接點39即第一升壓輸出接點39和 負升壓VGL輸出接點40即第二升壓輸出接點4〇分別輸 出三種類型的正升壓VGH和負升壓VGL,回應於根據模 信號MODE而產生的控制信號a至n。其中三種類型的正 升壓VGH分別為4VC、5VCI和6VCL·三種負升壓VGL 分別為-3VCI、-4VCI 和-5VCI。 圖4的電路圖闡明了圖3所示升壓電路3〇〇當其輸出 電壓為正升壓6VCI時的開關操作,圖6為如圖3所示的 20 1266471 14483pif.doc 升壓電路3GG當其輸出電壓分料正升墨6να和負升 -5VCI時的信號波形圖。 參照圖4和圖6,在相位控制信號⑽於第二邏輯狀 態情況下’當正向提升轉接控紹#號(正升壓電路的&至 η)的第五控制錢e、»七控制信?虎g、第九控制信號! 和第十控制信號j在初始階段(圖4左邊的電路圖 第二邏輯狀態時’第五開關25、第七開關27、第九開關 29和第十開關30將分別被啟動而閉合。結果,第一電容 C1中的第一接點35充電為2VCI,隨之六倍於源電壓= 升壓VGH從第-升壓輸出接點39輸出。而與此同時,第 一电谷C2中的第二接點37在前—個階段充電為2VCI。 也就是,當正向提升轉接控制信號的第六可控制信號卜 第八控制信號h和第十一控制信號k在前一個階段(圖4 右邊的電路圖)轉向第二邏輯狀態,丨了從第—升壓輸出 接點39輸出正升壓VGH,第六開關%、第八開關μ和 第十一開關31將分別被啟動而閉合。因此,第二電 中的第三接點37充電為2VCI。 包谷 圖5為如圖3所示的升壓電路3⑻當其輸出 升壓-5VCI時的開關操作電路圖。 …、 ^芩照圖5和圖6,在相位控制信號Q處於第—邏輯狀 怨情況下,當反向提升轉接控制信號(負升壓電路= η)的第二控制信號b、第五控制信號e、第九控. 和第十三控制錢m在初始狀態(圖5左邊的Ί 向第二邏輯狀態時,第二開關22、第五開關25、第^開關 21 1266471 14483pif.doc 29和第十三開關33將分別被啟動而閉合。結果,第一電 容C1中的第一接點35充電為2VCI,從而從第二升壓輸 出接點40輸出五倍於源電壓的負升壓VGL。與此同時, 第二電容C2中的第三接點37在前一階段充電為4να。 也就疋5兄’當反向Φς:升轉接控制彳g號的第六控制作纟卢^、 第八控制信號h和第十一控制信號k在前一階段轉向第二 邏輯狀態時,為了使負升壓VGL能夠從第二升壓輸出接 點40輸出,第六開關26、第八開關28和第十一開關31 將分別被啟動而閉合。因此,第二電容C2中的第三接點 37充電為4VCI。 萬反向提升轉接控制信號或正向提升轉接控制信號 通過用戶模式設定的方式產生時,如圖6所示,圖3中的 升麼電路300輸出正升壓6VC和負升壓-5VCI。與此同 時,如上所述,反向提升轉接控制信號或正向提升轉接控 制信號的時序(timing)由相位信號Q決定,其中相位信號q 根據第一使能信號EN1和第二使能信號EN2的四種邏輯 狀態的組合產生。也就是說,當第一使能信號EN1和第二 使能信號EN2處於第二邏輯狀態時,相位信號q將以兩 相脈衝形態的形式產生,升壓電路300選擇性地通過正向 提升轉接控制信號輸出正升壓VGH,或通過反向提升轉接 控制信號輸出負升壓VGL。 ¥相位控制號Q處於第一邏輯狀態時,升壓電路 3〇〇僅僅輸出正升壓VGH (六倍於源電壓)。相似的,當 相位控制信號處於第二邏輯狀態時,升壓電路3〇〇僅僅輪 22 1266471 14483pif.doc 出^壓VGL(五倍於源電壓)。在第一使能信號咖 和第二使能_ EN2域於第—邏輯狀雜況下,也就是 說,當連接於正升壓VGH和負升壓VGL的負載很小的情 2下」、相位控制信號Q可以是兩相脈衝形態或其他形態。 牛^兄明m兄下,反向提升轉魅制錢其中的某 也#號b和m以及正向提升轉接控織號其巾的某些信號 如g和j處於非啟動狀態,阻止了正升壓VGH和負升壓 VGL的產头。 '
圖7至® 13為當圖3所示升壓電路3〇〇輸出且有^ 同值的正升壓VGH和不同值的負升壓VGL時,第二使倉 仏號EN1、第一使能仏號EN2、時脈信號〔Μ、clk/ ,含CLK:d、相位控制信?虎Q卩及反向提升轉接控制信资 ^負升壓電路的a至n)或正向提升轉接控制信號(正子 壓電路的a至η)的時序圖。
圖7為圖3所示升壓電路3〇〇當其輸出 _和負升壓·4VCI•時的信號波形圖。也即,當^過^ 拉式設定的方法使升壓電路300輸出正升壓6vci和負子
時’反向提升轉接控健號或正向提升轉接控讳 k號的信號波形圖如圖7所示。與此同時,如圖6上所述 反向提升轉接控制錢或正向提升轉接控制㈣的時^ 相=信號Q決^,其中相位信號Q根據第—使能信號£N 和第二使能信號EN2的四種邏輯狀態組合產生。也就g 說,當第一使能信號EN1和第二使能信號EN2處於第7 邏輯狀態時,相位控制信號Q將以兩相脈衝形態的形式S 23 1266471 14483pif.doc 出正升PVGH (獅地柄正肖提升難控制信號輸 出正升[VGH (六倍於源),或通過反向提升轉 制k號輸出負升壓VGL(四倍於源電壓)。 工 當相位控制信號q處於第—邏輯狀態時,升屢電路 第VGH° _的’當相位控制信號處於 f—逆輯狀糾’升壓電路僅僅輸出負升壓VGL。在
弟-使能信號_和第二使能信號腿均處 J =態情況下,舉例制,反向提升轉接控制信號(負j ^路的a至η)其中的某些信號如以及正向提 f控升壓電路的…)其中的某些信號如g 和J處於非啟動狀態,p且止了正升壓VGH *負升壓 的產生。 圖8為圖3所示升壓電路3〇〇當其輸出電壓為正升壓 6VCI和負升壓·3VCI.時的信號波形圖。也 模式設錢方岐升壓電路輸出歸壓= 壓-3犯肖,反向提升轉接控制信號或正向 控 信號的信號波形圖如圖8所示。 < w 圖9為圖3所示升壓電路3〇〇當其輪出電壓為正升壓 5VCI和負升壓-5VCI.時的信號波形圖。也即,當通過用戶 模式設定的方法使升壓電路300輸出正升壓5$〇和 ,5να广反向提升轉接控制信號或正向提升“控制 传號的信號波形圖如圖9所示。 圖10為圖3所示升壓電路300當其輪出電壓為正升 墨5VCI和負升壓_4VCI.時的脈衝波形圖。也即,當通過 24 1266471 14483pif.doc 用戶模式設定的方法使升壓電路300輸出正升壓5να和 負升壓-4VCI肖,反向提升轉接控制信號或正向提升轉接 控制信號的信號波形圖如圖10所示。 圖11為® 3所示升壓電路300當其輪出電壓為正升 壓5VCI和負升壓-3VCL時的信號波形圖。也即,當通過 用戶模式設定的方法使升壓電路300輸出正升壓5vci和 負升壓-3VCI肖’反向提升轉接控制信號或正向提升轉接 控制信號的信號波形圖如圖11所示。 圖12為圖3所示升壓電路300當其輸出電壓為正升 壓4VCI和負升壓-4VCI·時的信號波形圖。也即,當通過 用戶模式設定的方法使升壓電路300輸出正升壓4^^和 負升壓-4να時,反向提升轉接控制信號或正向提升轉接 控制信號的信號波形圖如圖12所示。 圖13為® 3所示升壓電路 #其輸出電壓為正 壓4να和負升壓_3VCI.時的信號波形圖。也即,當通過 用戶模式設定的方法使升壓電路300輸出正升壓4&^和 負升壓-3VCI冑’反向提升轉接控制信號或正向提升: 控制信號的信號波形圖如圖13所示。 圖14A和圖14B為圖2所示升壓電路3〇〇的第一、 二電路圖。參考圖14A和圖14B,此為本發明另一實施 的升壓電路,包括正升廢電路141〇(圖14A),其通過受 疋向提升轉接控制信號a2至i2兩相控制的第一電容器: 輸出正升壓VGH,和負升壓電路142〇(圖14B),其通 過受反向提升轉接控制信號a3至j3兩相控制的第二電= 25 1266471 14483pif.doc 器來輸出負升壓VGL。 根據圖14A,正升壓電路14ι〇由第一電容C1、第二 電容C2、第三電容C3、第一開關41、第二開關42、第三 開關43、第四開關44、第五開關45、第六開關46第七開 關47、第八開關48和第九開關49組成。 第一電容C1連接於第一接點61與第二接點62之 間,第二電容C2連接於第三接點63與第四接點64之間; 第三電容C3連接於升壓輸出接點65和第三電源GND之 間〇 第一開關41選擇性地連接或不連接第一接點61和第 一電源2VCI ’回應於第一控制信號a2的邏輯狀態。第二 開關42選擇性地連接或不連接第一接點61和第三接點 63,回應於第二控制信號b2的邏輯狀態。第三開關43選 擇性地連接或不連接第三接點63和升壓輸出接點65,回 應於第三控制信號c2的邏輯狀態。第四開關44選擇性地 連接或不連接第一接點61和升壓輸出接點65,回應於第 四控制信號d2的邏輯狀態。第五開關45選擇性地連接或 不連接第二接點62和第一電源2VCI,回應於第五控制信 號e2的邏輯狀態。第六開關46選擇性地連接或不連接第 二接點62和第三電源GND,回應於第六控制信號f2的邏 輯狀態。第七開關47選擇性地連接或不連接第四接點64 和第一電源2VCI,回應於第七控制信號g2的邏輯狀態。 弟八開關48選擇性地連接或不連接第四接點64和第二電 源VCI ,回應於第八控制信號h2的邏輯狀態。第九開關 26 1266471 14483pif.doc 49選擇性地連接或不連接第四接點64和第三電源gnd, 回應於第九控制信號i2的邏輯狀態。 如圖14A所示,第一控制信號a2至第九控制信號〇 與上述圖2中所描述的正向提升轉接控制信號相對應。 根據圖14B,負升壓電路142〇由第一電容ci、第二 電容C2、第三電容C3、第一開關51、第二開關52、第三 開關53、第四開關54、第五開關55、第六開關56第七開 關57、第八開關58、第九開關59和第十開關60組成。 第一電容C1連接於第一接點71與第二接點72之 間;第二電容C2連接於第三接點73與第四接點74之間; 第二電容C3連接於升壓輸出接點75和第三電源GND之 間。 第一開關51選擇性地連接或不連接第一接點71和第 三電源GND,回應於第一控制信號a3的邏輯狀態。第二 開關52選擇性地連接或不連接第一接點71和第三接點 73,回應於第二控制信號b3的邏輯狀態。第三開關53選 擇性地連接或不連接第三接點73和升壓輸出接點75,回 應於第三控制信號C3的邏輯狀態。第四開關54選擇性地 連接或不連接第一接點71和升壓輸出接點75,回應於第 四控制信號d3的邏輯狀態。第五開關55選擇性地連接或 不連接第二接點72和第三電源GND,回應於第五控制信 號e3的邏輯狀態。第六開關56選擇性地連接或不連接第 二接點72和第一電源2vci,回應於第六控制信號β的邏 輯狀態。第七開關57選擇性地連接或不連接第二接點72 27 1266471 14483pif.doc 和第二電源-VCI ,回應於第七控制信號g3的邏輯狀態。 第八開關58選擇性地連接或不連接第四接點74和第三電 源GND,回應於第八控制信號h3的邏輯狀態。第九開關 59選擇性地連接或不連接第四接點74和第二電源_VCI, 回應於第九控制信號i3的邏輯狀態。第十開關6〇選擇性 地連接或不連接第四接點74和第一電源2VCI,回應於第 十控制信號j3的邏輯狀態。 如圖14B所示,第一控制信號a3至第十控制信號j3 與上述圖2中所描述的反向提升轉接控制信號相對應。 圖14A和圖14B中,上述的開關(41至49和51至 60)為採用金氧半導體場效應電晶體,具有互補式金氧半 導體結構的單一種類電晶體或通閘型電晶體。圖14A中, 升塵輸出接點65能回應於由圖2所示的模信號mode產 生的控制信號a2至i2,而輸出三種類型的正升壓VGH, 其分別為4VCI、5VCI和6VCI ;圖14B中,升壓輸出接 點75能回應於由圖2所示的模信號M〇DE產生的控制信 號a3至j3,而輸出三種類型的負升壓VGL,其分別^ -3VCI、-4VCI 和·5να。 八 電路圖圖15 _了當如圖14Α所示的正升壓電路 1楊輸出正升壓6να時,其開_作過程。圖丨6為當如 圖14Α所示的正升壓電路1410輸出正升壓4VCI、5VCI 和6VCI時的信號波形圖。 圖16中’省略了圖6至圖13輯示的第—使能信號 Em、第一使能信號EN2和相位控制信號々,而顯示了與 28 1266471 14483pif.doc 圖6至圖13不同的正向提升轉接控制信號a2至i2以及時 脈#號CLK和CLK_d的時序。當使用正升壓電路141〇 時,如圖2所示的轉接控制信號發生器22〇通過圖16所示 的時脈信號CLK和CLK_d產生正向提升轉接控制信號 a2 至 i2。 β參照信號波形圖圖16的G區,當如圖15所示輸出正 升壓6VCI時,在圖2中的相位控制信號Q處於第一邏輯 狀態情,當正向提升轉接控制信號a2至i2其中的第 I制仏號a2、第二控制信號c2、第六控制信號乜和第 七&制彳。號g2在初始階段(圖15左邊的電路目)轉向第 二邏輯狀態時’第-開關41、第三開關43、第六開關46 和第七開關47分別被啟動而閉合。結果,第一電容q的 第一接點61充電為2VCI,此時從升壓輸出接點65輸出六 倍於源電壓的正升壓VGH。這是因為第二電容口的第三 接點63在前1段充電為4να。也就是說,當正向提 升轉接控制信號a2至i2的第二㈣信號b2、第五㈣信 f =17第、九控制信號12在前n(圖15右邊的電路圖) 轉向第一邏輯狀態時,為了使升壓輸出接點&輸出正 VGH,第二開關42、第五開關45和第九開關49分別被啟 動而閉合。因此,第二電容C2的第三接點63充電為而。 電路圖圖17闡明了當如圖14B所示的負升壓電路 1420輸出負升壓·5να時,其開關操作過程。目μ為备 如圖MB所示的負升壓電路輸出負升塵π/ _4VCI和-5VCI時的信號波形圖。 29 1266471 14483plf.doc 圖18中’省略了圖6至圖13所提及的第—使能信號 EN1、第二使能信號EN2和相位控制信號Q,而繪示了反 向提升轉接控制信號a3至j3以及時脈信號CLK和CLK d 如圖16所示。當使用負升壓電路142〇時,如圖2所示的 轉接控制#號發生器220通過圖17所示的時脈信號 和CLK一d產生反向提升轉接控制信號a3至。 參照信號波形圖圖18的Μ區,當如圖17所示輸出負 升壓_5να時’在圖2巾的相位控制信號Q處於第一邏輯 狀態情況下,當反向提升轉接控制信號a3至』3的第二控 制#唬b3、第五控制信號e3和第十控制信號』2在初始階 段(圖17左邊的電路圖)轉向第二邏輯狀態時,第二開關 52、第五開關55和第十開關60分別被啟動而閉合。結果, 第二電容C2的第三接點73充電為_2VCI,這是因為第一 私谷C1的第一接點71在前一階段充電為GND (〇)。也 就是說,當反向提升轉接控制信號a3至j3的第〜控制信 號a3、第三控制信號c3、第六控制信號β和第八控制信 ,h3在前一階段(圖17右邊的電路圖)轉向第二邏輯^ 態時,為了使升壓輸出接點75輸出負升壓VGL,第一開 關51、第二開關53、第六開關56和第八開關58分別被啟 動而閉合。因此,第一電容C1白勺第一接點71充電為gnd (〇) ’負升壓VGL由升壓輸出接點75輸出。 當正向提升轉接控制信號a2至i2以及反向提升轉接 控制信號a3至通過用戶模式設定而產生時,信號波形 圖16中G區所示為輸出正升壓6VCI,而信號波形圖18 30 1266471 14483pif.doc 中Μ區所示為輸出負升壓_5VCI,正、負升壓電路141〇 和1420分別輸出正升壓6VCI以及輸出負升壓_5VCI。與 此同時、,如同圖2的相關描述,反向提升轉接控制信號a3 或正向&升轉接控制信號a2至i2的時序由相位控制 乜號Q&决定,其中相位控制信號Q是根據第一使能信號 ^ ^第^使能信號酸的四種邏輯狀態組合而產生。也 就是^當第一使能信號腿和第二使能信號㈣處於 f二邏輯狀態時,相位信號Q以如圖ό所示的兩相脈衝形 忍的升y式產生。通過正向提升轉接控制信號至丨2,如圖 _ 所示的正升壓電路1410輸出正升壓VGH,其值為源 電壓的=倍;通過反向提升轉接控制信號a3至j3,如圖 ⑽所示的負升壓電路⑽輸出負升壓VGL,其值為源 電壓的五倍。 當相位控制信號Q處於第一邏輯狀態時,正升壓電路 1410僅僅輸出正升壓VGH,其值為源電壓的六倍;相似 地田相位控制k號Q處於第二邏輯狀態時,負升壓電路 1420只輸出負升壓VGL,其值為源電壓的五倍。在第一 _ 使能信號EN1和第二使能信號EN2皆處於第一邏輯狀態 的情況下,也即,在連接於正升壓VGH和負升壓vgl的 ^載比較小的情況下,相位控制信號Q可以以兩相脈衝形 怨的形式或其他形式產生。在此情況下,反向提升轉接控 制信號a3至j3的其中之一,如c3,和正向提升轉接控制 k a2至ι2的其中之一,如a2,不會被啟動,從而阻止了 正升壓VGH和負升壓VGL的產生。 31 1266471 14483pif.doc 正升壓電路1410和負升壓電路1420分別輸出正升壓 6VCI和負升壓-5VCI的操作已經具體描述過,從圖15至 圖18我們可以了解正升壓電路141〇和負升壓電路142〇 分別輸出正升壓5VCI以及4VCI和負升壓-3VCI以及 -4VCI的操作。舉例說明,通過正向提升轉接控制信號a2 至i2,正升壓電路1410從升壓輸出接點65輸出正升壓 5VCI和4VCI。當輸出正升壓4VCI時,如信號波形圖16 中E區所示;當輸出正升壓5VCI時,如信號波形圖16中 F區所示。相似地,通過反向提升轉接控制信號a3至, 負升壓電路1420從升壓輸出接點75輸出負升壓-3VCI和 -4VCI。當輸出負升壓-3VCI時,如信號波形圖18中K區 所示;當輸出負升壓_4VCI時,如信號波形圖18中L區所 示。 如上所述,在本發明一實施例的升壓供電設備2〇〇 中,當相位控制信號發生器21〇通過第一使能信號EN1和 第二使能控制信號EN2輸出相位控制信號q時,轉接控 制k唬發生器220根據相位控制信號q產生並輸出反向提 升轉接控制信號和正向提升轉接控制信號。因此,升壓電 路300通過受控于正向提升轉接控制信號和反向提升轉接 控制信號的兩相控制的電容輸出負升壓VGL和正升壓 VGH。與此同時,升壓電路3⑻根據相位控制信號卩,選 擇性地輸出負升壓VGL和正升壓VGH、或輸出負升壓 VGL和正升壓VGH其中之一、或不輸出負升壓vgl和正 升壓VGH。相位控制信號Q具有四種信號形態,對應於 32 1266471 14483pif.doc 第一使能信號EN1和第二使能信號EN2的邏輯狀態組 合’,如果連接於正升壓VGH和連接於負升壓VGL的負载 的消耗功率增加,上述的使能信號便轉向第二邏輯狀態。 另外,根據本發明一實施例的升壓供電設備2⑻包括 升壓電路3GG,其由少量的外掛式電容組成,通過在兩相 驅動條件下的充電和放電能夠產生正升壓和負升壓,且其 可=通過相位控制信號(通過能夠根據負載量而改變邏輯 狀悲的使能信號得以產生)來控制正升壓和負升壓的同時 輸出、正升壓單獨輸出、貞升辟獨輸出、以及正升墨和 負升壓輸出的靖。因此,t根據本發明—實施例的升壓 供電設備200應祕f要正親或負升壓的行動通訊產品 中時’可以給此行動通訊產力帶來諸如輕、薄、尺寸小(模 具尺寸降低),電池具有長的壽命(電能消耗降低)等特 雖然本發明已以較佳實施例揭露如上,然其並非用以 和犯圍内’當可作些許之更動與潤飾,因此本發明 範圍當視後附之申請專利範圍所界定者為準。 …又 【圖式簡單說明] 圖1為傳統升壓電路。 =提出的升壓供電設備的方塊示意圖。 圖3為圖2所示㈣壓電路的電路圖。 圖4為闡述圖3所示電路當電路輸出六倍 正升壓時的開關操作的電路圖。 斤甩反的 33 1266471 14483pif.doc 圖5為闡述圖3所示電路當電路輸出五倍於源電壓的 負升壓時的開關操作的電路圖。 圖6為圖3所示電路,當其電路輸出六倍於源電壓的 正升壓以及輸出五倍於源電壓的負升壓時的信號波形圖。 圖7為圖3所示電路,當其電路輸出六倍於源電壓的 正升壓以及輸出四倍於源電壓的負升壓時的信號波形圖。 圖8為圖3所示電路,當其電路輸出六倍於源電壓的 正升壓以及輸出三倍於源電壓的負升壓時的信號波形圖。 圖9為圖3所示電路,當其電路輸出五倍於源電壓的 正升壓以及輸出五倍於源電壓的負升壓時的信號波形圖。 圖10為圖3所示電路,當其電路輸出五倍於源電壓 的正升壓以及輸出四倍於源電壓的負升壓時的信號波形 圖。 圖11為圖3所示電路,當其電路輸出五倍於源電壓 的正升壓以及輸出三倍於源電壓的負升壓時的信號波形 圖。 圖12為圖3所示電路,當其電路輸出四倍於源電壓 的正升壓以及輸出四倍於源電壓的負升壓時的信號波形 圖。 圖13為圖3所示電路,當其電路輸出四倍於源電壓 的正升壓以及輸出三倍於源電壓的負升壓時的信號波形 圖。 圖14A和圖14B為闡述圖2所示升壓電路的第一和第 二電路圖。 34 1266471 14483pif.doc 圖15為闡述圖14A所示第一電路當其輸出六倍於源 電壓的正升壓時的開關操作的電路圖。 圖16為圖14A所示第一電路的信號波形圖,其輸出 正升壓分別為源電壓的四倍、五倍和六倍。 圖17為圖14B所示第二電路的信號波形圖,其第二 電路輸出負升壓為源電壓的五倍。 圖18為圖14B所示第二電路當其輸出負升壓分別是 源電壓的三倍、四倍和五倍時的信號波形圖。 【主要元件符號說明】 21〜34、41〜49、51〜60 :開關 35〜40、61〜65、71〜75 ··電路的接點 100 :傳統升壓電路 200 :升壓供電設備 210 :相位控制信號發生器 220 :轉接控制信號發生器 300 :升壓電路 1410 :正升壓電路 1420 :負升壓電路 a〜η :控制信號 a2、b2〜ι2 :正向提升轉換控制信號 a3、b3〜j3 :反向提升轉換控制信號 C1 〜C4、Ca、Cb、Cc、Cd :電容器 CLK、CLK/2、CLK—d、Em、EN2、MODE、Q、VCI、 VGH、VGL :電壓信號 35 1266471 14483pif.doc GND :電源 Η:邏輯高電位 L :邏輯低電位 Ρ1〜Ρ3 :時脈信號 SW1〜SW10 :開關 VDD :源電壓

Claims (1)

1266471 14483plf.doc 十、申請專利範圍: 1·一種升壓電路,包括: 一第一電容,連接於一第一接點和一第二接點之間; 一第二電容,連接於一第三接點和一第四接點之間; 一第三電容,連接於一第一升壓輸出接點和一第三電 源之間; 一第四電容’連接於一第二升壓輸出接點和該第三電 源之間; 一第一開關,可選擇性地連接或不連接一第四電源和 該第一接點,回應於一第一控制信號的邏輯狀態; 一第二開關,可選擇性地連接或不連接該第四電源和 该第二接點,回應於一第二控制信號的邏輯狀態; 々一第三開關,可選擇性地連接或不連接該第三電源和 忒第二接點,回應於一第三控制信號的邏輯狀態; 一第四開關,可選擇性地連接或不連接該第一升壓輸 出接點t該第-接點,回應於—第四控制信號的邏輯狀態; 一第五開關,可選擇性地連接或不連接一第一電源和 該第一接點,回應於一第五控制信號的邏輯狀態; A斤一第六開關,可選擇性地連接或不連接該第三接點和 該第一接點,回應於一第六控制信號的邏輯狀態; 一第七開關,可選擇性地連接或不連接該第三接點和 該第-升壓輸出接點,回應於-第七控制信號的邏輯狀態; 一第八開關,可選擇性地連接或不連接該第一電源'和 泫第二接點,回應於一第八控制信號的邏輯狀態;'、 37 1266471 14483pif.doc 一第九開關’可選擇性地連接或不連接該第三電源和 該第二接點’回應於一第九控制信號的邏輯狀態; 一第十開關,可選擇性地連接或不連接該第一電源和 該第四接點’回應於一第十控制信號的邏輯狀態; 一第十一開關,可選擇性地連接或不連接該第三電源 和該第四接點,回應於一第十一控制信號的邏輯狀態; 一第十二開關’可選擇性地連接或不連接該第二電源 和該第四接點,回應於一第十二控制信號的邏輯狀態; 一第十三開關,可選擇性地連接或不連接該第四接點 和該第二升壓輸出接點,回應於一第十三控制信號的邏輯 狀態;以及 一第十四開關,可選擇性地連接或不連接該第二接點 和該第二升壓輸出接點,回應於一第十四控制信號的邏輯 狀態。 2·如申請專利範圍第丨項所述之升壓電路,其中,兮 些開關為金氧半導體場效應電晶體所組成。 / 3·如申請專利範圍第丨項所述之升壓電路,其中,每 個該升壓輸出接點均在該些控制信號的兩相控制下輪母 升壓。 月以正 4·如申請專利範圍第1項所述之升壓電路,其中,上 第一升壓輸出接點和該第二升壓輸出接點各由該些控制^ 號控制而分別輸出三種正升壓和三種負升壓。 " 5·—種升壓電路,包括: 一第一電容,連接於一第一接點和一第二接點之間· 38 1266471 14483pif.doc 一第二電容,連接於一第三接點和一第四接點之間; 一第三電容,連接於一升壓輸出接點和一第三電源之 間; 一第一開關,可選擇性地連接或不連接一第一電源和 該第一接點,回應於一第一控制信號的邏輯狀態; 一第二開關,可選擇性地連接或不連接該第一接點和 該第三接點,回應於一第二控制信號的邏輯狀態; 一第三開關,可選擇性地連接或不連接該第三接點和 該升壓輸出接點,回應於一第三控制信號的邏輯狀態; 一第四開關,可選擇性地連接或不連接該升壓輸出接 點和該第一接點,回應於一第四控制信號的邏輯狀態; 一第五開關,可選擇性地連接或不連接該第一電源和 該第二接點,回應於一第五控制信號的邏輯狀態; 一第六開關,可選擇性地連接或不連接該第二接點和 該第三電源,回應於一第六控制信號的邏輯狀態; 一第七開關,可選擇性地連接或不連接該第四接點和 該第一電源,回應於一第七控制信號的邏輯狀態; 一第八開關,可選擇性地連接或不連接一第二電源和 該第四接點,回應於一第八控制信號的邏輯狀態;以及 一第九開關,可選擇性地連接或不連接該第三電源和 該第四接點,回應於一第九控制信號的邏輯狀態。 6. 如申請專利範圍第5項所述之升壓電路,其中,該 些開關為金氧半導體場效應電晶體所組成。 7. 如申請專利範圍第5項所述之升壓電路,其中,每 39 1266471 14483plf.doc 個該升壓輸出接點均在該些控制信號的兩相控制下 升壓。 8·如申請專利範圍第5項所述之升壓電路,其中,該 升壓輸出接點由該些控制信號控制而輸出三種正升壓。 9·一種升壓電路,包括: 一第一電谷,連接於一第一接點和一第二接點之間; 弟一電谷,連接於一第三接點和一第四接點之間; 一第二電容,連接於一升壓輸出接點和一第三電源之 間; "、 々一第一開關,可選擇性地連接或不連接該第三電源和 該第一接點,回應於一第一控制信號的邏輯狀態; ^ 一第二開關,可選擇性地連接或不連接該第一接點和 该第二接點,回應於一第二控制信號的邏輯狀態; ^第一開關’可選擇性地連接或不連接該第三接點和 該升壓輸出接點,回應於一第三控制信號的邏輯狀態; 一第四開關,可選擇性地連接或不連接該升壓輸出接 點和該第一接點,回應於一第四控制信號的邏輯狀態; —第五開關,可選擇性地連接或不連接該第三電源和 該第二接點,回應於一第五控制信號的邏輯狀態; 一第六開關,可選擇性地連接或不連接該第二接點和 一第一電源,回應於一第六控制信號的邏輯狀態; 一第七開關’可選擇性地連接或不連接該第二接點和 一第二電源,回應於一第七控制信號的邏輯狀態; 一第八開關’可選擇性地連接或不連接該第三電源和 40 1266471 14483pif.doc 該第四接點’回應於一第八控制信號的邏輯狀態; 一第九開關,可選擇性地連接或不連接該第二電源和 該第四接點,回應於一第九控制信號的邏輯狀態;以及 一第十開關,可選擇性地連接或不連接該第—電源和 該第四接點,回應於一第十控制信號的邏輯狀態。 、 10. 如申請專利範圍第9項所述之升壓電路,其中,上 些開關為金氧半導體場效應電晶體所組成。 、邊 11. 如申請專利範圍第9項所述之升壓電路,其中,一 個泫升壓輸出接點均在該些控制信號的兩相控制下輪出2 12·如申请專利範圍第9項所述之升壓電路,其中,上 升壓輸出接點由該些控制信號控制而輸出三種正升壓。忒 13.—種升壓供電設備,包括: 相位控制k號發生器,輸出一相位控制信號,里 該相位控制信號為回應於一第一使能信號和一第二^使二 號的四種邏輯狀態組合的每—種而呈現—兩相 = 一邏輯數值形態; 八占或 -轉接控制信號發生器,根獅相健齡號的 -邏輯狀態中的-模信號而產生並輸出多數個兩相反 升f接控制信號,以及根據該相位控制信⑽-第二邏輯 狀態中的該模信號而產生並輸出多數個兩相 控制信號;以及 促 M + 4升,包路,通過文控於該些反向提升轉接控制信號 的兩相控制的多數個電容輪出多數個貞升壓,以及通過受 41 1266471 14483pif.doc 兩相控制的多數個電容 控於戎些正向提升轉接控制信號的 輸出多數個正升壓。 中利f圍第13項所述之升壓供電設備,其 ”的數位信號’該些邏輯狀態分別對應於連 =:=下載所消耗的功率大小,且分別二: 15·如㈣專利範㈣13項所述之制 絲錢㈣第二錢信號域於—邏 輯狀恕時’該些正向提升轉接控制信號之巾至少— =反向提升轉接控制信號之巾至少—個會處於非啟動= 怨0 16.如申請專利範圍第13項所述之升壓供電設備,其 中。玄升[電路由叉控於該些反向提升轉接控制信號和該 些正向提升轉接控健號的兩相控制的多數個制電容^ 成,當該相位控制信號為該兩相脈衝形態時,該升壓電路 選擇性地通過該些正向提升轉接控制信號輸出該正升壓或 ,過該些反向提升轉接控制信號選擇性地輸出該負升壓, 當該相位控制信號為該邏輯數值形態時,該升壓電路輪 該正升壓和該負升壓其中之一。 ⑴ 17·如申請專利範圍第16項所述之升壓供電設備,其 中,該升壓電路包括: 〃 一第一電容,連接於一第一接點和一第二接點之間; 一第二電容,連接於一第三接點和一第四接點之間; 42 1266471 14483pif.doc 一第三電容,連接於一正升壓輸出接點和一第三電源 之間; 一第四電容,連接於一負升壓輸出接點和該第三電源 之間; 一第一開關,可選擇性地連接或不連接一第四電源和 該第一接點,回應於一第一控制信號的邏輯狀態; 一第二開關,可選擇性地連接或不連接該第四電源和 該第三接點,回應於一第二控制信號的邏輯狀態; 一第三開關,可選擇性地連接或不連接該第三電源和 該第三接點,回應於一第三控制信號的邏輯狀態; 一第四開關,可選擇性地連接或不連接該正升壓輸出 接點和該第一接點,回應於一第四控制信號的邏輯狀態; 一第五開關,可選擇性地連接或不連接一第一電源和 該第一接點,回應於一第五控制信號的邏輯狀態; 一第六開關,可選擇性地連接或不連接該第三接點和 該第一接點,回應於一第六控制信號的邏輯狀態; 一第七開關,可選擇性地連接或不連接該第三接點和 該正升壓輸出接點,回應於一第七控制信號的邏輯狀態; 一第八開關,可選擇性地連接或不連接該第一電源和 該第二接點,回應於一第八控制信號的邏輯狀態; 一第九開關,可選擇性地連接或不連接該第三電源和 該第二接點,回應於一第九控制信號的邏輯狀態; 一第十開關,可選擇性地連接或不連接該第一電源和 該第四接點,回應於一第十控制信號的邏輯狀態; 43 1266471 14483plf.doc 一第十—開關,可選擇性地連接或不連接該第三電 和該工四接點,回應於-第十-控制信號的邏輯狀態;μ 一第十二開關,可選擇性地連接或不連接一第二電源 和該^接點,回應於一第十二控制信號的邏輯狀態广 上Γ第十三開關,可選擇性地連接或不連接該第四接點 t该、、升壓輪出接點,回練—第十三控制錢的邏輯狀 悲,以及 和’可選擇性地連接或不連接該第二接點 =負升i輪出接點,回應於—第十四控制信號的邏輯狀 升轉於該些反⑽ 號其中之-部分。 ‘或^正向提升轉接控制信 由,咕4^:'°月專利範圍第13項所述之升廢供電設備,苴 ,以升堅電路由各自受控於該此 和該些正向提升轉接控制信號其;=:==號 壓電路選擇性地通過該i==脈衝形態時,該升 ==些反向提;轉:===該: 值形態時,該升壓電路輸出; 19·如申請專利範圍第18項所冲—,广、 中,該升壓電路包括·· 、处之升壓供電設備,其 一正相電路’通過受控於該些正向提升轉接控制信 44 1266471 14483plf.doc 號的兩相控制的-第一電容組輸出該正升壓, ·以及 料兩;路’ ^過《控於該些反向提升轉接控制信 號的兩相&制的-第二電容組輪出該負升壓。 20·如申^專利範圍帛19項所述之升壓供電設備 中,該正升壓電路包括: ,連接於一第一接點和一第二接點之間; ,連接於一第三接點和一第四接點之間; ,連接於一正升壓輸出接點和一第三電源 之間 一第一電容 一第二電容 一第三電容 一第一開關 ^ 可選擇性地連接或不連接一第一電源和 该第-接點’回應於-第—控制信號的邏輯狀態; ★一第開關可選擇性地連接或不連接一第一接點和 一第二接點,回應於一第二控制信號的邏輯狀態; ^ 一第三開關,可選擇性地連接或不連接該第三接點和 该正輸出接點,回應於一第三控制信號的邏輯狀態; 開關,可選擇性地連接或不連接該正升壓輸出 、、一^弟一接點,回應於一第四控制信號的邏輯狀態; 該第二接ί開關,可選擇性地連接或不連接該第一電源和 一第1 ’回應於一第五控制信號的邏輯狀態; 該第三電梅、開關,可選擇性地連接或不連接該第二接點和 回應於一第六控制信號的邏輯狀態; 該第一電振開關,可選擇性地連接或不連接該第四接點和 苐 八開關, 回應於一第七控制信號的邏輯狀態; 弟一電源和 45 1266471 14483pif.doc 4第四,點’回應於一第八控制信號的邏輯狀態;以及 一第九開關’可選擇性地連接或不連接該第三電源和 孩第:接點,回應於_第九控制信號的邏輯狀態, 其中’該第一至該第九控制信號皆屬於該些正向提升 轉接控制信號其中之一部分。 21·如申凊專利範圍第19項所述之升壓供電設備,其 中,該負升壓電路包括·· 之間; 第 第 第 電容’連接於一第一接點和一第二接點之間; 電容’連接於一第三接點和一第四接點之間; 電容’連接於一負升壓輸出接點和一第三電源
第―開關’可選擇性地連接或不連接該第三電源和 該第一 wu . — 回應於一第一控制信號的邏輯狀態; 第—開關’可選擇性地連接或不連接該第一接點和 點,回應於-第二控制信號的邏輯狀態;
过备扎第二開關’可選擇性地連接或不連接該第三接點和 以、一,輪出接點,回應於一第三控制信號的邏輯狀態; 接點和’可選擇性地連接或不連接該負升壓輸出 ”、二^第一接點,回應於一第四控制信號的邏輯狀態; 第五開關’可選擇性地連接或不連接該第三電源和 回應於一第五控制信號的邏輯狀態; 一第一 ^六開關’可選擇性地連接或不連接該第二接點和 源’回應於一第六控制信號的邏輯狀態; 第七開關,可選擇性地連接或不連接該第二接點和 46 1266471 14483pif.doc 一第二電源,回應於一第七控制信號的邏輯狀態; 一第八開關,可選擇性地連接或不連接該第三電源和 該第四接點,回應於一第八控制信號的邏輯狀態; 一第九開關,可選擇性地連接或不連接該第二電源和 該第四接點,回應於一第九控制信號的邏輯狀態;以及 -第十開關’可選擇性地連接或不連接該第一電源和 該1接點;回應於—第十控制信號的邏輯狀態, 其中,該第-至該第十控制信號皆屬於該些反向提升 轉接控制信號其中之一部分。 一 22.—種電壓提升方法,通過共用連接於一第一接點和 -第二接點之間的—第—電容、連接於—第三接點和一第 四接點之_-第二電容 '連接於—第—升壓輸出接點和 第一电源的一第二電容、和連接於一第二升壓輸出接點 和該第三電源的—第四電容,輸出-正升壓至該第-升壓 輸出接點以及輸ίΒ-貞升壓至該第二升壓輸出接點,該電 壓提升方法包括以下步驟: (a) 回應於一第一控制信號的邏輯狀態,選擇性地連 接或不連接一第四電源和該第一接點; (b) 回應於一第二控制信號的邏輯狀態,選擇性地連 接或不連接該第四電源和該第三接點; (c) 回應於一第二控制彳§號的邏輯狀態,選擇性地連 接或不連接該第三電源和該第三接點; (d) 回應於一第四控制信號的邏輯狀態,選擇性地連 接或不連接該第一升壓輸出接點和該第—接點; 47 1266471 14483pif.doc (e) 回應於一第五控制信號的邏輯狀態,選擇性地連 接或不連接該第一電源和該第一接點; (f) 回應於一第六控制信號的邏輯狀態,選擇性地連 接或不連接該第三接點和該第一接點; (g) 回應於一第七控制信號的邏輯狀態,選擇性地連 接或不連接該第三接點和該第一升壓輸出接點; (h) 回應於一第八控制信號的邏輯狀態,選擇性地連 接或不連接該第一電源和該第二接點; (i) 回應於一第九控制信號的邏輯狀態,選擇性地連 接或不連接該第三電源和該第二接點; vj)回應於一弟十控制信號的邏輯狀態,選擇性地連 接或不連接該第一電源和該第四接點; (k)回應於一第十一控制信號的邏輯狀態,選擇性地 連接或不連接該第三電源和該第四接點; ⑴回應於一第十二控制信號的邏輯狀態,選擇性地 連接或不連接一第二電源和該第四接點; (m)回應於一第十三控制信號的邏輯狀態,選擇性地 連接或不連接$第四接點和該第二升壓輸出接點;以及 ⑻回應於-第十四控制信號的邏輯狀態,選擇性地 連接或不連接該第二接師該第二特輸出接點。 23. 士申。3專利範圍第22項所述之電壓提升方法,直 :之步驟係通過金氧半導體場效應電晶體 所組成之開關來實現。 24. 如申請專利範圍第22項所述之電顯升方法,其 48 1266471 14483plf.doc 該些控制信號的兩相控 中,每一個該升壓輸出接點都是在 制下輸出升壓。 ^5·如巾明專利㈣第22項所述之電壓提升方法,其 Γ 信號的控制下,該第—升壓輸出接點和該 第一升£輸出接點分別輪出三種正升壓和三種負升壓。 /6.-種電壓提升方法,通過使用連接於—第一接點和 -第二接點之間的-第—電容、連接於—第三接點和一第 四接點之_-第二電容、和連接於—升壓輸出接點和一 第三電源之_-第三電容錢出越,該電壓提升方法 包括以下步驟: 、⑻回應於—第—控制信號的邏輯狀態,選擇性地連 接或不連接一弟一電源和該第一接點· ⑻回應於-第二控制信號的邏輯狀態,選擇性地連 接或不連接該第一接點和該第三接點· (C)回應於-第三控制信號的邏輯狀態,選擇性地連 接或不連接該第二接點和該升壓輸出接點· ⑷回應於-第四控制信號的邏輯狀態,選擇性地連 接或不連接該升壓輸出接點和該第一接點; (e)回應於-第五控制信號的邏輯狀態,選擇性地連 接或不連接該弟^^電源和該第二接點· ⑴回應於U空制信號的邏輯狀態,選擇性地連 接或不連接该第"一接點和該第三電源· (g)回應於-第七控制信號的邏輯狀態,選擇性地連 接或不連接遠第四接點和該第一電源· 49 1266471 14483pif.doc (h) 回應於一第八控制信號的邏輯狀態,選擇性地連 接或不連接一第二電源和該第四接點;以及 (i) 回應於一第九控制信號的邏輯狀態,選擇性地連 接或不連接該第三電源和該第四接點。 27. 如申請專利範圍第26項所述之電壓提升方法,其 中,連接與不連接之步驟係通過金氧半導體場效應電晶體 所組成之開關來實現。 28. 如申請專利範圍第26項所述之電壓提升方法,其 中’每個該升壓輸出接點都是在該些控制信號的兩相控制 下輸出升壓。 29·如申請專利範圍第26項所述之電壓提升方法,其 中’在該些控制信號的控制下,該升壓輸出接點輸出三種 升壓。 30·—種電壓提升方法,通過使用連接於一第一接點和 第一接點之間的一第一電容、連接於一第三接點和一第 四接點之間的-第二電容、連接於_升壓輸出接點和一第 二電源之間的一第三電容而輸出升壓,該電壓提升方法包 括以下步驟: (a)回應於一第一控制信號的邏輯狀態,選擇性地連 接或不連接該第三電源和該第一接點; ()口應於弟一控制信5虎的趣輯狀態,選擇性地連 接或不連接該第一接點和該第三接點; 、(c)回應於一第三控制信號的邏輯狀態,選擇性地連 接或不連接該第三接點和該升壓輸出接點; 50 1266471 14483pif.doc (d) 回應於一第四控制信號的邏輯狀態,選擇性地連 接或不連接該升壓輸出接點和該第一接點; (e) 回應於一第五控制信號的邏輯狀態,選擇性地連 接或不連接該第三電源和該第二接點; (f) 回應於一第六控制信號的邏輯狀態,選擇性地連 接或不連接該第二接點和一第一電源; (g) 回應於一第七控制信號的邏輯狀態,選擇性地連 接或不連接該第二接點和一第二電源; (h) 回應於一第八控制信號的邏輯狀態,選擇性地連 接或不連接該第三電源和該第四接點; ⑴回應於一第九控制信號的邏輯狀態,選擇性地連 接或不連接該第二電源和該第四接點;以及 、⑴回應於-第十㈣信號的邏触態,選擇性地連 接或不連接該第一電源和該第四接點。 31.如申請專利範圍第3〇項所述之電壓提升方法,其 中,連接與不連接之步職通過金氧半導體場效應電晶體 所組成之開關來實現。 32.如申請專利範圍第3G項所述之電壓提升方法,^ 中,每個該升壓輸出接點都是在該些控制信號的兩相控带 下輸出升壓。 ϋ如曱請專利範圍第 一·…,丨处心电堙提升方法,J 中,在該些控制信號的控制下,該升_轉 升壓。 34·種升壓控制方法,包括以下步驟: 51 1266471 14483pif.doc (a) 輸出一相位控制信號,該相位控制信號回應於一 第一使能彳&號和一第二使能信號的四種邏輯狀態組合的其 中每一種而呈現一兩相脈衝形態或一邏輯數值形態; (b) 根據該相位控制信號的一第一邏輯狀態中的一模 “號產生並輸出多數個兩相反向提升轉接控制信號,並根 據邊相位控制信號的一第二邏輯狀態中的該模信號產生並 輸出多數個兩相正向提升轉接控制信號;以及 (c) 通過受控於該些反向提升轉接控制信號的兩相控 制的多數個電容輸出負升壓,並通過受控於該些正向提升 轉接控制信號的兩相控制的多數個電容輸出正升壓。 35.如申請專利範圍第34項所述之升壓控制方法,其 中4第使此4號和該第二使能信號均為具有不同邏輯 狀態的數位錢,該些邏輯狀態分別對應於連接於該負升 壓和該正聽上的貞制絲的功率;M、,且分別位於一 功率界限值之上和之下。 、 =·如申請專利範㈣34項所述之升壓控制方法,其 二,、^該第-使能信號和該第二使能信朗處於—第一邏 時’至4 —倾些反向提升轉接控難號和至少一 亥i正向提升轉接控制信號處於非啟動狀態。 Φ =口申巧專利1巳圍第34項所述之升壓控制方法,盆 二中,通過採用受控于該些正向提升轉接控制 制信號為—兩相脈衝形態時,可選擇 也輸出找于該些正向提_接控制錢㈣正升愿以及 52 1266471 14483pif.doc 受控於該些反向提升轉接控制信號的該負升壓;而當該相 位控制信號為一邏輯數值形態時,輸出該正升壓和該負升 壓其中之一。 38.如申請專利範圍第37項所述之升壓控制方法,其 中,步驟(c)包括以下步驟: 通過連接於一第一接點和一第二接點之間的一第一 電容、連接於一第三接點和一第四接點之間的一第二電 容、連接於一正升壓輸出接點和一第三電源之間的一第三 電容、和連接於一負升壓輸出接點和該第三電源之間的一 第四電容, (c-Ι)回應於一第一控制信號的邏輯狀態,選擇性地 連接或不連接一第四電源和該第一接點; (c-2)回應於一第二控制信號的邏輯狀態,選擇性地 連接或不連接該第四電源和該第三接點; (c-3)回應於一第三控制信號的邏輯狀態,選擇性地 連接或不連接該第三電源和該第三接點; (c-4)回應於一第四控制信號的邏輯狀態,選擇性地 連接或不連接該正升壓輸出接點和該第一接點; (c-5)回應於一第五控制信號的邏輯狀態,選擇性地 連接或不連接一第一電源和該第一接點; (c-6)回應於一第六控制信號的邏輯狀態,選擇性地 連接或不連接该弟二接點和該第一接點· (〇7)回應於-第七控制信號的邏輯狀態,選擇性地 連接或不連接該第二接點和該正升壓輪出接點· 53 1266471 14483pif.doc (c-8)回應於一第八控制信號的邏輯狀態,選擇性地 連接或不連接該第一電源和該第二接點; (c-9)回應於一第九控制信號的邏輯狀態,選擇性地 連接或不連接該第三電源和該第二接點; (c-10)回應於一第十控制信號的邏輯狀態,選擇性地 連接或不連接該第一電源和該第四接點; (c-11)回應於一第十一控制信號的邏輯狀態,選擇性 地連接或不連接該第三電源和該第四接點; (c-12)回應於一第十二控制信號的邏輯狀態,選擇性 地連接或不連接一第二電源和該第四接點; (c-13)回應於一第十三控制信號的邏輯狀態,選擇性 地連接或不連接該第四接點和該負升壓輸出接點;以及 (c-14)回應於一第十四控制信號的邏輯狀態,選擇性 地連接或不連接該第二接點和該負升壓輸出接點, 其中,該第-至該第十四控·闕於該些反向提升 其中2 =其中之一部分或該些正向提升轉接控制信號 ^如中請專利範圍f 34項所述之升壓控制方法,其 押制广巾,通過細各自受控于該些正向提升轉接 相提升轉接控制信號之—的兩相控制的 數3立電容,當該相位控制信號為—兩相脈衝形態 I升^擇地如受控于該些正向㈣轉接㈣信號的該 升^及受控於該些反向提升轉接㈣錢的該負升 ,§軸健齡縣-邏輯數值形料,輸出該正 54 1266471 14483pif.doc 升壓和該負升壓其中之一。 項所述之升壓控制方法, 4〇·如申睛專利範圍第39 中,步驟(c)包括以下步驟: ㈣!Γ1)^1過x控于該些正向提升轉接控制信號的兩相 拴制的一第一電容組輸出該正升壓;以及 (〇2)通過χ控於麵反向提升轉接控齡號的兩 控制的一第二電容組輪出該負升壓。 41·如申明專利範圍帛4〇項所述之升壓控制方法 中,步驟(c-Ι)包括以下步驟: ★ —通過連接於-第—接點和—第二接點之間的一第、 ,谷連接於-第二接點和一第四接點之間的一第二 谷以及連接於-正升壓輸出接點和一第三電源之間 第三電容, 、(c-1-l)回應於-第-控制信號的邏輯狀態,選擇性地 連接或不連接一第一電源和該第一接點; (c_l_2)回應於一第二控制信號的邏輯狀態,選擇性地 連接或不連接該第一接點和該第三接點; (c-1-3)回應於一第三控制信號的邏輯狀態,選擇性地 連接或不連接該第三接點和該正升壓輸出接點; (c-1-4)回應於一第四控制信號的邏輯狀態,選擇性地 連接或不連接該正升壓輸出接點和該第一接點; (〇1-5)回應於一第五控制信號的邏輯狀態,選擇性地 連接或不連接該第一電源和該第二接點; (c-1-6)回應於一第六控制信號的邏輯狀態,選擇性地 55 1266471 14483pif.doc 連接或不連接該第二接點和該第三電源; (c-1-7)回應於一第七控制信號的邏辑狀態,選擇性地 連接或不連接該第四接點和該第一電源; (c-1-8)回應於一第八控制信號的邏輯狀態,選擇性地 連接或不連接一第二電源和該第四接點;以及 (c-1-9)回應於一第九控制信號的邏輯狀態,選擇性地 連接或不連接該第三電源和該第四接點, 其中,該第一至該第九控制信號屬於該些正向提升轉 接控制信號其中之一部分。 42.如申請專利範圍第40項所述之升壓控制方法,其 中,步驟(c-2)包括以下步驟: 通過連接於一第一接點和一第二接點之間的一第一 電容、連接於一第三接點和一第四接點之間的一第二電 容、以及連接於一負升壓輸出接點和一第三電源之間的一 第三電容, (c-2-l)回應於一第一控制信號的邏輯狀態,選擇性地 連接或不連接該第三電源和該第一接點; (c-2-2)回應於一第二控制信號的邏輯狀態,選擇性地 連接或不連接該第一接點和該第三接點; (c-2-3)回應於一第三控制信號的邏輯狀態,選擇性地 連接或不連接該第三接點和該負升壓輸出接點; (c-2-4)回應於一第四控制信號的邏輯狀態,選擇性地 連接或不連接該負升壓輸出接點和該第一接點; (c-2-5)回應於一第五控制信號的邏輯狀態,選擇性地 56 1266471 14483pif.doc 連接或不連接該第三電源和該第二接點; (c-2-6)回應於一第六控制信號的邏輯狀態,選擇性地 連接或不連接該第二接點和一第一電源; (c-2-7)回應於一第七控制信號的邏輯狀態,選擇性地 連接或不連接該第二接點和一第二電源; (c-2-8)回應於一第八控制信號的邏輯狀態,選擇性地 連接或不連接該第三電源和該第四接點; (c-2-9)回應於一第九控制信號的邏輯狀態,選擇性地 連接或不連接該第二電源和該第四接點;以及 (c-2-ΙΟ)回應於一第十控制信號的邏輯狀態,選擇性 地連接或不連接該第一電源和該第四接點, 其中,該第一至該第十控制信號屬於該些反向提升轉 接控制信號其中之一部分。 57
TW093124763A 2003-08-26 2004-08-18 Voltage boosting circuit and method TWI266471B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0059094A KR100524985B1 (ko) 2003-08-26 2003-08-26 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법

Publications (2)

Publication Number Publication Date
TW200522487A TW200522487A (en) 2005-07-01
TWI266471B true TWI266471B (en) 2006-11-11

Family

ID=34214694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093124763A TWI266471B (en) 2003-08-26 2004-08-18 Voltage boosting circuit and method

Country Status (4)

Country Link
US (1) US6906577B2 (zh)
JP (1) JP4204528B2 (zh)
KR (1) KR100524985B1 (zh)
TW (1) TWI266471B (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004180364A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 電源回路
JP4965069B2 (ja) * 2004-10-21 2012-07-04 ラピスセミコンダクタ株式会社 半導体集積回路
TWI293828B (en) * 2005-04-28 2008-02-21 Novatek Microelectronics Corp Charge pump
KR20080036607A (ko) * 2005-12-08 2008-04-28 로무 가부시키가이샤 차지 펌프 회로, lcd 드라이버 ic, 및 전자 기기
KR100849215B1 (ko) * 2007-01-17 2008-07-31 삼성전자주식회사 전원제어장치, 방법, 및 상기 전원제어장치를 구비하는시스템
DE102007014384A1 (de) * 2007-03-26 2008-10-02 Austriamicrocsystems Ag Spannungskonverter und Verfahren zur Spannungskonversion
JP5566568B2 (ja) * 2007-03-27 2014-08-06 ピーエスフォー ルクスコ エスエイアールエル 電源電圧発生回路
TWI365438B (en) * 2007-11-12 2012-06-01 Chimei Innolux Corp Systems for displaying images
US8274179B2 (en) * 2009-03-20 2012-09-25 Qualcomm Incorporated Passive differential voltage doubler
US9112452B1 (en) 2009-07-14 2015-08-18 Rf Micro Devices, Inc. High-efficiency power supply for a modulated load
JP5504782B2 (ja) * 2009-09-18 2014-05-28 ヤマハ株式会社 チャージポンプ
KR101579838B1 (ko) * 2009-10-21 2015-12-24 삼성전자주식회사 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템
EP2782246B1 (en) 2010-04-19 2018-06-13 Qorvo US, Inc. Pseudo-envelope following power management system
US8519788B2 (en) 2010-04-19 2013-08-27 Rf Micro Devices, Inc. Boost charge-pump with fractional ratio and offset loop for supply modulation
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
US8981848B2 (en) 2010-04-19 2015-03-17 Rf Micro Devices, Inc. Programmable delay circuitry
US8633766B2 (en) 2010-04-19 2014-01-21 Rf Micro Devices, Inc. Pseudo-envelope follower power management system with high frequency ripple current compensation
US8571498B2 (en) 2010-08-25 2013-10-29 Rf Micro Devices, Inc. Multi-mode/multi-band power management system
WO2012047738A1 (en) * 2010-09-29 2012-04-12 Rf Micro Devices, Inc. SINGLE μC-BUCKBOOST CONVERTER WITH MULTIPLE REGULATED SUPPLY OUTPUTS
EP2518877B1 (en) * 2010-11-12 2017-07-19 Asahi Kasei Microdevices Corporation Charge pump circuit, control method thereof, and semiconductor integrated circuit
WO2012068258A2 (en) 2010-11-16 2012-05-24 Rf Micro Devices, Inc. Digital fast cordic for envelope tracking generation
US8588713B2 (en) 2011-01-10 2013-11-19 Rf Micro Devices, Inc. Power management system for multi-carriers transmitter
WO2012106437A1 (en) 2011-02-02 2012-08-09 Rf Micro Devices, Inc. Fast envelope system calibration
US8624760B2 (en) 2011-02-07 2014-01-07 Rf Micro Devices, Inc. Apparatuses and methods for rate conversion and fractional delay calculation using a coefficient look up table
WO2012109227A2 (en) 2011-02-07 2012-08-16 Rf Micro Devices, Inc. Group delay calibration method for power amplifier envelope tracking
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
US9178627B2 (en) 2011-05-31 2015-11-03 Rf Micro Devices, Inc. Rugged IQ receiver based RF gain measurements
US9019011B2 (en) 2011-06-01 2015-04-28 Rf Micro Devices, Inc. Method of power amplifier calibration for an envelope tracking system
US8760228B2 (en) 2011-06-24 2014-06-24 Rf Micro Devices, Inc. Differential power management and power amplifier architecture
WO2013012787A2 (en) 2011-07-15 2013-01-24 Rf Micro Devices, Inc. Modified switching ripple for envelope tracking system
US8626091B2 (en) 2011-07-15 2014-01-07 Rf Micro Devices, Inc. Envelope tracking with variable compression
US8952710B2 (en) 2011-07-15 2015-02-10 Rf Micro Devices, Inc. Pulsed behavior modeling with steady state average conditions
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
US8624576B2 (en) 2011-08-17 2014-01-07 Rf Micro Devices, Inc. Charge-pump system for providing independent voltages
WO2013033700A1 (en) 2011-09-02 2013-03-07 Rf Micro Devices, Inc. Split vcc and common vcc power management architecture for envelope tracking
US8957728B2 (en) 2011-10-06 2015-02-17 Rf Micro Devices, Inc. Combined filter and transconductance amplifier
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
CN103988406B (zh) 2011-10-26 2017-03-01 Qorvo美国公司 射频(rf)开关转换器以及使用rf开关转换器的rf放大装置
US9024688B2 (en) 2011-10-26 2015-05-05 Rf Micro Devices, Inc. Dual parallel amplifier based DC-DC converter
CN103959189B (zh) 2011-10-26 2015-12-23 射频小型装置公司 基于电感的并行放大器相位补偿
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US8975959B2 (en) 2011-11-30 2015-03-10 Rf Micro Devices, Inc. Monotonic conversion of RF power amplifier calibration data
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US8947161B2 (en) 2011-12-01 2015-02-03 Rf Micro Devices, Inc. Linear amplifier power supply modulation for envelope tracking
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9041364B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. RF power converter
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US8981839B2 (en) 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer
WO2014018861A1 (en) 2012-07-26 2014-01-30 Rf Micro Devices, Inc. Programmable rf notch filter for envelope tracking
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
US9207692B2 (en) 2012-10-18 2015-12-08 Rf Micro Devices, Inc. Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
TWI456880B (zh) * 2012-11-19 2014-10-11 Ind Tech Res Inst 交換式電路
US9929696B2 (en) 2013-01-24 2018-03-27 Qorvo Us, Inc. Communications based adjustments of an offset capacitive voltage
US9178472B2 (en) 2013-02-08 2015-11-03 Rf Micro Devices, Inc. Bi-directional power supply signal based linear amplifier
US9203353B2 (en) 2013-03-14 2015-12-01 Rf Micro Devices, Inc. Noise conversion gain limited RF power amplifier
WO2014152903A2 (en) 2013-03-14 2014-09-25 Rf Micro Devices, Inc Envelope tracking power supply voltage dynamic range reduction
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9941844B2 (en) 2015-07-01 2018-04-10 Qorvo Us, Inc. Dual-mode envelope tracking power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
JP2022538419A (ja) 2019-06-26 2022-09-02 ニューロスティム テクノロジーズ エルエルシー 適応回路を備えた非侵襲性神経活性化装置
CN112640288B (zh) * 2019-08-08 2024-01-23 深圳市汇顶科技股份有限公司 一种正负压打码电路、芯片、主动笔以及打码方法
US11563377B2 (en) 2021-04-26 2023-01-24 Dialog Semiconductor (Uk) Limited Hybrid power converters

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606491A (en) * 1995-06-05 1997-02-25 Analog Devices, Inc. Multiplying and inverting charge pump

Also Published As

Publication number Publication date
US6906577B2 (en) 2005-06-14
JP4204528B2 (ja) 2009-01-07
TW200522487A (en) 2005-07-01
JP2005073495A (ja) 2005-03-17
KR20050022069A (ko) 2005-03-07
US20050047180A1 (en) 2005-03-03
KR100524985B1 (ko) 2005-10-31

Similar Documents

Publication Publication Date Title
TWI266471B (en) Voltage boosting circuit and method
CN1270431C (zh) 电源产生电路、显示装置和便携终端器件
TW529003B (en) Power voltage conversion circuit and its control method, display device and portable terminal apparatus
TWI288390B (en) Reference voltage generation circuit for generating gamma voltages
KR101023268B1 (ko) 전하 펌프 회로 및 이 회로를 포함하는 전자 장치
TWI353575B (en) Gate driver structure of tft-lcd display
TWI309049B (en) Multiple power supplies for the driving circuit of local word line driver of dram
CN102663977B (zh) 用于驱动发光器件显示器的方法和系统
TW200305132A (en) Column electrode driving circuit
TWI534785B (zh) 電荷幫浦、其控制方法以及包含該電荷幫浦的顯示驅動系統
TWI339477B (zh)
CN103299547B (zh) 电平移位器、反相器电路以及移位寄存器
TW200410192A (en) Method and apparatus for driving a thin film transistor liquid crystal display
TW200405256A (en) Display device driving circuit and display device
TW200832106A (en) High efficiency low cost bi-directional charge pump circuit for very low voltage applications
US7099166B2 (en) Voltage boosting circuit and method
TWI488170B (zh) Display the drive circuit of the panel
US8072258B2 (en) Booster circuit
TW526465B (en) Display apparatus, digital/analog converting circuit and digital/analog converting method
CN101043180A (zh) 充电泵电路、lcd驱动ic、液晶显示装置
TWI299148B (en) Liquid crystal display and integrated driver circuit thereof
JP2007159351A (ja) チャージポンプ回路、lcdドライバic、電子機器
TW201008115A (en) Output stage circuit and operational amplifier
TW200302937A (en) Liquid crystal display and driver
CN1835064A (zh) 液晶显示器的低功率多阶驱动方法