CN112640288B - 一种正负压打码电路、芯片、主动笔以及打码方法 - Google Patents

一种正负压打码电路、芯片、主动笔以及打码方法 Download PDF

Info

Publication number
CN112640288B
CN112640288B CN201980001605.3A CN201980001605A CN112640288B CN 112640288 B CN112640288 B CN 112640288B CN 201980001605 A CN201980001605 A CN 201980001605A CN 112640288 B CN112640288 B CN 112640288B
Authority
CN
China
Prior art keywords
switch
stage
positive
inductor
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980001605.3A
Other languages
English (en)
Other versions
CN112640288A (zh
Inventor
袁广凯
唐智
沈海明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN112640288A publication Critical patent/CN112640288A/zh
Application granted granted Critical
Publication of CN112640288B publication Critical patent/CN112640288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0441—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using active external devices, e.g. active pens, for receiving changes in electrical potential transmitted by the digitiser, e.g. tablet driving signals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03545—Pens or stylus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0383—Signal control means within the pointing device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

一种正负压打码电路，所述正负压打码电路包括：正负压产生模块(601，602；801；802；1102；1103；1502；1503；1702)和控制模块(901；1101；1301；1501)，所述正负压产生模块(601，602；801；802；1102；1103；1502；1503；1702)包括开关模块(K1‑K16)，所述控制模块(901；1101；1301；1501)用于控制开关模块(K1‑K16)的断开状态和闭合状态，以使正负压产生模块(601，602；801；802；1102；1103；1502；1503；1702)输出正电压以及负电压至主动笔(101)的笔尖(103)。上述正负压打码电路，能够在确保打码效果的情况下，显著降低主动笔(101)的打码功耗。

Description

一种正负压打码电路、芯片、主动笔以及打码方法
技术领域
本申请涉及触控技术领域，并且更具体地，涉及正负压打码电路、芯片、主动笔以及打码方法。
背景技术
随着触控技术和移动终端技术的发展，越来越多的移动终端采用触控方式进行人机交互。目前移动终端所采用的触控屏主要有电容式触控屏和电阻式触控屏两种，其中电容式触控屏以其良好的清晰度、透光率和触感，得到了越来越多用户的青睐。
电容式触控屏除了可以用手指直接触控操作以外，还可以通过主动式触控手写笔(下文简称主动笔)代替手指进行触控操作。目前主动笔实现与终端设备的打码通信时，其笔壳接系统地、笔尖则直接接收打码信号。现有技术的方案，在一定的打码效果下，主动笔的打码功耗比较大。
发明内容
有鉴于此，本申请实施例提出了一种主动笔、升压电路及其控制方法，能够在确保打码效果的情况下，降低主动笔的打码功耗。
第一方面，提供了一种正负压打码电路，包括：正负压产生模块和控制模块，所述正负压产生模块包括开关模块，所述控制模块用于控制开关模块的断开状态和闭合状态，以使正负压产生模块输出正电压以及负电压至主动笔的笔尖。
第二方面，提供了一种芯片，所述芯片包括如第一方面的正负压打码电路。
第三方面，提供了一种主动笔，该主动笔包括如第二方面的芯片。
第四方面，提供了一种打码方法，该打码方法用于主动笔与终端设备之间的通信，该主动笔的芯片用于执行该打码方法，该芯片包括如第一方面的正负压打码电路。该方法包括：通过所述控制模块对开关模块的控制，在所述笔尖和所述笔壳之间交替产生正电压和负电压。
本申请的正负压打码电路能够显著降低了主动笔的打码功耗，并且无需电源单元产生直流高压，从而减小了对电源单元的设计难度。由于电压单元输入到正负压打码电路的直流电压小，器件无需承受高压，降低了对器件的要求。
附图说明
图1示出了本申请实施例的一种主动笔与终端设备配合使用的应用场景图；
图2示出了主动笔与终端设备进行通信时主动笔通过信号源打码的示意图；
图3示出了主动笔进行打码时的等效电路图；
图4示出了传统的主动笔打码电路的一种电路结构图；
图5示出了图4中传统的主动笔打码电路的工作波形图；
图6示出了本申请一实施例的正负压打码电路的示意性框图；
图7示出了本申请图6中实施例正负压打码电路的工作波形图；
图8示出了本申请另一实施例的正负压打码电路的示意性框图；
图9示出了本申请另一实施例的正负压打码电路结构图；
图10示出了本申请图9中实施例的正负压打码电路的工作波形图；
图11示出了本申请另一实施例的正负压打码电路结构图；
图12示出了本申请图11中实施例的正负压打码电路的工作波形图；
图13示出了本申请另一实施例的正负压打码电路结构图；
图14示出了本申请图13中实施例的正负压打码电路的工作波形图；
图15示出了本申请另一实施例的正负压打码电路结构图；
图16示出了本申请图15中实施例的正负压打码电路的工作波形图；
图17示出了本申请实施例的芯片结构示意图；
图18示出了本申请实施例的打码方法的示意性框图。
具体实施方式
为了使本领域的人员更好地理解本申请实施例中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请实施例的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本申请实施例保护的范围。
本申请的第一实施例涉及一种正负压打码电路，应用于主动笔，当电源单元输入电源电压至主动笔的正负压打码电路时，正负压打码电路输出高压打码信号到主动笔的笔尖。图1所示是目前常见的主动笔101与具有触摸屏的终端设备104配合使用的应用场景图。所述主动笔101用来书写或输入指令到终端设备104，如电脑屏幕、移动设备、绘画板等，以实现人机交互。如图1所示，主动笔101包括笔壳102和笔尖103，为了实现主动笔101与终端设备104之间的通信，笔尖需要输出打码信号。在主动笔实现打码通信时，通常主动笔的笔壳是接系统地的，信号源提供的打码信号是直接加在主动笔的笔尖上。图2示出了主动笔与终端设备进行通信时主动笔通过信号源打码的示意图，为了提高主动笔与终端设备之间的通讯信号信噪比，笔尖上的打码信号通常是高压信号。图3为图2所示的等效示意图，其中电容C为笔尖和笔壳之间的寄生电容和其他电容的和。
图4是已知的一种主动笔打码电路的结构示意图。如图4所示，该主动笔打码电路包括信号源201、第一开关202和第二开关203，信号源201的正极通过开关202与主动笔的笔尖102相连，信号源201的负极(系统地)通过开关203与主动笔的笔尖102相连，并直接与笔壳103相连，控制模块发出控制信号SW1以控制开关202，控制模块发出另一控制信号SW2以控制另一开关203，信号源201产生的电压为直流电压2U，则主动笔笔尖和笔壳之间的打码电压Vc的正压为2U，Vc的负压为0V。如图5所示，在t1阶段，控制信号SW1为高电平，另一控制信号SW2为低电平，也就是说开关202闭合，另一开关203断开，信号源201对电容C进行充电，笔尖到笔壳的电压为信号源的输出电压2U，在t2阶段，控制信号SW1为低电平，另一控制信号SW2为高电平，也就是说开关202断开，另一开关203闭合，电容C进行放电，笔尖到笔壳的电压为0。以图5的时序图中的一个周期(图中的t1和t2为一个周期)计算：
图4电路的打码功耗为P1＝0.5*C(2U)2＝2CU2。
发明人发现，现有技术实现高压打码的功耗高，为降低功耗，且保证高压打码效果，本申请提供了一种正负压打码电路，用于主动笔打码，请参见图6。该正负压打码电路包括正负压产生模块和控制模块，正负压产生模块包括开关模块，所述控制模块用于控制开关模块的断开状态和闭合状态，以使正负压产生模块交替输出正电压和负电压至笔尖，以使笔尖输出打码信号至触摸屏，所述打码信号包括正电压和负电压。正负压产生模块还包括正压产生模块601、负压产生模块602，开关模块包括第一开关K11和第二开关K12。正压产生模块的一端接地，另一端通过第一开关K11与笔尖相连，负压产生模块602的一端接地，另一端通过第二开关K12与笔尖相连。笔壳直接接地。通过正压产生模块601和负压产生模块602，笔尖和笔壳之间的电容C上交替产生正电压和负电压Vc，应理解，这里的正电压和负电压是相对的，并不是绝对的，若规定电容C处于充电阶段的电压为正电压，则电容C处于放电阶段的电压为负电压。Vc的时序在理想状态下如图7所示。在t1阶段，控制信号SW1为高电平，另一控制信号SW2为低电平，也就是说控制信号控制第一开关K11闭合，第二开关K12断开，正压产生电路模块603对电容C进行充电，笔尖到笔壳之间的电压为U，在t2阶段，控制信号SW1为低电平，另一控制信号SW2为高电平，也就是说控制信号控制第一开关K11断开，第二开K12闭合，电容C对负压产生模块进行放电，笔尖到笔壳之间的电压为-U，即实现了与图4中现有技术的电路相同的打码效果。以图7的时序图中的一个周期(图中的t1和t2为一个周期)计算：
图6电路的打码功耗为P1＝0.5*CU2+0.5*CU2＝CU2。
由此可以看出，在相同打码效果下，即主动笔笔尖输出相同大小的压差，本申请实施例的正负压打码电路能够降低主动笔的打码功耗，并且能够降低直流电压，从而减小了电压单元产生直流高压的难度。
应理解，本申请实施例中的正负电压是相对的，是针对笔尖和笔壳之间的电容C的充电方向而言，假设电容C的一个充电方向产生的电压为正电压，则电容C的另一个充电方向产生的电压自然就是负电压。在以下各实施例中，是以笔尖到笔壳的充电方向产生的电压为正电压，笔壳到笔尖的充电方向产生的电压为负电压为例进行描述的。
下面结合具体实施例详细说明本申请的正负压打码电路。
图8是本申请的另一个实施例的浮地正负压打码电路的结构示意图。如图8所示，该正负压打码电路包括第一正负压产生模块801和第二正负压产生模块802，其中第一正负压产生模块801包括第一正压产生模块8011、第一负压产生模块8012，开关K11和开关K12。第二正负压打码电路802包括第二正压产生电路8021、第二负压产生模块8022，开关K13和开关K14。第一正压产生模块8011的一端接地，另一端通过开关K11与笔尖相连，第一负压产生模块8012的一端接地，另一端通过开关K12与笔尖相连。第二正压产生模块的一端接地，另一端通过开关K13与笔壳相连，第二负压产生模块的一端接地，另一端通过开关K14与笔壳相连。通过第一正负压产生模块801和第二正负压产生模块802，笔尖和笔壳之间的电容C上交替产生正电压和负电压Vc。第一正负压产生模块801和第二正负压产生模块802只需要电源单元VCC输入电压值为U，就可以实现主动笔输出打码电压4U的效果。
将图8所示的本申请实施例的电路结构示意图与图4所示的电路结构示意图相比，在同样打码效果下，也就是说在笔尖和笔壳之间产生的正电压和负电压的峰峰值压差相等的情况下，图4中的电源单元VCC需要输入的直流电压大小为图8中的电源单元VCC输入的直流电压的4倍，本申请实施例中的正负压打码电路无需较高电压的电源单元VCC，器件无需承受高压，降低了对器件的要求，同时也减小了直流高压产生的难度。在电路消耗同等功耗的情况下，主动笔输出的打码电压是现有技术打码电压的4倍。
本申请实施例的正负压打码电路能够显著降低了主动笔的打码功耗，实现了浮地正负压打码电路的功耗仅为现有技术高压产生电路的功耗的四分之一，并且无需电源单元产生直流高压，从而减小了对电源单元的设计难度。由于电压单元输入到正负压打码电路的直流电压小，器件无需承受高压，降低了对器件的要求。
图9是本申请的另一个实施例的正负压打码电路示意图。如图9所示，该正负压打码电路包括正负压产生模块和控制模块901，所述正负压产生模块包括开关模块。正负压产生模块还包括第一正压产生模块和第一负压产生模块，第一正压产生模块包括第一升压单元，所述第一升压单元包括第一电感L1和第一二极管902。第一负压产生电路包括第二升压单元，所述第二升压单元包括第二电感L2和第二二极管903。开关模块至少包括第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5、第六开关K6、第七开关K7和第八开关K8。本实施例开关为场效应晶体管，由于场效应晶体管自身带有寄生电容，因此，寄生电容与开关并联；或者，第一升压电路和第二升压电路中可以设置与各个开关并联连接的实体电容，此时，第一升压电路和第二升压电路的电容大小是指该实体电容与开关(场效应晶体管)自身的寄生电容并联连接后的总电容大小。以下内容，本申请中的实施例以场效应晶体管自身带有的寄生电容为例进行说明。
控制模块901连接于开关模块的控制端，控制模块901用于控制开关模块中各开关的状态。本实施例中，所述控制模块901包括微控制单元(Microcontroller Unit；MCU)9011和驱动模块9012；驱动模块9012连接于开关模块的控制端，用于驱动开关模块；MCU9011连接于驱动模块9012，且用于控制驱动模块9012的驱动方式，使得驱动模块9012可以产生一定占空比的方波来控制开关模块。MCU用于控制驱动模块输出第一控制信号P1、第二控制信号N1、第三控制信号P2和第四控制信号N2至所述开关模块，所述第一控制信号P1用于控制第一开关的断开状态和闭合状态，所述第二控制信号N1用于控制第二开关的断开状态和闭合状态以及第三开关的断开状态和闭合状态，第三控制信号P2用于控制第六开关的断开状态和闭合状态以及第七开关的断开状态和闭合状态，所述第四控制信号N2用于控制第五开关的断开状态和闭合状态，以使所述第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关和第八开关交替闭合时，所述笔尖和所述笔壳之间交替产生正电压和负电压。。
具体的，第一开关由第一控制信号P1控制，第二开关和第三开关作为第二开关组，第二开关组由第二控制信号N1控制，第六开关和第七开关作为第三开关组，第三开关组由第三控制信号P2控制，第五开关由第四控制信号N2控制，也就是说第二开关402和第三开关405同时闭合或同时断开，第六开关403和第七开关404同时闭合或同时断开。第一电感L1的一端通过第一开关K1和电源单元VCC连接，第一电感L1的另一端通过第二开关K2接地以及连接第一二极管902的阳极，第一二极管902的阴极通过第三开关K3接地，第一二极管902的阴极通过第四开关K4与笔尖相连，第四开关K4的控制端接地。第二电感L2的一端通过第五开关K5接地，第二电感L2的另一端通过第六开关K6接电源单元VCC以及连接第二二极管903的阴极，第二二极管903的阳极通过第七开关K7接电源单元VCC，第二二极管903的阳极通过第八开关K8与笔尖相连，第八开关K8的控制端连接电源单元VCC。笔壳接地。
应理解，在该正负压打码电路中，上述各个开关可以由金属氧化物半导体(metaloxide semiconductor，MOS)管构成，每个MOS管都自带寄生电容，并且在实际应用中，该寄生电容越小，MOS管性能越好。具体地，所述第一开关K1、第四开关K4、第六开关K6和第七开关K7可以是PMOS器件，第二开关K2、第三开关K3、第五开关K5和第八开关K8可以是NMOS器件。在一个例子中，驱动模块9012与MCU9011可以集成在一个芯片中，直接在芯片的IO口输出方波；然不限于此，MCU9011与驱动模块9012也可以分开设置，MCU9011通过驱动模块9012输出方波。
如图10所示，第一控制信号P1、第二控制信号N1、第三控制信号P2和第四控制信号N2的状态主要分为9个阶段，第一阶段为第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为高电平，第二阶段为第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为高电平，第三阶段为第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为低电平，第四阶段为第一控制信号P1为低电平，第二控制信号N1为低电平，第三控制信号P2为低电平，第四控制信号N2为低电平，第五阶段为第一控制信号P1为低电平，第二控制信号N1为低电平，第三控制信号P2为低电平，第四控制信号N2为高电平，第六阶段为第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为高电平，第七阶段为第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为高电平，第八阶段为第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为高电平，第九阶段为第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为低电平。以下分9个阶段进行说明：
在t1阶段，第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为高电平，也就是说第一开关K1断开，第二开关K2闭合和第三开关K3闭合，第四开关K4断开，第五开关K5闭合，A点的电压为0，笔尖电压为0。
在t2阶段，第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为高电平，也就是说第一开关K1闭合，第二开关K2和第三开关K3闭合，第四开关K4断开，第五开关K5闭合，第六开关K6和第七开关K7闭合，第八开关K8闭合，A点的电压为0，B点电压接近于0，笔尖电压为0，电源单元VCC对第一电感L1进行充能。
在t3阶段，第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为低电平，也就是输说第一开关K1闭合，第二开关K2和第三开关K3闭合，第五开关K5断开，第六开关K6和第七开关K7闭合，电源单元VCC经过第一开关K1给第一电感L1充电，B点电压为VCC,笔尖电压保持为0，状态保持不变，t2+t3总时间越长，第一电感L1累积的能量越多。
在t4阶段，第一控制信号P1为低电平，第二控制信号N1为低电平，第三控制信号P2为低电平，第四控制信号N2为低电平，也就是说第一开关闭合，第二开关K2和第三开关K3断开，第五开关K5断开，第六开关K6和第七开关K7闭合，B点电压为VCC，第一电感L1在t2+t3阶段储存的能量向第二开关K2的寄生电容和第三开关K3的寄生电容转移，使得寄生电容电压正向增加，当A点电压增加到大于第四开关K4的开启电压时，第四开关K4开启，第一电感L1储存的能量就会向笔尖电容C上转移，笔尖电压会提高到U；
在t5阶段，第一控制信号P1为低电平，第二控制信号N1为低电平，第三控制信号P2为低电平，第四控制信号N2为高电平，也就是说第一开关闭合，第二开关K2和第三开关K3断开，第五开关K5闭合，第六开关K6和第七开关K7闭合，B点电压还是VCC，电源单元VCC通过第六开关K6对第二电感L2充电，并经过第五开关K5到地，笔尖电压保持为U。
在t6阶段，第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为高电平，也就是说第一开关断开，第二开关K2和第三开关K3闭合，第五开关K5闭合，第六开关K6和第七开关K7闭合，A点电压为0，B点电压还是VCC，笔尖电压U通过第四开关K4的体二极管，电压从U跌落到接近0V，电源单元VCC通过第六开关K6对第二电感L2充电，并经过第五开关K5到地。t5+t6阶段的总时间越长，第二电感L2累积的能量越多。由于B点电压为VCC，A点电压为0V，通过第八开关K8的体二极管和第四开关K4的体二极管，并通过第三开关K3向地放电，造成漏电，所以控制t6阶段的时间越短越好，甚至不需要t6阶段。
在t7阶段，第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为高电平，也就是说第一开关K1断开，第二开关K2和第三开关K3闭合，第五开关K5闭合，第六开关K6和第七开关K7断开，第二电感L2在t5+t6阶段储存的能量向第六开关K6的寄生电容和第七开关K7的寄存电容上转移，使得电容电压负向增加，当B点电压负向增加到大于第八开关K8的开启电压时，第八开关K8开启，第二电感L2储存的能量也会向笔尖电容C上转移，使笔尖电压会负向增到电压-U。
在t8阶段，第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为高电平，也就是说第一开关K1闭合，第二开关K2和第三开关K3断开，第五开关K5断开，第六开关K6和第七开关K7闭合，A点电压为0，笔尖电压为-U，电源单元VCC经过第一开关K1，给第一电感L1充电，经过第二开关K2到地。
在t9阶段，第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为低电平，也就是说第一开关K1闭合，第二开关K2和第三开关K3断开，第五开关K5断开，第六开关K6和第七开关K7闭合，B点电压为VCC，笔尖电压-U通过第八开关K8的体二极管，电压从-U上升到接近VCC，电源VCC通过第一开关K1对第一电感L1充电，并经过第二开关K2到地。T8+t9阶段的总时间越长，第一电感L1累积的能量越多。由于B点电压为VCC，A点电压为0V，B点电压通过第八开关K8的体二极管和第四开关K4的体二极管，并通过第三开关K3向地放电，造成漏电，所以控制t9阶段时间越短越好，甚至不需要t9阶段。
此电路通过调节t2+t3阶段和t5+t6阶段的时间来控制输出电压U的大小，可以实现幅值可调。t1阶段、t2阶段、t3阶段和t4阶段的时间总和越小，频率就越高；t1阶段、t2阶段、t3阶段和t4阶段的时间总和越大，频率就越小，通过调节t1-t4阶段的时间，可以实现频率可调。
控制模块901控制开关模块不是必须包括以上9个阶段，其中必须包括第四阶段、第五阶段、第七阶段和第八阶段，初始阶段包括第一阶段、第二阶段、第三阶段，其中必须包括第二阶段。
本申请实施例提供的升压电路及其对开关模块的控制方法，与现有技术相比，本申请所需功耗是现有技术功耗的一半，通过电源单元输入直流低压就可以升压到高压，设计简单，正负压打码电路要求电源单元输入的直流电压只需满足现有技术的一半，无需电源单元产生高压，减小电源单元的设计难度，正负压打码电路所需的器件耐压能力不再需要那么高，降低了对器件的性能要求。
图11是本申请另一个实施例的浮地正负压打码电路示意图。如图11所示，该正负压打码电路包括正负压产生模块和控制模块1101，所述正负压产生模块包括开关模块。正负压产生模块包括第一正负压模块1102和第二正负压产生模块1103，第一正负压产生模块1102包括第一正压产生模块、第一负压产生模块，第二正负压产生模块1103包括第二正压产生模块和第二负压产生模块。其中第一正压产生模块和第一负压产生模块与图9类似，在此不详细论述。
所述第二正压产生模块包括第三升压单元，所述第三升压单元包括第三电感L3和第三二极管1104，所述第二负压产生电路包括第四升压单元，所述第四升压单元包括第四电感和第四二极管1105。开关模块还包括第九开关K9、第十开关K10、第十一开关K11、第十二开关K12、第十三开关K13、第十四开关K14、第十五开关K15和第十六开关K16，本申请开关可以为场效应晶体管，由于场效应晶体管自身带有寄生电容，因此，寄生电容与开关并联；或者，第三升压电路和第四升压电路中可以设置与各个开关并联连接的实体电容，此时，第三升压电路和第四升压电路的电容大小是指该实体电容与开关22(场效应晶体管)自身的寄生电容并联连接后的总电容大小。以下内容，本申请中的实施例以场效应晶体管自身带有的寄生电容为例进行说明。
控制模块1101连接于开关模块的控制端，控制模块1101用于控制开关模块中各开关的状态。本实施例中，所述控制模块1101包括MCU1111、驱动模块1112和驱动模块1113；驱动模块1112和驱动模块1113连接于开关模块的控制端，用于驱动开关模块；驱动模块1112与MCU1111的连接方式和控制方式已在图9说明，在此不再详细叙述。MCU1111连接于驱动模块1113，且用于控制驱动模块1113的驱动方式，使得驱动模块1113可以产生一定占空比的方波来控制开关模块。
MCU用于控制驱动模块1113输出第五控制、第六控制信号、第七控制信号和第八控制信号至所述开关模块，所述第五控制信号用于控制第九开关K9的断开状态和闭合状态，所述第六控制信号用于控制第十开关K10的断开状态和闭合状态和第十一开关K11的断开状态和闭合状态，第七控制信号用于控制第十四开关K14的断开状态和闭合状态和第十五开关K15的断开状态和闭合状态、所述第八控制信号用于控制第十三开关K13的断开状态和闭合状态，在第九开关K9、第十开关K10、第十一开关K11、第十二开关K12、第十三开关K13、第十四开关K14、第十五开关K15和第十六开关K16交替闭合时，所述笔尖和所述笔壳之间交替产生正电压和负电压。
具体的，第九开关K9由第五控制信号P3控制，第十开关K10和第十一开关K11作为第六开关组，第六开关组由第六控制信号N3控制，第十四开关K14和第十五开关K15作为第七开关组，第七开关组由第七控制信号P4控制，第十三开关K13由第八控制信号N4控制，也就是说第十开关K10和第十一开关K11同时闭合或同时断开，第十三开关K13和第十四开关K14同时闭合或同时断开。第三电感L3的一端通过第九开关K9和电源单元VCC连接，第三电感L3的另一端通过第十开关K10接地以及连接第三二极管1102的阳极，第三二极管1102的阴极通过第十一开关K11接地，第三二极管1102的阴极通过第十二开关K12接地并通过第十二开关K12与笔壳相连，第四电感L4的一端通过第十三开关K13接地，第四电感L4的另一端通过第十四开关K14接电源单元VCC以及连接第四二极管1103的阴极，第四二极管1103的阳极通过第十五开关K15接电源单元VCC，第四二极管1103的阳极通过第十六开关K16接电源单元VCC并通过第十六开关K16与笔壳相连。
应理解，在该正负压打码电路中，上述各个开关可以由MOS管构成，每个MOS管都自带寄生电容，并且在实际应用中，该寄生电容越小，MOS管性能越好。具体地，所述第九开关K9、第十二开关K12、第十四开关K14和第十五开关K15可以是PMOS器件，第十开关K10、第十一开关K11、第十三开关K13和第十六开关K16可以是NMOS器件。
在一个例子中，驱动模块1113和驱动模块1112可以同一个驱动模块，驱动模块1113、驱动模块1112与MCU1111可以集成在一个芯片中，直接在芯片的IO口输出方波；然不限于此，MCU1111与驱动模块1112、驱动模块1113也可以分开设置，控制模块1110通过驱动模块输出方波。
如图12所示，第五控制信号P3、第六控制信号N3、第七控制信号P4和第八控制信号N4的状态主要分为9个阶段，第一阶段为第五控制信号P3为低电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为低电平；第二阶段为第五控制信号P3为低电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为高电平；第三阶段为第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为高电平；第四阶段为第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为高电平，第八控制信号N4为高电平；第五阶段为第五控制信号P3为低电平，第六控制信号N3为高电平，第七控制信号P4为高电平，第八控制信号N4为高电平；第六阶段为第五控制信号P3为低电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为低电平；第七阶段为第五控制信号P3为低电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为低电平；第八阶段为第五控制信号P3为低电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为高电平；第九阶段为第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为高电平。以下分9个阶段进行说明：
在t1阶段，第五控制信号P3为低电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为低电平，也就是说第九开关K9闭合，第十开关K10和第十一开关K11断开，第十四开关K14和第十五开关K15闭合，第十三开关K13断开，A’点的电压为0，B’点电压为VCC,笔壳电压接近为0。
在t2阶段，第五控制信号P3为低电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为高电平，也就是说第九开关K9闭合，第十开关K10和第十一开关K11断开，第十四开关K14和第十五开关K15闭合，第十三开关K13闭合，A’点的电压为0，B’点电压为VCC,笔壳电压为0，电源单元VCC对第四电感L4进行充能，笔壳电压接近0。
在t3阶段，第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为高电平，也就是说第九开关K9断开，第十开关K10和第十一开关K11闭合，第十四开关K14和第十五开关K15闭合，第十三开关K13闭合，电源单元VCC继续给第四电感L4充能，A’点电压为0,笔壳电压保持为0，状态保持不变，t2+t3总时间越长，第四电感L4累积的能量越多。
在t4阶段，第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为高电平，第八控制信号N4为高电平，也就是说第九开关K9断开，第十开关K10和第十一开关K11闭合，第十四开关K14和第十五开关K15断开，第十三开关K13闭合，A’点电压为0，第四电感L4在t2+t3阶段储存的能量向第十四开关K14的寄生电容和第十五开关K15的寄生电容转移，使得寄生电容电压负向增加，当B’点电压负向增加到大于第十六开关K16的开启电压时，第十六开关K16开启，第四电感L4储存的能量就会向笔壳电容C上转移，使笔壳电压会负向增到电压-U；
在t5阶段，第五控制信号P3为低电平，第六控制信号N3为高电平，第七控制信号P4为高电平，第八控制信号N4为高电平，也就是说第九开关K9闭合，第十开关K10和第十一开关K11闭合，第十四开关K14和第十五开关K15断开，第十三开关K13闭合，A’点电压还是0，电源单元VCC通过第九开关K9对第三电感L3充电，并经过第十开关K10到地，笔壳电压保持为-U。
在t6阶段，第五控制信号P3为低电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为低电平，也就是说第九开关K9闭合，第十开关K10和第十一开关K11闭合，第十四开关K14和第十五开关K15闭合，第十三开关K13断开，A’点电压为0，B’点电压为VCC，笔壳电压U通过第十二开关K12的体二极管，电压从-U拉到接近VCC，电源单元VCC通过第九开关K9对第三电感L3充电，并经过第十开关K10到地。t5+t6阶段的总时间越长，第三电感L3累积的能量越多。由于B’电压为VCC，A’点电压为0V，通过第十六开关K16的体二极管和第十二开关K12的体二极管，并通过第十一开关K11向地放电，造成漏电，所以控制t6阶段的时间越短越好，甚至不需要t6阶段。
在t7阶段，第五控制信号P3为低电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为低电平，也就是说第九开关K9闭合，第十开关K10和第十一开关K11断开，第十四开关K14和第十五开关K15闭合，第十三开关K13断开，第三电感L3在t5+t6阶段储存的能量向第十开关K10的寄生电容和第十一开关K11的寄存电容上转移，使得电容电压正向增加，当A’点电压正向增加到大于第十二开关K12的开启电压时，第十二开关K12开启，第三电感3储存的能量也会向笔壳电容C上转移，使笔壳电压会正向增到电压U。
在t8阶段，第五控制信号P3为低电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为高电平，也就是说第九开关K9闭合，第十开关K10和第十一开关K11断开，第十四开关K14和第十五开关K15闭合，第十三开关K13闭合，A’点电压为U，笔壳电压为U，电源单元VCC经过第十四开关K14，给第四电感L4充电，经过第十三开关K13到地。
在t9阶段，第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为高电平，也就是说第九开关K9断开，第十开关K10和第十一开关K11闭合，第十四开关K14和第十五开关K15闭合，第十三开关K13闭合，B’点电压为VCC，笔壳电压U通过第十六开关K16的体二极管，电压从U下降到接近VCC，电源单元VCC通过第十四开关K14对第四电感L4充电，并经过第十三开关K13到地。T8+t9阶段的总时间越长，第四电感L4累积的能量越多。由于B’点电压为VCC，A’点电压为0V，B’点电压通过第十六开关K16的体二极管和第十二开关K12的体二极管，并通过第十一开关K11向地放电，造成漏电，所以控制t9阶段时间越短越好，甚至不需要t9阶段。
在本申请实施例中，第一正负压产生模块1102和第二正负压产生模块1103只需要电源单元VCC输入电压值为U，就可以实现主动笔输出打码电压4U的效果。在正负压打码电路消耗同等功耗的情况下，主动笔输出的打码电压是现有技术打码电压的4倍，从而实现高压打码。或者说，在相同打码效果下，即主动笔笔尖输出相同大小的压差，申请实施例的正负压打码电路的功耗仅为现有技术高压产生电路的功耗的四分之一，显著降低主动笔的打码功耗。
此电路通过调节t2+t3阶段和t5+t6阶段的时间来控制输出电压U的大小，可以实现幅值可调。t1-t8阶段的时间总和越小，频率就越高；t1-t8阶段的时间总和越大，频率就越小，通过调节t1-t8阶段的时间，可以实现频率可调。
控制模块1101控制开关模块不是必须包括以上9个阶段，其中必须包括第四阶段、第五阶段、第七阶段和第八阶段，初始阶段包括第一阶段、第二阶段、第三阶段，其中必须包括第二阶段。
本申请实施例提供的升压电路及其对开关模块的控制方法，与现有技术相比，本申请所需功耗是现有技术功耗的一半，通过电源单元输入直流低压就可以升压到高压，设计简单，正负压打码电路要求电源单元输入的直流电压只需满足现有技术的一半，无需电源单元产生高压，减小电源单元的设计难度，正负压打码电路所需的器件耐压能力不再需要那么高，降低了对器件的性能要求。
图13是本申请另一个实施例的正负压打码电路示意图。如图13所示，该正负压打码电路包括正负压产生模块和控制模块1301，所述正负压产生模块包括开关模块。正负压产生模块还包括第一正压产生模块和第一负压产生模块，第一正压产生模块包括第一升压单元，所述第一升压单元包括第一电感L1和第一二极管1302。第一负压产生电路包括第二升压单元，所述第二升压单元包括第一电感L1和第二二极管1303。开关模块至少包括第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5和第六开关K6。本申请实施例的开关可以是场效应晶体管，由于场效应晶体管自身带有寄生电容，因此，寄生电容与开关并联；或者，第一升压电路和第二升压电路中可以设置与各个开关并联连接的实体电容，此时，第一升压电路和第二升压电路的电容大小是指该实体电容与开关自身的寄生电容并联连接后的总电容大小。以下内容，本申请中的实施例以场效应晶体管自身带有的寄生电容为例进行说明。
控制模块1301连接于开关模块的控制端，控制模块1301用于控制开关模块中各开关的状态。本实施例中，所述控制模块1301包括MCU1311和驱动模块1312；驱动模块1312连接于开关模块的控制端，用于驱动开关模块；MCU1311连接于驱动模块1312，且用于控制驱动模块1312的驱动方式，使得驱动模块1312可以产生一定占空比的方波来控制开关模块。MCU1311用于控制驱动模块1312输出第一控制P1、第二控制信号N1、第三控制信号P2和第四控制信号N2至所述开关模块，所述第一控制信号P1用于控制第一开关的断开状态和闭合状态，所述第二控制信号N1用于控制第二开关的断开状态和闭合状态以及第三开关的断开状态和闭合状态，第三控制信号P2用于控制第六开关的断开状态和闭合状态以及第七开关的断开状态和闭合状态，所述第四控制信号N2用于控制第五开关的断开状态和闭合状态，以使所述第一开关、第二开关、第三开关、第四开关、第五开关和第六开关交替闭合时，所述笔尖和所述笔壳之间交替产生正电压和负电压。。
具体的，第一开关由第一控制信号P1控制，第二开关由第二控制信号N1控制，第五开关由第三控制信号P2控制，第四开关由第四控制信号N2控制。第一电感L1的一端通过第一开关K1和电源单元VCC连接，第一电感L1的另一端连接第一二极管1302的阳极和第二二极管1303的阴极，第一二极管1302的阴极通过第二开关接地，第一二极管1302的阴极连接第三开关的一端，第三开关的另一端与笔尖相连。第三开关的控制端接地。第二二极管1303的阳极通过第五开关连接电源VCC，第二二极管1303的阳极通过第六开关连接笔尖。第六开关的控制端连接电源单元。
应理解，在该正负压打码电路中，上述各个开关可以由金属氧化物半导体(metaloxide semiconductor，MOS)管构成，每个MOS管都自带寄生电容，并且在实际应用中，该寄生电容越小，MOS管性能越好。具体地，所述第二开关K2、第四开关K4和第六开关K6可以是NMOS器件，第一开关K1、第三开关K3和第五开关K5可以是PMOS器件。
在一个例子中，驱动电路1312与MCU1311可以集成在一个芯片中，直接在芯片的IO口输出方波；然不限于此，MCU1311与驱动电路42也可以分开设置，MCU1311通过驱动模块1312输出方波。
如图14所示，第一控制信号P1、第二控制信号N1、第三控制信号P2和第四控制信号N2的状态主要分为9个阶段，第一阶段为第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为低电平，第二阶段为第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为低电平，第三阶段为第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为低电平，第四阶段为第一控制信号P1为高电平，第二控制信号N1为低电平，第三控制信号P2为低电平，第四控制信号N2为低电平，第五阶段为第一控制信号P1为高电平，第二控制信号N1为低电平，第三控制信号P2为低电平，第四控制信号N2为高电平，第六阶段为第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为高电平，第七阶段为第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为低电平，第八阶段为第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为低电平，第九阶段为第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为低电平。以下分9个阶段进行说明：
在t1阶段，第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为低电平，也就是说第一开关断开，第二开关闭合，第五开关断开，第四开关断开，A点电压为0，第三开关K3断开，B点电压为0，第六开关K6导通。
在t2阶段，第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为低电平，也就是说第一开关闭合，第二开关闭合，第五开关断开，第四开关断开，笔尖电压为0，电源单元VCC经过第一开关K1、第一电感L1、第一二极管1302和第二开关K2向地进行放电，电源单元VCC对第一电感L1充能，A点电压为0，第三开关K3断开，B点电压为0，第六开关K6导通。
在t3阶段，第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为低电平，也就是说第一开关K1闭合，第二开关K2闭合，第五开关K5闭合，第四开关K4断开，电源单元VCC经过第一开关K1、第一电感L1、第一二极管1302和第二开关K2进行放电，电源单元VCC对第一电感L1继续充能，A点电压为0，第三开关K3断开，B点电压为VCC，B点电压通过第二二极管1303-第一二极管1302-和第二开关K2到地，造成漏电，所以控制t3阶段的时间越短越好，甚至不需要t3阶段。
在t4阶段，第一控制信号P1为高电平，第二控制信号N1为低电平，第三控制信号P2为低电平，第四控制信号N2为低电平，也就是说第一开关断开，第二开关405断开，第五开关闭合，第四开关404断开，在t2+t3阶段，第一电感L1上积累的能量通过第四开关K4的体二极管、第一电感L1、第一二极管1302向第二开关K2的寄生电容上转移，使得电容电压正向增加，当A点电压增加到大于第三开关K3的开启电压后，第三开关K3开启，第一电感L1储存的能量就会向笔尖电容C上转移，笔尖电压会提高到U；第五开关K5保持闭合，B点电压为VCC，第六开关K6断开，第二二极管1303也是反向截止；
在t5阶段，第一控制信号P1为高电平，第二控制信号N1为低电平，第三控制信号P2为低电平，第四控制信号N2为高电平，也就是说第一开关K1断开，第二开关K2断开，第五开关K5闭合，第四开关K4闭合，电源单元VCC经过第五开关K5、第一二极管1302、第一电感L1、第四开关K4向地放电，电源单元VCC给第一电感L1充能，B点电压为VCC，开关K6保持断开；C点电压小于VCC，而A点电压接近于U，第一二极管1302反向截止；
在t6阶段，第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为高电平，也就是说第一开关断开，第二开关405闭合，第五开关闭合，第四开关404闭合，电源单元VCC经过第五开关K5、第一二极管1302、第一电感L1、第四开关K4向地放电，电源单元VCC继续给第一电感L1充能，B点电压为VCC，第六开关K6保持断开；C点电压小于VCC，而开关K2由断开变为闭合，A点电压为0，笔尖电压U会被拉到地；B点电压通过第二二极管1303、第一二极管1302、第二开关K2到地，造成漏电，所以控制t6阶段的时间越短越好，甚至不需要t6阶段。T6阶段主要目的是放掉笔尖上的正电压；
在t7阶段，第一控制信号P1为高电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为低电平，也就是说第一开关断开，第二开关405闭合，第五开关断开，第四开关404断开，在t5+t6阶段第一电感L1上积累的能量通过VCC、第一开关K1的体二极管、第一电感L1、第二二极管1303向第五开关K5的寄生电容上转移，使得电容电压负向增加，当A点电压负向增加到大于第六开关K6的开启电压后，第六开关K6开启，第一电感L1储存的能量就会向笔尖电容C上转移，笔尖电压会提高到-U；第二开关K2保持闭合，A点电压为0，第三开关K3断开，第一二极管1302也是反向截止；
在t8阶段，第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为高电平，第四控制信号N2为低电平，也就是说第一开关闭合，第二开关405闭合，第五开关断开，第四开关404断开，电源VCC经过四亿开关K1-、第一电感L1、第一二极管1302、第二开关K2向地放电，电源单元VCC给第一电感L1充能，A点电压为0，第三开关K3断开；第四开关K4和第五开关K5断开，笔尖电压为-U，B点电压略大于-U，第六开关K6截止；
在t9阶段，第一控制信号P1为低电平，第二控制信号N1为高电平，第三控制信号P2为低电平，第四控制信号N2为低电平，也就是说第一开关闭合，第二开关405闭合，第五开关闭合，第四开关404断开，电源VCC经过第一开关K1、第一电感L1第一二极管1302、第二开关K2向地放电，电源单元VCC继续给第一电感L1充能，A点电压为0，第三开关K3断开；B点电压为VCC，B点电压通过第二二极管1303、第一二极管1302、第二开关K2到地和B点电压通过第六开关K6的体二极管、笔尖、第三开关K3的体二极管到地，笔尖电压会略小于VCC电压，这两条路径都会漏电，所以控制t9阶段的时间越短越好，甚至不需要t9阶段。t9阶段主要目的是放掉笔尖上的电压。
本申请实施例提供的升压电路及其对开关模块的控制方法，与上一实施例相比，即与图9和图10描述的电路和方法相比，功耗略高，主要取决于二极管的选型，二极管优选为导通电压低，耐压值高。本申请实施例的优点在于只需要一个电感，节约了成本；与现有技术相比，通过低压就可以升压到高压，设计简单，此电路通过调节控制t2阶段和t3阶段的时间和，控制正高压U的大小，控制t5阶段和t6阶段的时间和，控制负高压-U的大小，通过调节t1-t8的时间，实现频率可调。
图15是本申请另一个实施例的浮地正负压打码电路示意图。如图15所示，该正负压打码电路包括正负压产生模块和控制模块1501，所述正负压产生模块包括开关模块。正负压产生模块包括第一正负压产生模块1502和第二正负压产生模块1503，第一正负压产生模块1502包括第一正压产生模块、第一负压产生模块，第二正负压产生模块1503包括第二正压产生模块和第二负压产生模块。其中第一正压产生模块和第一负压产生模块与图13类似，在此不详细论述。
所述第二正压产生模块包括第三升压单元，所述第三升压单元包括第三电感L3和第三二极管1502，所述第二负压产生电路包括第四升压单元，所述第四升压单元包括第四电感和第四二极管1503。开关模块还包括第九开关K9、第十开关K10、第十一开关K11、第十二开关K12、第十三开关K13、第十四开关K14、第十五开关K15和第十六开关K16，由于场效应晶体管自身带有寄生电容，因此，寄生电容与开关(场效应晶体管)并联；或者，第三升压电路和第四升压电路中可以设置与各个开关并联连接的实体电容，此时，第三升压电路和第四升压电路的电容大小是指该实体电容与开关(场效应晶体管)自身的寄生电容并联连接后的总电容大小。以下内容，本申请中的实施例以场效应晶体管自身带有的寄生电容为例进行说明。
控制模块连接于开关模块的控制端，控制模块用于控制开关模块中各开关的状态。本实施例中，所述控制模块包括MCU1511、驱动模块1512和驱动模块1513；驱动模块1512和驱动模块1513连接于开关模块的控制端，用于驱动开关模块；驱动模块1512与MCU1511的连接方式和控制方式已在图9说明，在此不再详细叙述。MCU1511连接于驱动模块1513，且用于控制驱动模块1513的驱动方式，使得驱动模块1513可以产生一定占空比的方波来控制开关模块。
MCU用于控制驱动模块1513输出第五控制、第六控制信号、第七控制信号和第八控制信号至所述开关模块，所述第五控制信号用于控制第七开关K7的断开状态和闭合状态，所述第六控制信号用于控制第八开关K8的断开状态和闭合状态，第七控制信号用于控制第十一开关K1的断开状态和闭合状态、所述第八控制信号用于控制第十开关K10的断开状态和闭合状态，在第一开关K7、第八开关K8、第九开关K9、第十开关K10、第十一开关K11和第十二开关K12交替闭合时，所述笔尖和所述笔壳之间交替产生正电压和负电压。
具体的，第七开关K7由第五控制信号P3控制，第八开关K8由第六控制信号N3控制，第十一开关K11由第七控制信号P4控制，第十开关K10由第八控制信号N4控制。第二电感L2的一端通过第七开关K7和电源单元VCC连接，第二电感L2的另一端连接第三二极管1502的阳极和第四二极管1503的阴极，第三二极管1502的阴极通过第八开关连接地，第三二极管1502的阴极连接第九开关的一端，第九开关的另一端与笔壳相连。第九开关的控制端接地。第四二极管1503的阳极通过第十一开关连接电源单元VCC，第四二极管1503的阳极通过第十二开关连接笔壳。第十二开关的控制端连接电源单元。
应理解，在该正负压打码电路中，上述各个开关可以由MOS管构成，每个MOS管都自带寄生电容，并且在实际应用中，该寄生电容越小，MOS管性能越好。具体地，所述第八开关K8、第十开关K10和第十二开关K12可以是NMOS器件，第七开关K7、第九开关K和第十一开关K11可以是PMOS器件。
在一个例子中，驱动模块1513和驱动模块1512可以同一个驱动模块，驱动模块1513、驱动模块1512与MCU1511可以集成在一个芯片中，直接在芯片的IO口输出方波；然不限于此，MCU1511与驱动模块1512、驱动模块1513也可以分开设置，控制模块1501通过驱动模块1512输出方波。
如图16所示，第五控制信号P3、第六控制信号N3、第七控制信号P4和第八控制信号N4的状态主要分为9个阶段，第一阶段为第五控制信号P3为高电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为低电平，第二阶段为第五控制信号P3为高电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为高电平，第三阶段为第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为高电平，第四阶段为第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为高电平，第八控制信号N4为低电平，第五阶段为第五控制信号P3为低电平，第六控制信号N3为高电平，第七控制信号P4为高电平，第八控制信号N4为低电平，第六阶段为第五控制信号P3为低电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为低电平，第七阶段为第五控制信号P3为高电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为低电平，第八阶段为第五控制信号P3为高电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为高电平，第九阶段为第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为高电平。以下分9个阶段进行说明：
在t1阶段，第五控制信号P3为高电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为低电平，也就是说第七开关断开，第八开关断开，第十一开关闭合，第十开关断开，A’点电压为0，第九开关K9断开，B’点电压为VCC,第十二开关K12导通。
在t2阶段，第五控制信号P3为高电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为高电平，也就是说第七开关断开，第八开关断开，第十一开关闭合，第十开关闭合，笔尖电压为0，电源单元VCC经过第十一开关K11、第四二极管1503、第二电感L2和第十开关K10向地进行放电，电源单元VCC对第二电感L2充能，A’点电压为0，第九开关K9断开，B’点电压为VCC，第十二开关K12导通,笔壳电压都接近于0。
在t3阶段，第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为高电平，也就是说第七开关断开，第八开关闭合，第十一开关闭合，第十开关闭合，电源单元VCC经过第十一开关K11、第四二极管1503、第二电感L2和第十开关K10向地进行放电，电源单元VCC对第二电感L2继续充能，A’点电压为0，第九开关K9断开，B’点电压为VCC，B’点电压通过第四二极管1503、第三二极管1502和第八开关K8到地，造成漏电，所以控制t3阶段的时间越短越好，甚至不需要t3阶段。
在t4阶段，第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为高电平，第八控制信号N4为低电平，也就是说第七开关断开，第八开关闭合，第十一开关断开，第十开关断开，在t2+t3阶段，第二电感L3上积累的能量通过第十开关K10的体二极管、第二电感L2、第四二极管1503向第十一开关K11的寄生电容上转移，使得电容电压负向增加，当B’点电压负向增加到大于第十二开关K12的开启电压后，第十二开关K12开启，第三电感L3储存的能量就会向笔壳电容C上转移，笔壳电压会负向提高到-U；第八开关K8保持闭合，A’点电压为0，第九开关K9断开，第三二极管1503也是反向截止；
在t5阶段，第五控制信号P3为低电平，第六控制信号N3为高电平，第七控制信号P4为高电平，第八控制信号N4为低电平，也就是说第七开关闭合，第八开关闭合，第十一开关断开，第十开关断开，电源单元VCC经过第七开关K7、第二电感L2、第三二极管1502、第八开关K8向地放电，电源单元VCC给第二电感L2充能，A’点电压为VCC，第九开关K9保持断开；C点电压小于VCC，而B’点电压为-U,第四二极管1503反向截止；
在t6阶段，第五控制信号P3为低电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为低电平，也就是说第七开关闭合，第八开关闭合，第十一开关闭合，第十开关断开，电源单元VCC经过第七开关K7、第一电感L1、第三二极管1502、第八开关K8向地放电，电源单元VCC继续给第二电感L2充能，A’点电压为0，第九开关K9保持断开；C’点电压小于VCC，而第十一开关K11由断开变为闭合，B’点电压为VCC，笔壳电压从-U会被拉到接近VCC，B’点电压通过第四二极管1503、第三二极管1502、第八开关K8到地，造成漏电，所以控制t6阶段的时间越短越好，甚至不需要t6阶段。T6阶段主要目的是放掉笔尖上的负电压；
在t7阶段，第五控制信号P3为高电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为低电平，也就是说第七开关断开，第八开关断开，第十一开关闭合，第十开关断开，在t5+t6阶段第二电感L2上积累的能量通过VCC、第七开关K7的体二极管、第二电感L2、第三二极管1502向第八开关K8的寄生电容上转移，使得电容电压正向增加，当A’点电压正向增加到大于第九开关K9的开启电压后，第九开关K9开启，第二电感L2储存的能量就会向笔尖电容C上转移，笔壳电压会提高到U；
在t8阶段，第五控制信号P3为高电平，第六控制信号N3为低电平，第七控制信号P4为低电平，第八控制信号N4为高电平，也就是说第七开关断开，第八开关断开，第十一开关闭合，第十开关闭合，电源VCC经过第十一开关K11、第四二极管1503、第二电感L2、第十开关K10向地放电，电源单元VCC给第二电感L2充能，A’点电压为U，第九开关K9断开；笔壳电压为U，B’点电压为VCC，VCC远小于U，第十二开关K12截止；
在t9阶段，第五控制信号P3为高电平，第六控制信号N3为高电平，第七控制信号P4为低电平，第八控制信号N4为高电平，也就是说第七开关断开，第八开关闭合，第十一开关闭合，第十开关闭合，电源单元VCC经过第十一开关K11、第四二极管1503、第二电感L2、第十开关K10向地放电，电源单元VCC继续给第二电感L2充能，A’点电压为0，第九开关K9断开；B’点电压为VCC，B’点电压通过第四二极管1503、第三二极管1502、第八开关K8到地和B’点电压通过第十二开关K12的体二极管、笔壳、第九开关K9的体二极管到地，笔壳电压会略小于VCC电压，这两条路径都会漏电，所以控制t9阶段的时间越短越好，甚至不需要t9阶段。t9阶段主要目的是放掉笔尖上的电压。
在本申请实施例中，第一正负压产生模块1502和第二正负压产生模块1503只需要电源单元VCC输入电压值为U，就可以实现主动笔输出打码电压4U的效果。在正负压打码电路消耗同等功耗的情况下，主动笔输出的打码电压是现有技术打码电压的4倍，从而实现高压打码。或者说，在相同打码效果下，即主动笔笔尖输出相同大小的压差，申请实施例的正负压打码电路的功耗仅为现有技术高压产生电路的功耗的四分之一，显著降低主动笔的打码功耗。
本申请实施例提供的升压电路及其对开关模块的控制方法，与上一实施例相比，即与图11和图12描述的电路和方法相比，功耗略高，主要取决于二极管的选型，二极管优选为导通电压低，耐压值高。本申请实施例的优点在于只需要一个电感，节约了成本；与现有技术相比，通过低压就可以升压到高压，设计简单，此电路通过调节控制t2阶段和t3阶段的时间和，控制正高压U的大小，控制t5阶段和t6阶段的时间和，控制负高压-U的大小，通过调节t1-t4的时间，实现频率可调。
由于电感是通过电流来进行储能的，而电容则是通过电压来进行储能的。也就是说，电感上的电流越大，能量就越大，电容上的能量越大，电压就越大。电感上的电流计算公式为i＝∫(U/L)dt，可以看出电感上的电流是与时间有关的，理论上来讲，时间越长，电流越大，能量就越大，那么放电到电容上的电压就会越大。因此可以通过调节电感充电和放电的时间占空比，就可以实现将笔尖和笔壳之间电容上充的电压提升到电源提供的电压之上，也就是说，该方案通过电源提供的低压就可以升压到高压，从而能够获得更好的打码效果，并且设计简单易于实现。
可选地，本申请实施例还提供了一种主动笔，该主动笔包括上述各种实施例中的正负压打码电路，当该主动笔与终端设备的触控屏接触时，该正负压打码电路为主动笔的笔尖提供打码电压，该主动笔还具有驱动电路以及微控制器(Micro Control Unit，MCU)等处理器，其中，正负压打码电路的各个开关可以由处理器通过驱动电路驱动，进而控制正负压打码电路为该主动笔的笔尖提供打码电压。
图17示出了本申请实施例的一种芯片，如图17所示，芯片1701包括正负压打码电路1702，所述正负压打码电路1702是上述任意一种实施例的正负压打码电路。
图18示出了本申请实施例的打码方法500的示意性框图。该打码方法400用于主动笔与终端设备之间的通信，该主动笔的正负压打码电路用于执行该打码方法，该正负压打码电路包括正负压产生模块和控制单元，所述正负压打码电路是上述任意一种实施例的正负压打码电路该方法包括：
S1801，通过所述控制模块对开关模块的控制，在所述笔尖和所述笔壳之间交替产生正电压和负电压。
本申请实施例的打码方法，显著降低了主动笔的打码功耗，实现了浮地正负压打码电路的功耗仅为现有技术高压产生电路的功耗的四分之一，并且无需电源单元产生直流高压，从而减小了对电源单元的设计难度。由于电压单元输入到正负压打码电路的直流电压小，器件无需承受高压，降低了对器件的要求。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
应理解，在本发明的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
应理解，在本发明实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
另外，本文中术语“系统”和“网络”在本文中常可互换使用。应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及电路，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的电路、支路和单元，可以通过其它的方式实现。例如，以上所描述的支路是示意性的，例如，该单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到一个支路，或一些特征可以忽略，或不执行。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以该权利要求的保护范围为准。

Claims (54)

1.一种正负压打码电路，其特征在于，包括：正负压产生模块和控制模块，所述正负压产生模块包括开关模块，所述控制模块用于控制所述开关模块的断开状态和闭合状态，以使正负压产生模块交替输出正电压以及负电压至主动笔的笔尖；所述正负压产生模块还包括第一正压产生模块和第一负压产生模块，所述第一正压产生模块用于产生所述正电压，所述第一正压产生模块的一端与地连接，所述第一正压产生模块的另一端与所述笔尖连接，所述第一负压产生模块用于产生所述负电压，所述第一负压产生模块的一端与地连接，所述第一负压产生模块的另一端与所述笔尖连接。
2.根据权利要求1所述的正负压打码电路，其特征在于，所述第一正压产生模块还包括第一升压单元，所述第一升压单元包括第一电感和第一二极管，所述第一升压单元用于接收电源单元对所述第一电感充能以及输出能量至所述笔尖。
3.根据权利要求2所述的正负压打码电路，其特征在于，所述主动笔包括笔壳，所述控制模块控制所述开关模块包括充电阶段和放电阶段，在所述充电阶段，所述控制模块控制所述开关模块，以使所述电源单元对所述第一电感进行充能，在所述放电阶段，所述控制模块控制所述开关模块，以使所述第一电感在所述充电阶段充的能量转移到所述笔尖和所述笔壳之间的电容，所述第一二极管用于保持所述电容在所述放电阶段充的电压。
4.根据权利要求3所述的正负压打码电路，其特征在于，所述第一负压产生模块包括第二升压单元，所述第二升压单元包括第二电感和第二二极管，所述第二升压单元用于接收电源单元对所述第二电感充能以及输出能量至所述笔尖。
5.根据权利要求4所述的正负压打码电路，其特征在于，所述控制模块控制所述开关模块包括充电阶段和放电阶段，在所述充电阶段，所述控制模块控制所述开关模块，以使所述电源单元对所述第二电感进行充能，在所述放电阶段，所述控制模块控制所述开关模块，以使所述第二电感在所述充电阶段充的能量转移到所述笔尖的电容，所述第二二极管用于保持所述电容在所述放电阶段充的电压。
6.根据权利要求5所述的正负压打码电路，其特征在于，所述开关模块包括第四开关，所述第四开关的控制端接地。
7.根据权利要求6所述的正负压打码电路，其特征在于，所述开关模块还包括第八开关，所述第八开关的控制端连接所述电源单元。
8.根据权利要求7所述的正负压打码电路，其特征在于，所述开关模块还包括第一开关、第二开关和第三开关，所述第一开关的一端连接所述电源单元，所述第一开关的另一端连接所述第一电感的一端，所述第一电感的另一端与所述第二开关的一端和所述第一二极管的阳极相连，所述第二开关的另一端接地，所述第一二极管的阴极与所述第三开关的一端和所述第四开关的一端相连，所述第四开关的另一端与所述笔尖相连。
9.根据权利要求8所述的正负压打码电路，其特征在于，所述开关模块还包括第五开关、第六开关和第七开关，所述第五开关的一端接地，所述第五开关的另一端连接所述第二电感的一端，所述第二电感的另一端连接所述第六开关的一端和所述第二二极管的阴极，所述第六开关的另一端连接电源单元，所述第二二极管的阳极连接所述第七开关的一端以及所述第八开关的一端，所述第八开关的另一端与所述笔尖相连。
10.根据权利要求9所述的正负压打码电路，其特征在于，所述第一开关、所述第四开关、所述第六开关和所述第七开关是PMOS器件，所述第二开关、所述第三开关、所述第五开关和所述第八开关是NMOS器件。
11.根据权利要求10所述的正负压打码电路，其特征在于，所述控制模块包括MCU和驱动模块，所述MCU用于控制所述驱动模块输出第一控制信号、第二控制信号、第三控制信号和第四控制信号至所述开关模块，所述第一控制信号用于控制所述第一开关的断开状态和闭合状态，所述第二控制信号用于控制所述第二开关的断开状态和闭合状态以及所述第三开关的断开状态和闭合状态，所述第三控制信号用于控制所述第六开关的断开状态和闭合状态以及所述第七开关的断开状态和闭合状态，所述第四控制信号用于控制所述第五开关的断开状态和闭合状态，以使所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第六开关、所述第七开关和所述第八开关交替闭合时，以使所述笔尖交替输出所述正电压和所述负电压。
12.根据权利要求11所述的正负压打码电路，其特征在于，所述控制模块控制所述开关模块包括第一阶段、第二阶段和第三阶段，
在所述第一阶段，所述第二开关、所述第三开关和所述第五开关处于闭合状态，所述第一开关、所述第六开关和所述第七开关处于断开状态，以对正负压打码电路初始化；
在所述第二阶段，所述第一开关、所述第二开关、所述第三开关、所述第五开关和所述第八开关处于闭合状态，所述第四开关、所述第六开关和所述第七开关处于断开状态，所述电源单元对所述第一电感充能，
在所述第三阶段，所述第一开关、所述第二开关、所述第三开关、所述第六开关和所述第七开关处于闭合状态，所述第五开关和所述第八开关处于断开状态，所述电源单元对所述第一电感继续充能。
13.根据权利要求12所述的正负压打码电路，其特征在于，所述控制模块控制所述开关模块包括第五阶段、第八阶段，第四阶段和第七阶段，
在所述第四阶段，所述第一开关、所述第六开关和所述第七开关处于闭合状态，所述第二开关、所述第三开关、所述第五开关和所述第八开关处于断开状态，所述第一电感在所述第二阶段储存的能量转移到所述笔尖与所述笔壳之间的电容上，
在所述第五阶段，所述第一开关、所述第五开关、所述第六开关与所述第七开关处于闭合状态，所述第二开关、所述第三开关和所述第八开关处于断开状态，所述电源单元对所述第二电感充能，
在所述第七阶段，所述第二开关、所述第三开关、所述第五开关和所述第八开关处于闭合状态，所述第一开关、所述第四开关、所述第六开关和所述第七开关处于断开状态，所述第二电感在所述第五阶段储存的能量转移到所述笔尖与所述笔壳之间的电容上，
在所述第八阶段，所述第一开关、所述第二开关、所述第三开关和所述第五开关处于闭合状态，所述第四开关、所述第六开关和所述第七开关处于断开状态，所述电源单元对所述第一电感继续充能。
14.根据权利要求13所述的正负压打码电路，其特征在于，所述控制模块控制开关模块还包括第六阶段和第九阶段，
在所述第六阶段，所述第二开关、所述第三开关、所述第五开关、所述第六开关和所述第七开关处于闭合状态，所述第一开关处于断开状态，所述笔尖与所述笔壳之能量转移到地，所述电源单元对所述第二电感继续充能，
在所述第九阶段，所述第一开关、所述第二开关、所述第三开关、所述第六开关和所述第七开关处于闭合状态，所述第五开关处于断开状态，所述电源单元对所述第一电感继续充能。
15.根据权利要求1-12中任一项所述的正负压打码电路，其特征在于，所述正负压产生模块还包括第二正压产生模块和第二负压产生模块，所述第二正压产生模块用于产生所述正电压，所述第二正压产生模块的一端与地连接，所述第二正压产生模块的另一端与笔壳连接，所述第二负压产生模块用于产生所述负电压，所述第二负压产生模块的一端与地连接，所述第二负压产生模块的另一端与所述笔壳连接。
16.根据权利要求15所述的正负压打码电路，其特征在于，所述第二正压产生模块包括第三升压单元，所述第三升压单元包括第三电感和第三二极管，所述第三升压单元用于接收电源单元对所述第三电感充能以及输出能量至所述笔尖和所述笔壳之间。
17.根据权利要求16所述的正负压打码电路，其特征在于，所述主动笔包括笔壳，所述控制模块控制所述开关模块包括充电阶段和放电阶段，在所述充电阶段，所述控制模块控制所述开关模块，以使所述电源单元对所述第三电感进行充能，在所述放电阶段，所述控制模块控制所述开关模块，以使所述第三电感在所述充电阶段充的能量转移到所述笔尖和所述笔壳之间的电容，所述第三二极管用于保持所述电容在所述放电阶段充的电压。
18.根据权利要求17所述的正负压打码电路，其特征在于，所述第二负压产生模块包括第四升压单元，所述第四升压单元包括第四电感和第四二极管，所述第四升压单元用于接收电源单元对所述第四电感充能以及输出能量至所述笔尖和所述笔壳之间。
19.根据权利要求18所述的正负压打码电路，其特征在于，所述控制模块控制所述开关模块包括充电阶段和放电阶段，在所述充电阶段，所述控制模块控制所述开关模块，以使所述电源单元对所述第四电感进行充能，在所述放电阶段，所述控制模块控制所述开关模块，以使所述第四电感在所述充电阶段充的能量转移到所述笔尖和所述笔壳之间的电容上，所述第四二极管用于保持所述电容在所述放电阶段充的电压。
20.根据权利要求19所述的正负压打码电路，其特征在于，所述开关模块还包括第十二开关，所述第十二开关的控制端接地。
21.根据权利要求20所述的正负压打码电路，其特征在于，所述开关模块还包括第十六开关，所述第十六开关的控制端连接所述电源单元。
22.根据权利要求21所述的正负压打码电路，其特征在于，所述开关模块还包括第九开关、第十开关和第十一开关，所述第九开关的一端连接所述电源单元，所述第九开关的另一端连接所述第三电感的一端，所述第三电感的另一端连接所述第十开关的一端和所述第三二极管的阳极，所述第十开关的另一端接地，所述第三二极管的阴极连接所述第十一开关的一端和所述第十二开关的一端，所述第十二开关的另一端与所述笔尖相连。
23.根据权利要求22所述的正负压打码电路，其特征在于，所述开关模块还包括第十三开关、第十四开关和第十五开关，所述第十三开关的一端接地，所述第十三开关的另一端连接所述第四电感的一端，所述第四电感的另一端连接所述第十四开关的一端和所述第四二极管的阴极，所述第十四开关的另一端连接所述电源单元，所述第四二极管的阳极连接所述第十五开关的一端以及所述第十六开关的一端，所述第十六开关的另一端与所述笔尖相连。
24.根据权利要求23所述的正负压打码电路，其特征在于，所述第九开关、所述第十二开关、所述第十四开关和所述第十五开关是PMOS器件，所述第十开关、所述第十一开关、所述第十三开关和所述第十六开关是NMOS器件。
25.根据权利要求24所述的正负压打码电路，其特征在于，所述控制模块包括MCU和驱动模块，所述MCU用于控制所述驱动模块输出第五控制信号、第六控制信号、第七控制信号和第八控制信号至所述开关模块，所述第五控制信号用于控制所述第九开关的断开状态和闭合状态，所述第六控制信号用于控制所述第十开关的断开状态和闭合状态和所述第十一开关的断开状态和闭合状态，所述第七控制信号用于控制所述第十四开关的断开状态和闭合状态和所述第十五开关的断开状态和闭合状态、所述第八控制信号用于控制所述第十三开关的断开状态和闭合状态，在所述第九开关、所述第十开关、所述第十二开关、所述第十三开关、所述第十四开关、所述第十五开关和所述第十六开关交替闭合时，所述笔尖和所述笔壳之间交替产生所述正电压和所述负电压。
26.根据权利要求25所述的正负压打码电路，其特征在于，所述控制模块控制所述开关模块包括第一阶段、第二阶段和第三阶段，
在所述第一阶段，所述第九开关、所述第十四开关和所述第十五开关处于闭合状态，所述第十开关、所述第十一开关和所述第十三开关处于断开状态，以对正负压打码电路初始化；
在所述第二阶段，所述第九开关、所述第十二开关、所述第十三开关、第十四开关和所述第十五开关处于闭合状态，所述第十开关、所述第十一开关和所述第十六开关处于断开状态，所述电源单元对所述第四电感充能，
在所述第三阶段，所述第十开关、所述第十一开关、所述第十三开关、所述第十四开关和所述第十五开关处于闭合状态，所述第九开关和所述第十二开关处于断开状态，所述电源单元对所述第四电感继续充能。
27.根据权利要求26所述的正负压打码电路，其特征在于，所述控制模块控制所述开关模块包括第五阶段、第八阶段，第四阶段和第七阶段，
在所述第四阶段，所述第十开关、所述第十一开关和所述第十三开关处于闭合状态，所述第九开关、所述第十二开关、所述第十四开关和所述第十五开关处于断开状态，所述第四电感在所述第二阶段储存的能量转移到所述笔尖与所述笔壳之间的电容上，
在所述第五阶段，所述第九开关、所述第十开关、所述第十一开关和所述第十三开关处于闭合状态，所述第十二开关、所述第十四开关和所述第十五开关处于断开状态，所述电源单元对所述第三电感充能，
在所述第七阶段，所述第九开关、所述第十二开关、所述第十四开关和所述第十五开关处于闭合状态，所述第九开关、所述第十开关、所述第十一开关和所述第十六开关处于断开状态，所述第三电感在所述第五阶段储存的能量转移到所述笔尖与所述笔壳之间的电容上；
在所述第八阶段，所述第九开关、所述第十三开关、所述第十四开关和所述第十五开关处于闭合状态，所述第十开关、所述第十一开关和所述第十六开关处于断开状态，所述电源单元对所述第四电感继续充能。
28.根据权利要求27所述的正负压打码电路，其特征在于，所述控制模块控制开关模块还包括第六阶段和第九阶段，
在所述第六阶段，所述第九开关、所述第十开关、所述第十一开关、所述第十四开关和所述第十五开关处于闭合状态，所述第十三开关处于断开状态，所述笔尖与所述笔壳之能量转移到地，所述电源单元对所述第三电感继续充能，
在所述第九阶段，所述第十开关、所述第十一开关、所述第十三开关、所述第十四开关和所述第十五开关处于闭合状态，所述第九开关处于断开状态，所述电源单元对所述第四电感继续充能。
29.根据权利要求14或28所述的正负压打码电路，其特征在于，所述第一阶段、所述第二阶段、所述第三阶段、所述第四阶段、所述第五阶段、所述第六阶段、所述第七阶段、所述第八阶段和所述第九阶段按顺序依次执行。
30.根据权利要求1所述的正负压打码电路，其特征在于，所述正负压产生模块包括第一升压单元，所述第一升压单元包括第一电感、第一二极管和第二二极管，所述第一升压单元用于接收电源单元对所述第一电感充能以及输出能量至所述笔尖。
31.根据权利要求30所述的正负压打码电路，其特征在于，所述主动笔包括笔壳，所述控制模块控制所述开关模块包括充电阶段和放电阶段，在所述充电阶段，所述控制模块控制所述开关模块，以使所述电源单元对所述第一电感进行充能，在所述放电阶段，所述控制模块控制所述开关模块，以使所述第一电感在所述充电阶段充的能量转移到所述笔尖的电容，所述第一二极管用于保持所述电容在所述放电阶段充的电压。
32.根据权利要求31所述的正负压打码电路，其特征在于，所述开关模块包括第三开关，所述第三开关的控制端接地。
33.根据权利要求32所述的正负压打码电路，其特征在于，所述开关模块还包括第六开关，所述第六开关的控制端连接所述电源单元。
34.根据权利要求33所述的正负压打码电路，其特征在于，所述开关模块还包括第一开关、第二开关、第四开关和第五开关，所述第一开关的一端连接所述电源单元，所述第一开关的另一端与所述第一电感的一端以及所述第四开关的一端相连，所述第一电感的另一端与所述第一二极管的阳极、所述第二二极管的阴极相连，所述第一二极管的阴极与所述第二开关的一端和所述第三开关的一端相连，所述第二开关的另一端接地，所述第三开关的另一端连接所述笔尖，所述第二二极管的阳极与所述第五开关的一端和所述第六开关的一端相连，所述第六开关的另一端连接所述笔尖，所述第四开关的另一端接地。
35.根据权利要求34所述的正负压打码电路，其特征在于，所述第一开关、所述第三开关和所述第五开关是PMOS器件，所述第二开关、所述第四开关和所述第六开关是NMOS器件。
36.根据权利要求35所述的正负压打码电路，其特征在于，所述控制模块包括MCU和驱动模块，所述MCU用于控制驱动模块输出第一控制信号、第二控制信号、第三控制信号和第四控制信号至所述开关模块，所述第一控制信号用于控制所述第一开关的断开状态和闭合状态，所述第二控制信号用于控制所述第二开关的断开状态和闭合状态，所述第三控制信号用于控制所述第五开关的断开状态和闭合状态，所述第四控制信号用于控制所述第四开关的断开状态和闭合状态，在所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关和所述第六开关交替闭合时，所述笔尖和所述笔壳之间交替产生正电压和负电压。
37.根据权利要求36所述的正负压打码电路，其特征在于，所述控制模块控制开关模块包括第一阶段、第二阶段和第三阶段，
在所述第一阶段，所述第二开关和所述第六开关处于闭合状态，所述第一开关、所述第三开关、所述第四开关和所述第五开关处于断开状态，以对正负压打码电路初始化；
在所述第二阶段，所述第一开关、所述第二开关和所述第六开关处于闭合状态，所述第三开关、所述第四开关和所述第五开关处于断开状态，所述电源单元对所述第一电感充能，
在所述第三阶段，所述第一开关、所述第二开关和所述第五开关处于闭合状态，所述第三开关和所述第四开关处于断开状态，所述电源单元对所述第一电感继续充能。
38.根据权利要求37所述的正负压打码电路，其特征在于，所述控制模块控制开关模块包括第四阶段、第五阶段第七阶段和第八阶段，
在所述第四阶段，所述第三开关和所述第五开关处于闭合状态，所述第一开关、所述第二开关、所述第四开关和所述第六开关处于断开状态，所述第一电感在所述第二阶段储存的能量转移到所述笔尖与所述笔壳之间的电容上，
在所述第五阶段，所述第四开关与所述第五开关处于闭合状态，所述第一开关、所述第二开关和所述第六开关处于断开状态，所述电源单元对所述第一电感充能，
在所述第七阶段，所述第一开关、所述第四开关、所述第五开关和所述第六开关处于闭合状态，所述第二开关和所述第三开关处于断开状态，所述第一电感在所述第五阶段储存的能量转移到所述笔尖与所述笔壳之间的电容上；
在所述第八阶段，所述第一开关和所述第二开关处于闭合状态，所述第三开关、所述第四开关、所述第五开关和所述第六开关处于断开状态，所述电源单元对所述第一电感继续充能。
39.根据权利要求38所述的正负压打码电路，其特征在于，所述控制模块控制开关模块还包括第六阶段和第九阶段，
在所述第六阶段，所述第二开关、所述第四开关和所述第五开关处于闭合状态，所述第一开关和所述第六开关处于断开状态，所述笔尖与所述笔壳的能量转移到地，所述电源单元对所述第一电感继续充能，
在所述第九阶段，所述第一开关、所述第二开关和所述第五开关处于闭合状态，所述第四开关处于断开状态，所述电源单元对所述第一电感继续充能。
40.根据权利要求39所述的正负压打码电路，其特征在于，所述第一阶段、所述第二阶段、所述第三阶段、所述第四阶段、所述第五阶段、所述第六阶段、所述第七阶段、所述第八阶段和所述第九阶段按顺序依次执行。
41.根据权利要求40所述的正负压打码电路，其特征在于，所述正负压产生模块还包括第二升压单元，所述第二升压单元包括第二电感、第三二极管和第四二极管，所述第二升压单元用于接收电源单元对所述第二电感充能以及输出能量至所述笔尖和所述笔壳之间。
42.根据权利要求41所述的正负压打码电路，其特征在于，所述控制模块控制所述开关模块包括充电阶段和放电阶段，在所述充电阶段，所述控制模块控制所述开关模块，以使所述电源单元对所述第二电感进行充能，在所述放电阶段，所述控制模块控制所述开关模块，以使所述第二电感在所述充电阶段充的能量转移到所述笔尖和所述笔壳之间的电容，所述第二二极管用于保持所述电容在所述放电阶段充的电压。
43.根据权利要求42所述的正负压打码电路，其特征在于，所述开关模块还包括第九开关，所述第九开关的控制端接地。
44.根据权利要求43所述的正负压打码电路，其特征在于，所述开关模块还包括第十二开关，所述第十二开关的控制端连接所述电源单元。
45.根据权利要求44所述的正负压打码电路，其特征在于，所述开关模块还包括第七开关、第八开关、第十开关和第十一开关，所述第七开关的一端连接所述电源单元，所述第七开关的另一端与所述第二电感的一端以及所述第十开关的一端相连，所述第二电感的另一端与所述第三二极管的阳极、所述第四二极管的阴极相连，所述第三二极管的阴极与所述第八开关的一端和所述第九开关的一端相连，所述第八开关的另一端接地，所述第九开关的另一端连接笔尖，所述第四二极管的阳极与所述第十一开关的一端和所述第十二开关的一端相连，所述第十二开关的另一端连接所述笔尖，所述第十开关的另一端接地。
46.根据权利要求45所述的正负压打码电路，其特征在于，所述第七开关、所述第九开关和所述第十一开关是PMOS器件，所述第八开关、所述第十开关和所述第十二开关是NMOS器件。
47.根据权利要求46所述的正负压打码电路，其特征在于，所述MCU用于控制所述驱动模块输出第五控制信号、第六控制信号、第七控制信号和第八控制信号至所述开关模块，所述第五控制信号用于控制所述第七开关的断开状态和闭合状态，所述第六控制信号用于控制所述第八开关的断开状态和闭合状态，所述第七控制信号用于控制所述第十一开关的断开状态和闭合状态，所述第八控制信号用于控制所述第十开关的断开状态和闭合状态，在所述第七开关、所述第八开关、所述第九开关、所述第十开关、所述第十一开关和所述第十二开关交替闭合时，所述笔尖和所述笔壳之间交替产生正电压和负电压。
48.根据权利要求47所述的正负压打码电路，其特征在于，
在所述第一阶段，所述第十一开关和所述第十二开关处于闭合状态，所述第七开关、所述第八开关、所述第九开关和所述第十开关处于断开状态，以对正负压打码电路初始化，
在所述第二阶段，所述第九开关、所述第十开关、所述第十一开关和所述第十二开关处于闭合状态，所述第七开关和所述第八开关处于断开状态，所述电源单元对所述第二电感充能，
在所述第三阶段，所述第八开关、所述第十开关和所述第十一开关处于闭合状态，所述第七开关和所述第九开关处于断开状态，所述电源单元对所述第一电感继续充能。
49.根据权利要求48所述的正负压打码电路，其特征在于，在所述第四阶段，所述第八开关和所述第十二开关处于闭合状态，所述第七开关、所述第九开关、所述第十开关、所述第十一开关和所述第十二开关处于断开状态，所述第一电感在所述第二阶段储存的能量转移到所述笔尖与所述笔壳之间的电容上，
在所述第五阶段，所述第七开关与所述第八开关处于闭合状态，所述第十开关、所述第十一开关和所述第十二开关处于断开状态，所述电源单元对所述第二电感充能，
在所述第七阶段，所述第十一和所述第十二开关处于闭合状态，所述第七开关、所述第八开关、所述第九开关和所述第十开关处于断开状态，所述第二电感在所述第五阶段储存的能量转移到所述笔尖与所述笔壳之间的电容上，
在所述第八阶段，所述第十开关和所述第十一开关处于闭合状态，所述第七开关、所述第八开关、所述第九开关和所述第十二开关处于断开状态，所述电源单元对所述第一电感继续充能。
50.根据权利要求49所述的正负压打码电路，其特征在于，
在所述第六阶段，所述第七开关、所述第八开关和所述第十一开关处于闭合状态，所述第十开关和所述第十二开关处于断开状态，所述笔尖与所述笔壳之能量转移到地，所述电源单元对所述第一电感继续充能，
在所述第九阶段，所述第八开关、所述第十开关和所述第十一开关处于闭合状态，所述第七开关处于断开状态，所述电源单元对所述第一电感继续充能。
51.根据权利要求50所述的正负压打码电路，其特征在于，所述第一阶段、所述第二阶段、所述第三阶段、所述第四阶段、所述第五阶段、所述第六阶段、所述第七阶段、所述第八阶段和所述第九阶段按顺序依次执行。
52.一种芯片，其特征在于，所述芯片包括如权利要求1至权利要求51中任一项所述正负压打码电路。
53.一种主动笔，其特征在于，所述主动笔包括如权利要求52所述芯片。
54.一种打码方法，其特征在于，所述打码方法用于主动笔与终端设备之间的通信，所述主动笔的芯片用于执行所述打码方法，所述芯片包括如权利要求1所述的正负压打码电路，所述方法包括：
通过所述控制模块对开关模块的控制，在所述笔尖和笔壳之间交替产生正电压和负电压。
CN201980001605.3A 2019-08-08 2019-08-08 一种正负压打码电路、芯片、主动笔以及打码方法 Active CN112640288B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/099790 WO2021022552A1 (zh) 2019-08-08 2019-08-08 一种正负压打码电路、芯片、主动笔以及打码方法

Publications (2)

Publication Number Publication Date
CN112640288A CN112640288A (zh) 2021-04-09
CN112640288B true CN112640288B (zh) 2024-01-23

Family

ID=74499278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980001605.3A Active CN112640288B (zh) 2019-08-08 2019-08-08 一种正负压打码电路、芯片、主动笔以及打码方法

Country Status (4)

Country Link
US (1) US11301093B2 (zh)
EP (1) EP3800776B1 (zh)
CN (1) CN112640288B (zh)
WO (1) WO2021022552A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217465A1 (zh) * 2021-04-13 2022-10-20 深圳市汇顶科技股份有限公司 打码电路、主动笔以及电子设备
US11474623B1 (en) * 2021-06-11 2022-10-18 Hewlett-Packard Development Company, L.P. Stylus pens with batteries

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105406692A (zh) * 2015-12-11 2016-03-16 深圳市瑞凌实业股份有限公司 Igbt驱动电路
CN107438941A (zh) * 2017-04-07 2017-12-05 深圳市汇顶科技股份有限公司 主动笔、升压电路及其控制方法
CN206992966U (zh) * 2017-07-24 2018-02-09 龚治俊 一种数码发电机组控制系统和数码发电机组
CN108124499A (zh) * 2017-12-13 2018-06-05 深圳市汇顶科技股份有限公司 主动笔的信号发生电路、主动笔和打码方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626575B2 (en) * 2003-03-28 2009-12-01 Samsung Electronics Co., Ltd. Light pen
KR100524985B1 (ko) * 2003-08-26 2005-10-31 삼성전자주식회사 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법
US20080129709A1 (en) * 2006-12-01 2008-06-05 Chun-Lin Lin Electromagnetic Pen With Amplitude-Controlled Inking Function
US8134542B2 (en) * 2006-12-20 2012-03-13 3M Innovative Properties Company Untethered stylus employing separate communication and power channels
CN101634910A (zh) * 2009-07-06 2010-01-27 深圳市巨龙科教高技术股份有限公司 一种使用超级电容器作为电源的电子笔
KR20120135003A (ko) * 2010-04-09 2012-12-12 미쓰비시 가가꾸 가부시키가이샤 조광 장치, 및 ｌｅｄ 조명 시스템
US8766954B2 (en) * 2010-12-21 2014-07-01 Motorola Mobility Llc Active stylus for use with touch-sensitive interfaces and corresponding method
US20120327045A1 (en) * 2011-01-03 2012-12-27 Peter James Skinner Devices and processes for manual data input
WO2012103323A1 (en) * 2011-01-28 2012-08-02 More/Real Llc Stylus
TW201237692A (en) * 2011-03-02 2012-09-16 Wintek Corp Touch pen
WO2012123951A2 (en) * 2011-03-17 2012-09-20 N-Trig Ltd. Interacting tips for a digitizer stylus
US8928635B2 (en) * 2011-06-22 2015-01-06 Apple Inc. Active stylus
US8638320B2 (en) * 2011-06-22 2014-01-28 Apple Inc. Stylus orientation detection
US8797301B2 (en) * 2012-02-15 2014-08-05 Cypress Semiconductor Corporation Active stylus to host data transmitting method
US9110523B2 (en) * 2011-09-08 2015-08-18 JCM Electronics Stylus, LLC Stylus and stylus circuitry for capacitive touch screens
US9507441B2 (en) * 2011-09-08 2016-11-29 Jcm Electronic Stylus Llc Electronic stylus with low skew tip for capacitive touch screens
US8803451B2 (en) * 2012-02-16 2014-08-12 Osram Sylvania Inc. Multiplexer circuit for dual thermistor operation using a single line coupling
CN104285198B (zh) * 2012-04-29 2019-02-15 Jcm电子笔有限责任公司 用于电容式触摸屏的触笔和触笔电路
US9287098B2 (en) * 2012-11-01 2016-03-15 Advanced Energy Industries, Inc. Charge removal from electrodes in unipolar sputtering system
US9158393B2 (en) * 2012-12-18 2015-10-13 Logitech Europe S.A. Active stylus for touch sensing applications
WO2014127383A2 (en) * 2013-02-17 2014-08-21 Zeliff Zachary Joseph Stylus for capacitive touchscreen
JP6137610B2 (ja) * 2013-04-10 2017-05-31 株式会社ワコム 位置指示器
KR102069961B1 (ko) * 2016-09-17 2020-01-23 선전 구딕스 테크놀로지 컴퍼니, 리미티드 신호 생성 방법, 신호 해석 방법, 액티브 펜 및 터치 스크린
CN112782846B (zh) * 2016-10-31 2023-03-31 Lg伊诺特有限公司 控制用于驱动液体透镜的电压的电路、包括其的相机模块及光学装置
US10579168B2 (en) * 2017-03-30 2020-03-03 Microsoft Technology Licensing, Llc Dual LED drive circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105406692A (zh) * 2015-12-11 2016-03-16 深圳市瑞凌实业股份有限公司 Igbt驱动电路
CN107438941A (zh) * 2017-04-07 2017-12-05 深圳市汇顶科技股份有限公司 主动笔、升压电路及其控制方法
CN206992966U (zh) * 2017-07-24 2018-02-09 龚治俊 一种数码发电机组控制系统和数码发电机组
CN108124499A (zh) * 2017-12-13 2018-06-05 深圳市汇顶科技股份有限公司 主动笔的信号发生电路、主动笔和打码方法

Also Published As

Publication number Publication date
WO2021022552A1 (zh) 2021-02-11
EP3800776A4 (en) 2021-04-28
US20210041984A1 (en) 2021-02-11
US11301093B2 (en) 2022-04-12
EP3800776B1 (en) 2022-10-05
EP3800776A1 (en) 2021-04-07
CN112640288A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
US10788903B2 (en) Signal generating circuit of active pen, active pen and signal driving method
US7521978B2 (en) Clock driver
US20040196095A1 (en) Charge pump-type booster circuit
CN112640288B (zh) 一种正负压打码电路、芯片、主动笔以及打码方法
CN101969265A (zh) 电荷泵电路
US11502535B2 (en) Charging circuit for electronic device, charging method, and electronic device
US20140160031A1 (en) Quadratic converter minimizing driver size for piezo haptics
CN109634446A (zh) 主动笔、升压电路及其控制方法
CN110601528B (zh) 电荷泵及存储设备
US9379605B2 (en) Clocking circuit, charge pumps, and related methods of operation
CN116169863A (zh) 一种用于实现nmos管加速驱动的装置
CN115360906A (zh) 电荷泵电路、转换电路、芯片、电子设备及电流控制方法
CN219304699U (zh) 扩频时钟产生电路和dcdc开关电源电路
JP2002176764A (ja) 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末
CN112953200B (zh) 一种具备先开后关时序控制的电源
Zhou et al. A novel charge sharing charge pump for energy harvesting application
CN117526705A (zh) 一种基于Dickson倍压器的倍压电路
CN101169916A (zh) 降低驱动芯片高压驱动电路功耗的方法及其低功耗高压驱动电路
CN103973104B (zh) 电荷泵电路及相关的控制方法
CN115360905A (zh) 一种基于非交叠时钟控制的低功耗电荷泵电路
CN106249453B (zh) 一种低功率源极驱动电路
CN111030619A (zh) 音频功率放大器及控制其输出电压的方法
Huang et al. A Charge Pump Circuit---Cascading High-Voltage Clock Generator
CN116032115A (zh) 一种基于cmos工艺的低功耗负压电荷泵电路
CN114552972A (zh) 切换式电容转换电路及其中的切换转换单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant