CN117526705A - 一种基于Dickson倍压器的倍压电路 - Google Patents
一种基于Dickson倍压器的倍压电路 Download PDFInfo
- Publication number
- CN117526705A CN117526705A CN202311854265.3A CN202311854265A CN117526705A CN 117526705 A CN117526705 A CN 117526705A CN 202311854265 A CN202311854265 A CN 202311854265A CN 117526705 A CN117526705 A CN 117526705A
- Authority
- CN
- China
- Prior art keywords
- voltage
- clock signal
- elements
- switching elements
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明提供一种基于Dickson倍压器的倍压电路，涉及电压升压技术领域，本发明将两个互补开关元件的输出端并联，使用两个相位不重叠的时钟信号去控制开关元件的导通和截止，而倍压电容的放电均是通过两个相位不重叠的时钟信号去控制开关元件的输入端来进行的，因此能够提高开关元件的过驱动电压，从而降低输出电阻，提高整个倍压电路的转换效率，提供一个高转换效率的开关去提升倍压器的性能，而且在达到相同倍压目的情况下，能够缩短元器件的数目，降低在集成电路中所占的面积，十分符合集成电路的要求。
Description
技术领域
本发明涉及电压升压技术领域，具体为一种基于Dickson倍压器的倍压电路。
背景技术
Dickson倍压器是一种电压倍增器电路，用于将输入电压提升到更高的输出电压，它是一种非常简单而有效的电压升压技术，常见于低功耗电子设备和一些电源管理应用中，Dickson倍压器的基本结构包括多个电容和开关，其中电容被交替充电和放电，通过适时的开关操作，将电压逐步积累，从而提升输出电压。
随着集成电路工艺的不断缩小，电源电压也在不断的降低，对于需要高电压供电的电路而言，在较小的电源电压下需要使用倍压器才能保证电路的正常工作，传统的Dickson倍压器采用栅极和漏极短接的MOS管作为开关器件，工作时先对电容进行充电，然后再使用充电后的电容对于MOS管源极进行放电，抬升MOS管源极的电压，实现倍压的目的，现有技术中的不足之处在于使用栅漏短接的MOS管作为开关器件，需要通过控制级联的级数来实现需要的倍压值，MOS管本身的特性会随着级联级数的增加导致倍压器的效率降低；并且因为级数增加，所占的面积也会增多，和集成电路工艺需要占用较小的电路板面积的设计理念不符合。
在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种基于Dickson倍压器的倍压电路，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种基于Dickson倍压器的倍压电路，包括：
时钟信号元件，所述时钟信号元件设置有两组，分别和两个开关元件电性连接，用于提供两路相位不重叠的时钟信号；
开关元件，所述开关元件设置有两组，分别接受两路时钟信号，在时钟信号的控制下实现导通和截止，两组开关元件的输出端并联；
基准电压元件，所述基准电压元件和开关元件的输入端电性连接，用于向两个开关元件输出两路基准电压；
倍压器电容，所述倍压器电容设置有两组，分别和两个开关元件的输入端和控制对应开关元件工作的时钟信号元件的输出端电性连接，用于在对应连接的时钟信号元件输出低电平信号时进行充电，在对应连接的时钟信号元件输出低电平信号时，向对应连接的开关元件进行充电。
进一步地，所述开关元件采用PMOS晶体管，两个开关元件的栅极分别和两个时钟信号元件的时钟信号输出端电性连接，源极分别和基准电压元件电性连接，漏极作为输出端并联。
进一步地，所述基准电压元件设置有两组，且相互独立，分别向两路开关元件的源极供电。
进一步地，两路所述基准电压元件和开关元件之间的电路上均串联有二极管，用于抑制反向电压，提供反向电压保护。
进一步地，每组时钟信号元件和对应连接的开关元件之间的回路上串联有反相器，所述时钟信号端的输出端和反相器的输入端电性连接，所述反相器的输出端和开关元件的控制端电性连接，用于将输入的时钟信号进行反相。
与现有技术相比，本发明的有益效果是：
本发明将两个互补开关元件的输出端并联，使用两个相位不重叠的时钟信号去控制开关元件的导通和截止，而倍压电容的放电均是通过两个相位不重叠的时钟信号去控制开关元件的输入端来进行的，因此能够提高开关元件的过驱动电压，从而降低输出电阻，提高整个倍压电路的转换效率，提供一个高转换效率的开关去提升倍压器的性能，而且在达到相同倍压目的情况下，能够缩短元器件的数目，降低在集成电路中所占的面积，十分符合集成电路的要求。
附图说明
图1为本发明整体电路结构示意图；
图2为本发明中电压输入端的电压仿真示意图；
图3为本发明中输出端的电压波形仿真示意图；
图4为现有技术中Dickson倍压器的电路结构示意图；
图5为现有技术中Dickson倍压器输出端的电压波形仿真示意图。
实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明进一步详细说明。
需要说明的是，除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”“下”“左”“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
实施例
请参阅图1-3，本发明提供一种技术方案：
一种基于Dickson倍压器的倍压电路，包括时钟信号元件、开关元件、基准电压元件和倍压器电容，其中：
所述时钟信号元件设置有两组，分别和两个开关元件电性连接，用于提供两路时钟信号，所述时钟信号元件分别为CLK和CLKB，两组所述时钟信号元件所提供的时钟信号分别为两路相位不重叠的时钟信号，相位不重叠的时钟信号指的是不同的时钟信号在时间上不会完全重叠，有一定的时间间隔，本实施例中，CLK和CLKB的时钟信号为频率、频占比、振幅相同的信号，但是相位相反。
所述开关元件设置有两组，分别接受两路时钟信号，在时钟信号的控制下实现导通和截止，两组开关元件的输出端并联，所述开关元件采用PMOS晶体管，分别为第一PMOS晶体管Q1和第二PMOS晶体管Q2，第一PMOS晶体管Q1的栅极和时钟信号元件CLKB的信号输出端电性连接，第二PMOS晶体管Q2的栅极和时钟信号元件CLK的信号输出端电性连接，第一PMOS晶体管Q1和第二PMOS晶体管Q2的源极均和基准电压元件电性连接，漏极并联在一起，作为输出端。
进一步地，每组时钟信号元件和对应连接的开关元件之间的回路上串联有反相器，所述时钟信号端的输出端和反相器的输入端电性连接，所述反相器的输出端和开关元件的控制端电性连接，用于将输入的时钟信号进行反相。
即在本实施例中，CLK和反相器A1的输入端电性连接，CLKB和反相器A2的输入端电性连接，反相器A1的输出端和第二PMOS晶体管Q2的栅极电性连接，反相器A2的输出端和第一PMOS晶体管Q1的栅极电性连接，所述反相器A1和反相器A2分别将输入的CLK信号、CLKB信号取反输出，具体来说，输入信号的高电平会被转换为输出信号的低电平，而输入信号的低电平则会转换为输出信号的高电平。
所述基准电压元件和开关元件的输入端电性连接，用于向两个开关元件输出两路基准电压，基准电压元件和第一PMOS晶体管Q1和第二PMOS晶体管Q2的源极电性连接。
本实施例中，所述基准电压元件设置有两组，且相互独立，分别为基准电压Vin1和基准电压Vin2，分别向两路开关元件的源极供电，即基准电压Vin1和第一PMOS晶体管Q1的源极电性连接，基准电压Vin2和第二PMOS晶体管Q2的源极电性连接。
所述倍压器电容设置有两组，分别与两个开关元件的输入端及控制对应开关元件工作的时钟信号元件的输出端电性连接，用于在对应连接的时钟信号元件输出低电平信号时进行充电，在对应连接的时钟信号元件输出低电平信号时，向对应连接的开关元件进行充电。
倍压器电容分别为电容C1和电容C2，电容C1的一端和基准电压Vin1电性连接，另一端和时钟信号元件CLK的时钟信号输出端电性连接，电容C2的一端和基准电压Vin2电性连接，另一端和时钟信号元件CLKB的时钟信号输出端电性连接，当CLK为低电平，第一PMOS晶体管Q1导通，基准电压Vin2对于电容C2进行充电，当CLK为高电平，第一PMOS晶体管Q1截止，同时抬升第二PMOS晶体管Q2的源极的电压，此时电容C2对于第二PMOS晶体管Q2进行放电，实现电路的倍压，第一PMOS晶体管Q1的工作方式与第二PMOS晶体管Q2相同。
进一步地，两路所述基准电压元件和开关元件之间的电路上均串联有二极管，用于抑制反向电压，提供反向电压保护，两路二极管分别为二极管D1和二极管D2，二极管D1的正极和基准电压Vin1电性连接，负极和第一PMOS晶体管Q1的源极电性连接，二极管D2的正极和基准电压Vin2电性连接，负极和第二PMOS晶体管Q2的源极电性连接，二极管可以用于提供反向电压保护。二极管在正向偏置时导通，允许电流流过，而在反向电压时则会截止，提供了一种保护机制。
本实施例中，将两个互补PMOS晶体管的输出端并联，使用两个相位不重叠的时钟信号去控制开关元件的导通和截止，而倍压电容的放电均是通过两个相位不重叠的时钟信号来进行的，因此能够提高PMOS晶体管的过驱动电压，降低输出电阻，提高整个倍压电路的转换效率，本实施例提供了一个高转换效率的开关去提升倍压器的性能，而且在达到相同倍压目的情况下，能够缩短元器件的数目，降低在集成电路中所占的面积，十分符合集成电路的要求。
请参阅图3-5，可以看出，相同情况下，本实施例的输出电压幅值由于现有技术所达到的技术效果，因为在达到相同倍压目的情况下，能够缩短元器件的数目，降低在集成电路中所占的面积，十分符合集成电路的要求，本实施例中的倍压目即为倍压电路的放大倍数数据。
本领域技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够、电子硬件，或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方法来执行，取决于技术方案的特定应用和设计约束条件。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，既可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。
Claims (5)
1.一种基于Dickson倍压器的倍压电路，其特征在于，包括：
时钟信号元件，所述时钟信号元件设置有两组，分别和两个开关元件电性连接，用于提供两路相位不重叠的时钟信号；
开关元件，所述开关元件设置有两组，分别接受两路时钟信号，在时钟信号的控制下实现导通和截止，两组开关元件的输出端并联；
基准电压元件，所述基准电压元件和开关元件的输入端电性连接，用于向两个开关元件输出两路基准电压；
倍压器电容，所述倍压器电容设置有两组，分别与两个开关元件的输入端及控制对应开关元件工作的时钟信号元件的输出端电性连接，用于在对应连接的时钟信号元件输出低电平信号时进行充电，在对应连接的时钟信号元件输出低电平信号时，向对应连接的开关元件进行充电。
2.根据权利要求1所述的一种基于Dickson倍压器的倍压电路，其特征在于：所述开关元件采用PMOS晶体管，两个开关元件的栅极分别和两个时钟信号元件的时钟信号输出端电性连接，源极分别和基准电压元件电性连接，漏极作为输出端并联。
3.根据权利要求2所述的一种基于Dickson倍压器的倍压电路，其特征在于：所述基准电压元件设置有两组，且相互独立，分别向两路开关元件的源极供电。
4.根据权利要求3所述的一种基于Dickson倍压器的倍压电路，其特征在于：两路所述基准电压元件和开关元件之间的电路上均串联有二极管，用于抑制反向电压，提供反向电压保护。
5.根据权利要求1所述的一种基于Dickson倍压器的倍压电路，其特征在于：每组时钟信号元件和对应连接的开关元件之间的回路上串联有反相器，所述时钟信号端的输出端和反相器的输入端电性连接，所述反相器的输出端和开关元件的控制端电性连接，用于将输入的时钟信号进行反相。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311854265.3A CN117526705A (zh) | 2023-12-29 | 2023-12-29 | 一种基于Dickson倍压器的倍压电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311854265.3A CN117526705A (zh) | 2023-12-29 | 2023-12-29 | 一种基于Dickson倍压器的倍压电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117526705A true CN117526705A (zh) | 2024-02-06 |
Family
ID=89756958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311854265.3A Pending CN117526705A (zh) | 2023-12-29 | 2023-12-29 | 一种基于Dickson倍压器的倍压电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117526705A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321189A (ja) * | 1995-05-24 | 1996-12-03 | Oki Lsi Technol Kansai:Kk | 高電圧発生装置 |
| CN202840924U (zh) * | 2012-09-24 | 2013-03-27 | 重庆西南集成电路设计有限责任公司 | 一种新型的整流二极管替代电路 |
| CN205544931U (zh) * | 2016-03-16 | 2016-08-31 | 豪威科技(上海)有限公司 | 衬底偏置电路、倍压器以及包含所述倍压器的系统 |
| CN207442695U (zh) * | 2017-11-20 | 2018-06-01 | 广东工业大学 | 一种电荷泵时序控制电路及电荷泵电路 |
| CN108923643A (zh) * | 2018-07-18 | 2018-11-30 | 合肥工业大学 | 一种无阈值电压损失的可重构型升压电荷泵 |
| CN109245523A (zh) * | 2018-09-12 | 2019-01-18 | 长江存储科技有限责任公司 | 电荷泵及存储设备 |
| CN109302057A (zh) * | 2018-11-27 | 2019-02-01 | 珠海创飞芯科技有限公司 | 一种倍压源电路、电荷泵电路及电子设备 |
| CN112510037A (zh) * | 2020-12-01 | 2021-03-16 | 西安紫光国芯半导体有限公司 | 3d逻辑芯片电容电路、逻辑芯片及电子设备 |
| CN115940631A (zh) * | 2023-01-10 | 2023-04-07 | 中茵微电子(南京)有限公司 | 一种低波纹电荷泵电路 |
-
2023
- 2023-12-29 CN CN202311854265.3A patent/CN117526705A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321189A (ja) * | 1995-05-24 | 1996-12-03 | Oki Lsi Technol Kansai:Kk | 高電圧発生装置 |
| CN202840924U (zh) * | 2012-09-24 | 2013-03-27 | 重庆西南集成电路设计有限责任公司 | 一种新型的整流二极管替代电路 |
| CN205544931U (zh) * | 2016-03-16 | 2016-08-31 | 豪威科技(上海)有限公司 | 衬底偏置电路、倍压器以及包含所述倍压器的系统 |
| CN207442695U (zh) * | 2017-11-20 | 2018-06-01 | 广东工业大学 | 一种电荷泵时序控制电路及电荷泵电路 |
| CN108923643A (zh) * | 2018-07-18 | 2018-11-30 | 合肥工业大学 | 一种无阈值电压损失的可重构型升压电荷泵 |
| CN109245523A (zh) * | 2018-09-12 | 2019-01-18 | 长江存储科技有限责任公司 | 电荷泵及存储设备 |
| CN109302057A (zh) * | 2018-11-27 | 2019-02-01 | 珠海创飞芯科技有限公司 | 一种倍压源电路、电荷泵电路及电子设备 |
| CN112510037A (zh) * | 2020-12-01 | 2021-03-16 | 西安紫光国芯半导体有限公司 | 3d逻辑芯片电容电路、逻辑芯片及电子设备 |
| CN115940631A (zh) * | 2023-01-10 | 2023-04-07 | 中茵微电子(南京)有限公司 | 一种低波纹电荷泵电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907484A (en) | Charge pump | |
| US5625544A (en) | Charge pump | |
| CN101345475B (zh) | 电荷泵驱动电路 | |
| US6946899B2 (en) | Charge pump circuit | |
| KR100399693B1 (ko) | 챠지 펌프 회로 | |
| CN100514809C (zh) | 电荷泵电路 | |
| JPH02285959A (ja) | 電圧逓倍回路 | |
| Yu et al. | A fully integrated multistage cross-coupled voltage multiplier with no reversion power loss in a standard CMOS process | |
| US10541606B1 (en) | Serial-parallel switch negative charge pump | |
| CN110729888B (zh) | 一种高电压转换比的混合电源变换器 | |
| CN101268616A (zh) | 单阈值和单导电类型逻辑 | |
| US20220255429A1 (en) | Voltage converter | |
| US11936290B2 (en) | Switched capacitor converter and control method | |
| CN112769319B (zh) | 电平转换模块、驱动电路及控制芯片 | |
| Allasasmeh et al. | Switch bootstrapping technique for voltage doublers and double charge pumps | |
| CN110601528B (zh) | 电荷泵及存储设备 | |
| CN117526705A (zh) | 一种基于Dickson倍压器的倍压电路 | |
| CN114337251B (zh) | 一种低电压噪声电荷泵电路 | |
| CN104811034A (zh) | 适合低电压操作的简单电荷泵电路 | |
| Hussein | Design and Simulation of a High Performance CMOS Voltage Doublers using Charge Reuse Technique | |
| US6738273B2 (en) | Charge pump drive signal recovery circuit | |
| CN107565812B (zh) | 一种dc/dc转换器及能量获取系统 | |
| JPH0923639A (ja) | 電圧変換装置 | |
| Peng et al. | A 16-phase 8-branch charge pump with advanced charge recycling strategy | |
| CN216819709U (zh) | 一种三倍压指数函数开关电容升压电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |