TWI261929B - Switching device for a pixel electrode and methods for fabricating the same - Google Patents

Description

1261929 九、發明說明： 【發明所屬之技術領域】 且特別有關於一種薄膜電 本發明係有關於一種開關元件 晶體開關元件及其製造方法。 【先前技術】 底閘極型師_-_ type)薄膜電晶體元件目前已經被廣 泛地應用於薄膜電晶體液晶顯示器（TFT_LC…中。請參閱第1 圖’其顯示傳統的底閘極型薄膜電晶體結才冓1〇〇。：薄膜帝曰 體結構100包含有一基板110、一閘極120、一絕緣層130电1曰 通這層（Channel layer)i40、_歐姆接㈣i 5〇以及 160/170 。 尽 ik者TFT-LCD的尺寸增加，包含薄膜電晶體閘極的金屬間 極線（metal gate丨me)就必須要符合低電阻的要求。由於銅和銅 合金材料具有相當低的電阻，所以是用來作為間極材料的最佳 選擇。 土 然而，在後續帽程序中，銅經常與一些自由基起反库 亚生成氧化銅，因而增加電阻率。而且，銅容易擴散而與料 成矽化銅，嚴重影響丁FTVLCD的可靠度。 / 矽化銅層，以增加富含矽之氮化物 的把rt專利公開號2000-332015案中，揭示一種石夕化銅層 /成方…b方法是在富含矽之氮化物層與銅層之間形成— 層與銅層之間的附著力 〇632-A50434-TWf 1261929 【發明内容】 ^有鏗於此：本發明的主要目的之-就是提供-種用於顯示 扣之具有銅閘極的薄膜電晶體元件。 本發明的另一目的就是提供一種可以防止銅間 膜電晶體元件，且不需要額外的微影製程。 肩- 為達上述與其他目的，本發明之方法主要係包括下列步驟。 化:成—閘極於—基板上方。對此閘極撕—電漿處理，以形成第一石夕 中’此電漿處理係於含氮氣與魏的反應室内，在.觀的二 方：：層層上方。形成一半導體層於此絕緣層上 素電極。成一源/沒極於此半導體層上方。將源/沒極電性連接於-晝 本發明之方法更包括··在此半導體層 二：層，半導體層與此職叫/一化銅層’使此第 該半導體層上方[，並對^銅層之步驟係包含:形成一銅或銅合金層於 成此第二Ψ化銅層。二寻、，銅層或銅合金層進行~電菠處理以完全形 隱〇ν的溫度Tmy簡㈣於含魏氣體的反應室内，在 對此第二錢銅層進行—電漿處理，以增 質。其中’此電褒處理係於含氮氣與域=銅層的阻障性 ^ 一叼在180〜3701的溫度 0632-A50434-TWf 6 1261929 下進行。 在本發明中，此第一 玻璃基板。卿獅崎1 輪,_舰瞻。此基板包括 化石夕、氧秦或氧修此；=緣層包括氧切、_、氮氧 根據本發明之方法所形此源她包括銅或銅合金。 程，且可以H 〜膜電晶體兀件，不需要額外的微影製 狂1」以防止銅閘極擴散。 本每明之方法可以鹿 γ 閘極型〔t0 ^ 氐甲極型（b〇n〇I1^gate type)或頂 i ( top-gate type )薄膜雷曰卿 於一蚩If n + 。日日脸兀仵。§源/汲極電性連接 於旦素電極時，可作為畫素電極之開關元件。 懂，=明之上述和其他目的、特徵、和優點能更明顯易 t.下文特舉出較佳實施例，並配合所附圖式，作詳細說明如 【實施方式】 弟一實施例 依照本發明一較佳實施例’此方法包括下列主要步驟。 •如第2A圖所不，使用化學氣相沉積法、電化學電鑛咖加咖皿-platmg，ECP)或物理氣相沉積法形成—銅層（未顯示），接著進行一微· 刻製程，而形成-閘極梅—基板加上方。此基板加包括玻璃基板。 此閘極220包括銅，且厚度約介於1〇〇與5〇〇奈米之間。 如第2B及2C圖所示，對此閘極22〇表面進行一電裝處理奶，以順 應性地形成第-魏鋼層227 (CuSiJ於此閘極22〇上方。其中，此電裝 處理225係於含魏氣體的反應室内，在⑽〜37『c的溫度下進行，械之 中的石夕與銅構成的 220表面反應而產生第一石夕化銅層m，用來防止銅 0632-A50434-TWf 7 1261929 自閑極220擴散至如第2E圖所示之絕緣層23〇。此第一石夕化鋼層功之声 度約介於5與100奈米之間。 ^ 如第2D圖所示，對此第—石夕化銅層功進行一電漿處王里咖。其中， 此電聚處理心係於含氮.氣與氨氣的反應室内，在18〇〜37『⑶溫度下進 行 '氮氣與氨氣中的氣與第一石夕化銅層227表面反應而產生氮_石夕鍵結，= 進第一石夕化銅層227的阻障性質。 曰 如第2E圖所示，先形成—絕緣層23Q於此第一魏銅層227上方，然 後形成-半導體層(未顯示)於此絕緣層23〇上。其中，此絕緣層咖包括氧 化石夕、鼠化石夕、乳氧化石夕、氧化组、或氧化銘。而此半導體層例如包含有 經由化學氣相沉積法所沉積之非晶石夕層(am师h〇us础⑽b㈣與經接雜的 石夕層(卿卿d_獅。n la帅之後，藉桃_郷製_案化上述 半導體層而形成-通道層240以及一歐姆接觸層25〇。其中此歐姆接觸層 250例如麟雜n型離子(例如p或As)_層或是摻雜"離子(例如_ 矽層，而此通道層240則是未摻雜之非晶矽層。 > •如第2F _示，使用化學氣相沉積法、電化學電鍍咖喊㈣ P。ECP)或物理氣相〉儿積法形成一銅層（未顯示）於此歐姆接觸層㈣ 上，接著選擇性地侧此銅層與此歐姆接觸I MO至曝露出此通道層· 的部分表面，以形成一由銅組成之源/沒極26〇/27〇於此半導體層上方，而 可得到一薄膜電晶體結構200。 第二實施例 依照本發明另-較佳實施例，本發明之方法包括下列步驟。 士第jA圖所不，使用化學氣相沉積法或電化學電鐘(eiectrachemical 0632-A50434-TWf 8 1261929 plating，ECP)或物理氣相沉積法形成一銅層（未顯示），接著進行一微影 蝕刻製程，而形成-閘極220於一基板21〇上方。此基板21〇包括玻璃二 板此卩^極220包括銅，且厚度約介於與奈米之間。 如第3B及3C圖所示，對此閘極220表面進行一電漿處理225，以順 應性地形成第一矽化銅層227 (CuSix)於此閘極220上方。其中，此雷漿 處理225係於含矽烷氣體的反應室内，在18〇〜37〇t：的溫度下進行，矽烷之 中的矽與銅構成的閘極220表面反應而產生第一矽化銅層227，用來防止鋼 自閘極220擴散至如第3E圖所示之絕緣層230。此第一石夕化銅層227之；I 度約介於5〜100奈米。 如苐3D圖所示’對此第一石夕化銅層227進行一電漿處理225a。其中， 此電漿處理225a係於含氮氣與氨氣的反應室内，在igQ〜的溫度下進 行，氮氣與氨氣中的氮與第一矽化銅層227表面反應而產生氮_矽鍵結，增 進第一矽化銅層227的阻障性質。 如第3E圖所示，先形成一絕緣層230於此第一矽化銅層227上方，然 後开》成一半導體層(未顯示)於此絕緣層230上。其中，此絕緣層230包括氧 _ 化石夕、氮化石夕、氮氧化石夕、氧化组、或氧化銘。而此半導體層例如包含有 經由化學氣相沉積法所沉積之非晶石夕層(㈣哪^· silic〇n丨吵⑻與經摻雜的 矽層(imPurity-doped silicon layer)。之後，藉由傳統的微影製程圖案化上述 半導體層而形成一通道層240以及一歐姆接觸層250。其中此歐姆接觸層 250例如是衫雜n型離子(例如p或As)的石夕層或是摻雜p型離子(例如g)的 矽層，而此通道層240則是未摻雜之非晶矽層。 接著，同樣如第3E圖所示，使用化學氣相沉積法或電化學電鍍 (eiectrochemicalplating ; ECP)或物理氣相沉積法形成一銅層252於此歐姆 〇632-A50434-TWf 9 1261929 接觸層250上。 如第3F及3G圖所示，對此鋼岸95? 刎層。D2進仃一電漿處理 一第二矽化銅層252a。其中，形成兮筮-坊儿a 4 ^凡全形成 简之步驟 或銅合金層於該半導體層上方，並對此銅或鋼合金層進行成一銅 使完全形成此第二魏銅層1於防止銅自如第^理’以 260/270擴散至下方的基板。其中’此飄理2M係於含 室内，在〜贿的溫度下進行。此第 礼版的反應 #100M〇 _细之厚度約介於5 如第3G圖所示，對此第二魏銅層252a進行_電_理加，立中 此電漿處理加係於含氮氣與氨氣的反應室内，在⑽〜_的溫度我 行，氮氣與氨氣中的氮與第二石夕化銅層252a表面反應而產生氮_石夕2，增 進弟二碎化銅層252a的阻障性質。 如第3H圖所示，使用化學氣相沉積法或電化學電鐘㈤吻“Μ plating ;ECP)或物理氣相沉積法形成一銅層（未顯示）於此第二石夕化銅層 2523上’接著選擇性地侧此銅層、此第1化銅層娜、與此歐姆接觸 層250至曝露出此通道層240的部分表面，以形成—由銅組成之形成一源/ 祕260/270於此第二破化銅層252a上方，而可得到一薄膜電晶體結構·。 根據本發明之方法，不需要增加卜的微影製程，即可㈣止銅間極 擴散或以及銅源/；：及極擴散，而且可以應用在底問極型(b〇tt⑽帥e)或頂 間極型（top-gate type)薄膜電晶體元件。當本發明之薄膜電晶體元件之源 極或波極電性連接-晝素電極時，則成為晝素電極之開關元件，適用於顯 示器，例如是液晶顯示器。 雖然本發明已以數個較佳實施例揭露如上，然其並非用以 0632-A50434-TWf 10 1261929 限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範 圍内，當可作任意之更動與潤飾，因此本發明之保護範圍當視 後附之申請專利範圍所界定者為準。

0632-A50434-TWf 11 1261929 【圖式簡單說明】 第i圖是習知薄膜電晶體結構的剖面示意圖。 第2A-2F圖是根據本發明第一實施例之薄膜電晶體結構的製程剖面示 意圖。 第3A-3H圖是根據本發明第二實施例之薄膜電晶體結構的製程剖面示 意圖。 【主要元件符號說明】 • 100、200、300〜薄膜電晶體結構； 110、210〜基板； 120、220〜閘極； 130、230〜絕緣層； 140、240〜通道層； 150、250〜歐姆接觸層； 160、260〜源極； 170、270〜汲極； | 225、225a、254、254a 〜電漿處理； 227〜第一矽化銅； , 2 5 2〜銅層， 252a〜第二矽化銅。 0632-A50434-TWf 12

Claims (1)

1261929 十、申請專利範圍·· 上種畫素電極之開關元件,適用於顯示器，包括： ，巫，包括鋼或銅合金且位於一基板上方： 、％緣層，位於該閘極上方； ^一矽化銅層，位於該閘極與該絕緣層之間； 二半導體層，位於該絕緣層上方；以及 ^源/汲極，位於部分該半導體層上方。 …如申4專利範圍第1項所述好 -書夸㈣… 一 η桂之開關兀件，更包括: —σ，黾性連接於該源極或没極。 3’如申請專利範圍第丨項所述之 化鋼層係順應性麵成於·上方。一 u之抓件，其中該第一石夕 4·如申凊專利範圍第1項所述之查 化銅層厚度為5〜100奈米。 轉，其中該第一石夕 包括銅或1項所述之畫素電極之_元件，其中該源/没極 6.如申請專利«第5項所述之晝素電極之開件，更包括. 弟-砂化銅層，位於該半導體層與該源你極之間。 7·種畫素電極之開關元件的製造方法，包括·· 形成一銅或銅合金閘極於一基板上方； 形成第一石夕化銅層於該閘極上方； 形成、纟巴緣層於该第_石夕化銅層上方； 形成一半導體層於該絕緣層上方；以及 形成一源/>及極於該半導體層上方。 包^如申請專利細7項繼晝素電極之·元件的製造方法，更 形成一晝素電極，電性連接於該源極或汲極 0632-A50434-TWf 13 1261929 9.如申請專利範圍第7項所述之晝素電極之開關元件的製造方法，其 广战第-石夕化銅層於該間極上方步驟係對該鋼或銅合金間極進行一電漿 處理以形成該第一矽化銅層。 ω· #申請專利範圍第9項所述之晝素電極之開關元件的製造方法，其 ^該«處理係於含魏氣體的反應㉞，在勝3腕的溫舒進行。 如申請專利範圍第7項所述之晝素電極之開關元件的製造方法，其 甲該第一矽化銅層係順應性地形成於該閘極上方。 •纟1利la®第7顿粒晝素電極之開關元件的製造方法，其 中該第一矽化銅層厚度為5〜ι〇〇奈米。 R如”專纖圍第7項所述之晝錢極之關元件的製造方法，更 &括· 一第一石夕化銅層之後處理步驟。 H.如巾請細_ u顿述之晝她切概件喊造方法， 其中泫第一矽化銅層之後處理步驟係進行_ 人P A…Μ Μ ^料仃^孩理，且該《處理係於 各虱虱與虱軋的反應室内，在18〇〜37〇t：的溫度下進行。 15如申請專利範圍第7項所述之晝素電極之開關元件的製造方法，其 16.如申請專利範圍第15項述之書 更包括： 鱗状^紐之卩·元件的製造方法， 形成第二矽化銅層於該半導體層 體層與該源級極之間。 &玄弟—石夕化鋼層置於該半導 ，、中开y风δ亥弟一石夕化鋼層之步驟係包含： 形成-銅或麵於辭導體層上[觸_ 電«理，以使完全形成該第二魏銅層。 —。金層、仃- 认如申請專利範圍第17項所述之晝素電極之開關元件的製造方法， 0632-A50434-TWf 14 1261929 其中對該銅或銅合金層進行一電漿處理步驟係於含矽烷氣體的反應室内， 在180〜370°C的溫度下進行。 19如申請專利範圍第16項所述之畫素電極之開關元件的製造方法，更 包括： 一第二矽化銅層之後處理步驟。 20.如申請專利範圍第19項所述之晝素電極之開關元件的製造方法， 其中該第二矽化銅層之後處理步驟係進行一電漿處理，且該電漿處理係於 含氮氣與氨氣的反應室内，在180〜370°C的溫度下進行。

0632-A50434-TWf 15