TWI261323B - MOSFET device with localized stressor - Google Patents

Description

1261323 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體裝置，且特別是有關於一 種金屬氧化物半導體之場效電晶體以及製造此種電晶體的 方法。 【先前技術】 在過去的十幾年之間，利用縮減金屬氧化物半導體之 % 效電晶體（Metal-oxide-semiconductor Field-effect

Transistors，M0SFET)尺寸的方式，藉以持續地改善積體電 路的每一功能元件的操作速度、效能表現、電路的元件密 又、及成本縮減的方法主要包括縮小閘極長度以及閘氧 化層的厚度。為了進一步提升電晶體的效能，利用位於半 導體基材中一部份的應變通道區域來製造m〇sfet元件。 以η型的MOSFET或是p型的MOSFET來說，使用應變通 道區域可以提高載子的遷移率，以增加元件的效能。一般 而吕，在沿著源極-汲極的方向上，於NM〇SFET的η型通 道中形成拉伸應變（TensileStrain)，以增加電子的遷移率， 而在沿著源極-汲極的方向上，於？]^〇81^丁的p型通道中 形成壓縮應變（Compressive strain)，以增加電洞子的遷移 率。習知技術中揭露許多有關於電晶體通道區域中的 結構。 〜 一習知技術中，在覆蓋的半導體薄層下方形成矽-鍺或 是矽1錯-碳之半導體合金層，其中半導體合金層的格子結構 與覆蓋的半導體薄層兩者的結構不㈣。格子結構的差異 5 1261323 性使覆蓋的半導體材質層形成應變結構，以增加載子的遷 移率。 然而此種習知技術除了不易處理因為毯覆的半導體合 金層產生接面漏電流效應之外。矽-鍺之半導體合金層的磊 晶成長之成本也較高，而且以磊晶方法形成半導體合金層 的過程中不容易精確地控制鍺元素的劑量。其次，毯覆的 半導體合金層在源極/汲極之間的區域形成不必要的介面 結構’可能引起接面漏電流效應。 另一習知技術中，於形成電晶體之後，在通道中形成 應變結構’此種技術主要是在矽基材中的完整電晶體結構 上方形成高應力薄膜。高應力薄膜或是應力結構對通道區 域上產生極大的作用，包括改變位於通道區域中矽格子間 距’因而在通道區域中形成應變結構。此種習知技術中， 應力結構位於完整的電晶體結構上，藉由增加高應力薄膜 的應力值或疋厚度來提高元件的效能。一般認為，由高應 力薄膜產生的應變結構為單軸向，且與源極-汲極之方向平 行。然而單軸向的拉伸應力將使電洞的遷移率變差，而單 軸向的壓縮應力將使電子的遷移率變差。雖然鍺元素的離 子佈植製程可選擇性地減緩應變結構，使得電子或是電洞 遷移率不致變差，但是由於η型通道與p型通道之電晶體 相當靠近，所以不易進行佈植製程。 此外，由於後續的溝填能力以及蝕刻容許誤差將會限 制咼應力薄膜的厚度。高應力薄膜亦會覆蓋多晶石夕閘極、 間隙壁以及主動區域，由於來自多晶矽閘極以及間隙壁的 應力使通道區域的應力變差，而無法使用位於通道區域中 6 1261323 的機械應力。 姓構因::：要一種有效且具有成本效益的方法來製造應變 、，構，使件電晶體的效能得以提升。 【發明内容】 =解決上述和其他的問題，並且達到本發明所主張的 點’本發明提供_種具有應變結構之半導體裝置及 …w此+導體裝置的方法，以改善半導體的操作性能。 “ί發明之一實施例中，提供一種具有區域化應力結構 、至-氧化物半導體之場效電晶體主 要包括：於源極與汲極區域上的高應力薄膜，且高應力薄 艇未覆蓋於閘極上’其中拉伸型式的應力薄膜用於在η型 電晶體中，而壓縮型式的應力薄膜使用於ρ型電晶體。 本發明之另一實施例中，提供一種製造具有區域化應 力結構的M〇SFET之方法。主要包括下列步驟：形成具有 閘極、源極與沒極之電晶體。接著在閘極、源極與汲極上 形成尚應力薄膜。然後移除位於閘極上的高應力薄膜，而 留下源極與汲極上的高應力薄膜。 任何熟習此技藝者，在不脫離本發明之精神和範圍 内，當可作各種之更動與潤飾，因此本發明之保護範圍當 視後附之申請專利範圍所界定者為準。 【實施方式】 本發明之較佳實施例的製造及使用方法如下所述，應 注意的是，本發明之創新概念亦適用於各種不同的技術領 1261323 實施例上，然其並非用以限定本 域。雖然本發明揭露較佳 發明之申請專利範圍。 弟1-3圖係綠示依據本發明之一實施例之具有區域化 應力、構的半導體裝置之製造方法剖視圖。本發明之實施 例可應用於各種電路中。參考第i圖之晶圓⑽，主要包括 在基材112上形成的電晶體11〇。基材ιΐ2包含位於矽覆絕 緣層（SOI)基材上之錢材質、摻雜或是未摻雜材質、主動 層。-般來說’ sm基材包括位於絕緣層上之半導體材質 層’其中半導體材質例如可切，絕緣層例如可為埋藏氧 化（Buried 0xide，Β〇χ)層或是氧化石夕層。一實施例中， 絕緣層位於⑦歸或是玻璃基材上，亦可位於多層基材或 是不同摻雜濃度梯度之基材上。 在基材112上，形成閘介電層114以及閘極丨“並且 進行圖案化，其中閘介電層114的材質以高介電常數材質 為較佳，例如使用氧化石夕、氮氧化石夕、氮化石夕、氧化物、 含氮的氧化物等材質。一實施例中，閘介電層114的介電 常數值大於4。另一實施例中，閘介電層114的材質例如可 為氧化鋁、氧化鑭、氧化铪、氧化鍅、氮氧化铪。 在較佳實施例中，當閘介電層114的材質為氧化層， 了利用任何的氧化製程方法來形成氧化層，例如在含有氧 化物、水分、氮氧化物的反應室中進行乾蝕刻或是濕蝕刻 製程’或是以TEOS以及氧作為前驅物進行化學氣相沉積 (CVD)製程。此實施例中，閘介電層n4的厚度介於8至 5〇埃之間，以16埃為較佳。 一實施例中，閘極Π6的材質包括導電材質，例如可 1261323 J 1-欽、銦、鐫、始、銘、給、封之金屬材質，欽石夕 ^玷夕化物、鎳矽化物、鈕矽化物之金屬矽化物，鈦 化^ /一化氮之金屬氮化物，以及摻雜的結晶多晶石夕材質。 、貝施例中，沉積非均質秒材質並且進行再結晶化製程， =成夕曰曰石夕。在較佳實施中，當間極ιΐ6的材質為多晶 主要是以低壓化學氣相沉積法沉積摻雜或是未摻雜 的夕晶石夕來形成厚度介於400至25〇〇埃之間的間極⑴， 以1500埃為較佳。 =利用習知的微影製程對閘介電層114及開極ιΐ6 =案化步驟’其中微影製程包括沉積光阻層、形成罩 、a及顯影步驟。在形成光阻罩幕之後，進行飾刻製 第二：除不需要的閉介電層材質以及閘極材質，以形成 不之閘介電層114及閘極116。較佳實施例中間 =了為多晶⑪且时電層的材f可為氧化物 =為濕崎乾姓刻法，或是非等 ： 等向性敍刻法，以非等向性乾钱刻法較佳。一戈者疋 以離子佈植法形成源極與汲極區域川。 ^乡貝來形成NMOS或是佈植p型摻f來 可::摻:例:可r、氮、— 了為硼！呂、銦。另一實施例中，在一晶粒内 :=兩種結構，此種方法需要以，質 形成佈植區域。 布植…以於特定的範圍 在源極與汲極區域1 1 8上 製程之間隙壁122的材質主要 用於進行第二次離子佈植 包括氮化邦叫）、氮化石夕 1261323 (SuN4)以外的含氮（SlxNy)材質層、氮氧化矽（8ι〇χΝ》、脂類 氮氧化矽（Si〇xNy:Hz)。一較佳實施例中，利用矽甲烷（§^此) 以及氨作為化學氣相沉積（CVD)製程的前驅物來形成氮化 矽（Si3N4)之間隙壁122。 利用等向性或是非等向性蝕刻法對間隙壁122進行圖 案化步驟，例如在等向性蝕刻製程中使用磷酸（H3p〇d進行 之。由於在鄰接閘極116附近的氮化矽層之厚度較 大，等向性蝕刻將移除閘極116頂部氮化矽（Si3N4)的氮化 矽（ShN4)，並且移除未鄰接於閘極116的基材112，形成如 第1圖所示之間隙壁122結構。 然後進行金屬矽化製程，用以改善閘極116的導電性， 並且減少源極與汲極118的電阻值。進行金屬矽化製程時， 主要是以物理氣相沉積（PVD)法形成金屬層，金屬層的材質 例如可為鈦、鎳、鎢或是鈷。接著利用回火製程使金屬層 與閘極116以及源極與汲極118進行反應來形成金屬矽化 物。一部分覆蓋於間隙壁122上的金屬層未產生反應，並 且利用濕蝕刻製程選擇性地移除未反應的金屬層。當需要 改變矽化金屬區域的相（phase)時，再度使用回火製程，以 形成更小的電阻值之結構。 值得注意的是，上述製程所使用的電晶體11()係為本 發明之一實施例。其他種類的半導體裝置或是電晶體亦適 用’例如具有凸出的源極與汲極之電晶體、分離閘極電晶 體或是鳍狀型電晶體（FinFET)、不同材質與厚度、在間隙 壁與閘極之間具有襯壁等之結構亦適用於本發明。 第2圖係繪示依據本發明之一實施例，在晶圓1〇〇上 1261323 形成高應力薄膜210,並且覆蓋晶圓1〇〇，其中高應力薄膜 210可為拉伸應力或是壓縮應力薄膜。拉伸應力在通道區域 形成拉伸應變，以增加η型電晶體的電子遷移率，而壓縮 應力在通道區域形成壓縮應變，以增加ρ型電晶體的電洞 遷移率。另-實施例中，高應力薄膜21〇亦可覆蓋其他的 結構（未圖示），例如淺溝渠隔離（STI)結構。 在一實施例中，係利用化學氣相沉積（CVD)法、物理氣 相沉積（PVD)法、原子層沉積（ALD)法來形成高應力薄膜 210。較佳實施例中，拉伸應力薄膜的厚度介於5至5⑻奈 米（nm)，且施加於沿著源極與汲極方向的拉伸應力介於〇 至5 GPa之間。另外，壓縮應力薄膜的厚度介於5至5⑻ 奈米（nm) ’且施加於沿著源極與汲極方向的壓縮應力介於〇 至-5 GPa之間。拉伸應力薄膜的材質例如可為氮化矽、氧 化物、氮氧化物、碳化矽、摻碳的氮化矽^汜州、鎳金屬 矽化物或是鈷金屬矽化物。壓縮應力薄膜21〇的材質例如 可為矽-鍺、含氮的矽-鍺材質（SiGeN)、氮化物、氧化物、 氮氧化物。 本發明之高應力薄膜210可為複數層相同或是不同的 材質層’且這些材質具有相同或是不同的性質。此外，本 發明亦適用於製造具有NMOS以及PMOS的晶圓，例如使 用習知的沉積與圖案化製程技術，以形成高應力薄膜，並 且進行圖案化，以於晶圓上形成具有拉伸應力的NMOS或 是具有壓縮應力之PM0S，使得每個電晶體都具有特定的 功能。 第3圖係繪示依據本發明之一實施例之晶圓1〇〇,主要 11 1261323 是移除位於閘極116上的高應力薄膜210。其中覆蓋在閘極 116上的咼應力薄膜21 〇將對通道區域的拉伸或是遷縮應 力產生不良的影響，特別是覆蓋在閘極116上的高應力薄 膜210形成向下的應力，而不是形成沿著源極與汲極方向 的拉伸或疋壓縮應力。因此根據本發明之一實施例，移除 位於閘極116上的高應力薄膜21 〇。 本發明使用習知的微影製程移除高應力薄膜21〇。例如 沉積光阻層，並且進行圖案化以及顯影製程，以曝露出閘 極116上的咼應力薄膜21〇。接著蝕刻一部分的高應力薄膜 21〇，以移除位於閘極116上的高應力薄膜21〇。 應注意的是，上述之高應力薄膜21〇係為平坦表面， 但是亦可為不平整的表面。由於沿著閘極116側壁的高應 力薄膜210之厚度大於閘極116上之高應力薄膜21〇厚度， 所以完成蝕刻製程之後，閘極116側壁的高應力薄膜21〇 將會變厚。另一實施例中，對高應力薄膜21〇與閘極ιΐ6 進行冋選擇比之蝕刻製程，並且蝕刻較久，以使沿著閘極 116側壁的高應力薄膜210形成凹型區域或較薄之結構。 當拉伸應力薄膜的材質為具有拉伸應力的氮化矽時， 可使用乾蝕刻法對拉伸應力薄膜進行蝕刻。當壓縮應力薄 膜的材質為具有壓縮應力的氮化矽時，亦可使用乾蝕刻法 對壓縮應力薄膜進行蝕刻。 之後使用標準的製程來製造與封裝半導體裝置。例如 形成接觸蝕刻終止層，然後形成内介電層以及金屬層，並 進仃圖案化步驟。隨後形成其他的電路元件、切割晶圓並 且進行封裝。 12 1261323 雖然本發明已用較佳實施例揭露如上，然其並非用以 限，定本發明’任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 又 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，特舉較佳實施例，並配合所附圖式，作詳細說明 如下： 第1-3圖係繪示依據本發明之具有區域化應力結構的 MOSFET之製造步驟的剖視圖。 11〇電晶體 Π4閘介電層 118源極與没極 21 〇高應力薄膜 【主要元件符號說明】 i〇〇晶圓 112基材 116閘極 122間隙壁 13

Claims (1)

1261323 十、申請專利範圍： 1. 一種在半導體基材上製造半導體裝置的方法，至少 包含下列步驟： 口在基材上形成一電晶體，該電晶體具有一源極與汲 極區域、一閘極以及沿著該閘極側邊之間隙壁； 在該電晶體上形成一高應力薄膜；以及 移除該閘極上之該高應力薄膜。 2·如申清專利範圍第1項所述之製造半導體裝置的方 法，其中在該基材上形成的該電晶體至少包含n型電晶體， 且該高應力薄膜至少包含拉伸應力薄膜。 3 ·如申请專利範圍第2項所述之製造半導體裝置的方 法，其中該拉伸應力薄膜的材質係選自氮化矽、氮氧化矽、 虱化矽 '碳化矽、摻碳的氮化矽、鈷矽化金屬以及鎳矽化 金屬所組成的族群。 4·如申請專利範圍第1項所述之製造半導體裝置的方 法其中在该基材上形成的該電晶體至少包含P型電晶體， 且該高應力薄膜至少包含壓縮應力薄膜。 5·如申請專利範圍第4項所述之製造半導體裝置的方 法，其中該壓縮應力薄膜的材質係選自氮切、氮氧化石夕、 氧化矽以及矽-鍺所組成的族群。 14 1261323 6·如申请專利範圍第1項所述之製造半導體裝置的方 法，其中在該電晶體上形成的該高應力薄膜至少包含複數 層的材質層。 7.如申請專利範圍第1項所述之製造半導體裝置的方 更匕δ在Α電日日體以及a亥咼應力薄膜上形成接觸餘刻 終止層。 8·如申請專利範圍第1項所述之製造半導體裝置的方 法其中在该電晶體上形成的該高應力薄膜的厚度介於5 至500奈米之間。 9 · 種5又置於基材上之電晶體，該電晶體至少包含·· 位於一閘介電層之閘極，其中該閘介電層位於該基材 上； 位於該基材上之間隙壁，且該間隙壁位於該閘極的側 邊； 位於該基材上之源極與汲極，且該源極與汲極分別位 於該閘極的任意一側邊；以及 位於該源極與汲極上之高應力薄膜，且該高應力薄膜 並未位於該閘極上。 10·如申請專利範圍第9項所述之電晶體，其中該電 曰曰體至少包含n型電晶體，且該高應力薄膜至少包含拉伸 應力薄膜。 15 1261323 _ °月專利辜&圍帛10項所述之電晶體，j：中含亥拉 伸應力薄膜的材質係選自氮化⑪、氮氧切、氧切°、石户 化矽、摻碳的氮化矽、鈷矽化全屬以及M 反 的族群。 夕化-屬以及鎳石夕化金屬所組成 12·如申請專利範圍第 晶體至少包含p型電晶體， 應力薄膜。 9項所述之電晶體，其中該電 且δ亥馬應力薄膜至少包含壓縮 α如申請專利範圍第12賴述之電晶體，1中該壓 縮應力薄膜的材質係選自氮㈣、氮氧切、氧化石夕以及 矽-鍺所組成的族群。 14.如申請專利範圍第9項所述之電晶體，其中該高 應力薄膜至少包含複數層的材質層。 15·如申請專利範圍第9項所述之電晶體，更包含位 於該電晶體上與該高應力薄膜上之接觸蝕刻終止層。 16.如申請專利範圍第9項所述之電晶體，其中該高 應力溥膜的厚度介於5至500奈米之間。 17 · —種設置於基材上之電晶體，該電晶體至少包含： 位於一閘介電層之閘極，其中該閘介電層位於該基材 上； 16 1261323 位於該基材上之間隙壁，且該間隙壁位於該閘極的側 邊； 位於該基材上之源極，且該源極位於該閘極的第一側 邊；以及 位於該基材上之没極，且該沒極位於該閘極的第二侧 邊；以及 位於該源極與汲極上之高應力薄膜，其中該高應力薄 膜並未位於該閘極上，且該高應力薄膜沿著該源極與汲極 施加一應力。 18·如申請專利範圍第I?項所述之電晶體，其中該電 晶體至少包含η型電晶體，且該高應力薄膜至少包含拉伸 應力薄膜。

19.如申請專利範圍第18項所述之電晶體，盆中嗜拉 伸應力薄膜的材質係選自氮切、氮氧切、氧化石夕、碳 群摻碳的氮切、鈷粒金屬以及鎳⑪化金屬所組成 2〇·如申請專利範圍第 晶體至少包含Ρ型電晶體， 應力薄膜。 Π項所述之電晶體，其中該電 且該高應力薄膜至少包含壓縮 a 21·—如巾請專·圍帛2()項所述之電晶體， 縮應力賴的材質係選自氮切、氮氧切、氧切= 17 1261323 石夕-錯所組成的族群。 岸力請專利範圍第17項所述之電晶體，其中該高 應刀潯Μ至少白人、包& β 夕巴含稷數層的材質層。 π應力溥臈上之接觸蝕刻終止層。 24·如申請專利範圍第17 應力薄膜的厚度介於…00奈米：間：一其中該高

18