TWI260863B - Method and apparatus for decoding multiword information - Google Patents

Method and apparatus for decoding multiword information Download PDF

Info

Publication number
TWI260863B
TWI260863B TW094135651A TW94135651A TWI260863B TW I260863 B TWI260863 B TW I260863B TW 094135651 A TW094135651 A TW 094135651A TW 94135651 A TW94135651 A TW 94135651A TW I260863 B TWI260863 B TW I260863B
Authority
TW
Taiwan
Prior art keywords
indicator
low
character
erase
segment
Prior art date
Application number
TW094135651A
Other languages
English (en)
Other versions
TW200616344A (en
Inventor
Wen-Yi Wu
Li-Lien Lin
Jia-Horng Shieh
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200616344A publication Critical patent/TW200616344A/zh
Application granted granted Critical
Publication of TWI260863B publication Critical patent/TWI260863B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H03M13/293—Decoding strategies with erasure setting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1288—Formatting by padding empty spaces with dummy data, e.g. writing zeroes or random data when de-icing optical discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B2020/1476—Synchronisation patterns; Coping with defects thereof
    • G11B2020/148—Synchronisation patterns; Coping with defects thereof using error detecting or error correcting codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G11B2020/1823—Testing wherein a flag is set when errors are detected or qualified
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2541—Blu-ray discs; Blue laser DVR discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Description

1260863 九、發明說明： 【發明所屬之技術領域】 方法與裝置，其 本發明係關於-種多重字元資訊之解碼 應用於一光碟機件。 【先前技術】 如圖1所不，一錯誤修正碼（ ） 、 」最集1〇包括152個 長距離碼（LDC )資料行、一 8 υνγ f π丰、於 SYNC (冋步）資料行u及
三個叢發指標子碼（BIS )資料杆丨2，i击丄 貝T十订12其中由該SYNC資 料行11及三個BIS資料杆1 9膝4 τ + 貝計仃12將該LDC貪料行分離成4個 LDC區塊13。該原始LDC f料是不連續的且被交錯至不 同LDC區塊13内。某些Ecc編碼或解碼技術描述於美國
US 6,378,100 . us 6,367,049 ^ US 6,604,217 ^ US 2003/020871 中，其中 US 6 37S 1训姐-7 为 六T以〇,378，10()揭不了一多重字元資訊 編碼方法，US 6,367，G49揭示藉由交錯技術之編碼方法， US 6,604,217揭示了-將同步（SYNC)碼、謂碼或其動 態或靜態組合用作抹除之解碼方法，且us 2〇〇3/〇2〇8714 (US 6,604,217之連續申請案）進一步揭示了一將sync 碼用作抹除指標之方法。另外，Narahara等人揭示了一使 用LDC及BIS碼之錯誤修正方法，其出版於扭j· Αρρΐ·
Phys 第 39 卷（2000 )，第 912-919 頁。 然而，上文所提及之專利及文章僅提出一用於解碼Ecc 資料之方法的概念，意即其未明確地揭示實際的實施方 法。在该等情況下，有必要開發用於解碼ECC資料之有用 之實施方法及裝置。 M34312 92875 004851025 1260863 【發明内容】 本發明之目的係提供一種可有效解碼多重字元資訊（如 E C C叢集）的方法及實施裝置。更確切地說，該方法及裝 置主要係用以對ECC叢集之LDC資料進行解碼。現今，本 發明之方法及裝置可應用於所謂的藍光碟片（Blu_ray disk ) 解碼。 一般该LDC抹除位元係存於一記憶體（例如DRAM )中。 然而，該LDC資料交錯在該ECC叢集内，意即該原始LDC 資料是不連續的且安置於多個LDC區塊内，所以必須個別 地自DRAM擷取每一 LDC資料之位置。因此，若所有抹陰 指標皆儲存於該DRAM内，則該DRAM之頻寬將減少，而 降低解碼效率。 為增加ECC解碼效率，本發明揭示一種多重字元資訊之 解碼方法，其包含（a)至（h)之步驟。在步驟（a)中提供一包 含高保護性碼字元及低保護性碼字元之多重字元資訊叢
集’其中該多重字元資訊、高保護性碼字元、低保護性碼 字元可分別為ECX、BIS及LDC資料。在步驟⑻中，將低 保護性字元分隔成複數個群組以產生一低保護性字元叢 集。該低保護性字元叢集包含對應該複數個群組之複數個 區段。在步驟⑷中，約貞測到任何低保護性碼字元之錯學 指標，將產生具有位址之區段抹除指標。在步驟⑷中，曰將、 該低保護性字元解交錯。在步驟⑷中，將經解交錯之低保 護性字元和區段抹除指標儲存於一第一記憶體曰（例如 ⑽則。在步驟⑺中，將該區段抹除指標儲存於_第二記 M34312 92875 004851025 1260863 憶體（例如SRAM )。在步驟相# 人驟⑻’根據該區段抹除指標產生 遠低保護性碼字元之抹除 一 ^ 1 兀在步驟（W，糟由該抹除位 凡將由該第—記憶體讀出之低保護性碼字元進行解碼。 上述方法可藉由一包含一區段錯誤產生器、一第一記憶 體、-第二記憶體、—抹除產生器和一解碼器之裝置加以 實施.亥區&錯5吳產生器係、偵測該複數個區段中之錯誤， 以產生顯不錯決發生之區段抹除指標。該第一記憶體電性
耦合至該區段錯誤產生器，用以儲存該低㈣性碼字元和 該區段抹除指#。該第二記憶體用以儲存自該第一記憶體 讀出之區段抹除指標。該抹除產生器電性耦合至該第二記 憶體，可根據該區段抹除指標產生該低保護性碼字元之抹 除位元。該解碼器電性耦合至該第一記憶體和該抹除產生 器，以利用該抹除位元針對該低保護性碼字元進行解碼。 【實施方式】 圖2(a)係本發明之多重字元資訊之解碼裝置2〇示意圖。 該裝置20包括一第一記憶體（如DRAM 21 )、一 ldc解碼 器22、一第一記憶體（如SRAM 23 )、一解調變器24、一 區段錯誤產生器25、一解交錯電路26、一區段至LDC抹 除產生器28。
如圖3所示，一 ECC叢集30包括一 SYNC碼行31、三 個BIS資料行32及四個LDC區塊33，其中每一區塊33 具有38個LDC資料行，意即總共有152個LDC資料行。 此外該ECC叢集30包括496列。三個BIS資料行32 (自 左及右）分別由BIS卜BIS2及BIS3表示。若將所有的LDC m34312 92875 004851025 1260863 貢料區隔成8個區段34於該Frr f丄 . blC叢集30中，每個區段34 係包含19個LDC資料行。 再參考圖2(a)，該ECC叢隼：> τ ^ 最渠30内之[DC資料由解調變 器24解調變至8位元，且接著 者將LDC -貝料由該解交錯電 路26進行解交錯，且儲存於該記憶體（DRAM) 21。 一解調變錯誤標記訊號可協同該咖資料以顯示解調變 -貧料錯誤位址的線索。例如，若頻寬位元無法解調變至適 田之]位το的LDC貝料，该解調變錯誤標記訊號將被設定 為指示該LDC資料中可能有錯誤存在。或者，於解調變前 或解調變中任何方法指示可能的錯誤均可視為-良好的錯 块指標。例如，於先讀取頻寬谓測到可使資料解調變不正 確的不敎頻寬位元，即視為—缺陷發生，或兩個同步碼 間之頻寬位元之數目並非如預期。 如圖4⑷所示’若一區段“之一列的以個咖資料之 解調變錯誤標記的個數超過—間值㈤岭一且 位址之區段抹除指標413將標示於該區段34,以指示該區 段34之錯誤位址線索。例如’該解調變錯誤標記的數目超 過該閾值，該區段抹除指標將設為” i "，否則為"〇”。因此， 圖2⑷所示之區段錯誤產生器25具有計數器之功能，以計 算解調變錯誤標記之數目，且藉此產生—區段抹除指標。 個[^又34之母列係各有一位元以儲存該區段抹除指標， 因此該咖叢集3〇之區段抹除指標總共需要496 ( 496x8 + 8)位讀加以儲存。復參圖3，所有的ldc資料之每單 一個解調變錯誤標記均需加以記錄，需要9424 ( 496x152 + M34312 92875 004851025 8- l26〇863 8)位元組之記憶容量。顯然，本發明揭示之上述方法可大 幅減少儲存區段抹除指標所需之記憶容量。可依所需的記 頻覓或§己憶容量選擇一個適當大小的區段群組。另一替 代方案如圖4(b)所示。若一區段之超過一列之LDC資料的 解调變錯誤標記的數目超過該閾值，將標示該錯誤抹除指 . 榣。另外，當該LDC之解調變錯誤標記數目與BIS之解調 變錯誤指標數目乘上一加權數的加總超過一閾值時，亦可 φ 橾示該區段抹除指標。換言之，若多列之解調變錯誤標記 大於該閾值，於該區域之區段標示一區段抹除指標。 接著，該區段抹除指標及經解交錯之LDC資料儲存於該 DRAM21巾。或者，如圖2⑻所示，亦可將一解交錯電路 26’置於DRAM 21與SRAM 23/LDC解碼器22之間，如此 该LDC及BIS資料係先儲存於DRAM 21中，解碼時才解 交錯。另一替代方法為將DRAM 21儲存一部分解交錯之 LDC及BIS資料，且LDC及BIS資料之其餘部分在自dram 春 靖取的同時被解父錯，其中採用一部分解交錯電路26，，及另 一部分解交錯電路26，"，如圖2(c)所示。 該區段群組亦可於LDC資料解交錯後進行分隔。如圖2(幻 所示汶區段錯误產生器25之輸入係電性耦合至該解交錯 ’ 冑路26之輸出。換言之’該區段錯誤係計算於LDC資料 和解調變錯誤標記解交錯後。或者，該區段群組係分隔於 該LDC資料部分解交錯後。 於資料解碼前，該區段錯誤指標係讀自肖dram2i且儲 存於SRAM 23。當一 LDC碼字元進行解碼時，該區段至 M34312 92875 004851025 1260863 LDC抹除產生器28自SRAM 23擷取相關於該LDC碼字元 之區段抹除指標，以產生一具位址之LDC抹除指標。該LDC 抹除指標和儲存於DRAM 2 1中之該LDC資料係傳送至該 LDC解碼器22以進行LDC碼字元之解碼。該區段錯誤指 標和LDC資料可儲存於不同之記憶體中。如圖1 0所示， 該區段錯誤指標係儲存於SRAM 27中，而該SRAM 27係 與該DRAM 21形成區隔。 實際應用上，一 BIS抹除指標和/或SYNC (同步）錯誤 指標亦可用來產生一 LDC抹除位元。這兩個指標亦可結合 前述之區段錯誤指標以產生一 LDC抹除位元。若偵測到 SYNC錯誤，SYNC抹除指標將為“Γ ，否則為“0” 。對 於SYNC錯誤之判定，若在SYNC位置上接收之解調變前 資料不同於SYNC模式，例如藍光之SYNC0模式=01 010 000 000 010 000 000 010，或在兩個相近SYNC行31之間 的資料數量不正確，或發現任何不連續之SYNC碼，或讀 出通道顯示相近於SYNC碼之資料不可靠，其均可被認為 是一 SYNC錯誤。 圖5(a)例示解碼裝置之另一實施例。一裝置60包含一第 一記憶體（例DRAM 61)、一 LDC/BIS解碼器62、一第二 記憶體（例SRAM 63 )、一解調變器64、一 SYNC/區段錯 誤產生器65、一解交錯電路66、一映射電路67及一 LDC 抹除產生器68。和圖2(a)所示之實施例比較，BIS抹除產 生器和/或SYNC錯誤指標係被採用作為另外的抹除指標。 類似地，若BIS資料解碼時偵測到錯誤，該BIS抹除指標 M34312 92875 004851025 10- 1260863 為”ι”，否則為”〇"。 該BIS抹除指標透過該映射電路67進行自身之重新安 置，其於虹叢集30中相應的㈣資料係被指出，㈣ 立於ECC叢集3〇中刪抹除指標和ms資料間之位置關 係。 該映射電路67之可能映射函數顯示如下： (N，C) — (ux3 1 + r，e) 其中（N，C)為BIS區塊中之位置；N表示在一 ms碼 (〇〜61)中之位置；〇：表示幻3碼序號（〇〜23); 且其中（u，r，e)為BIS叢集中之位置；11表示該單元序號 u=mod({diV(N，2)+8—div(C，3)}，8) + 8xm〇d(N，2); r 表示該 列序號，r=div(N，2); e 表示攔序號 e==m〇d({C + div(N，2)}，3)。 之後，儲存具有位置之BIS抹除指標於該SRAM 63中。 此外，可傳送SYNC抹除指標且將其儲存於該SRAM 〇 中。因此，每一列ECC叢集30中有四個可能的抹除指標， 所以採用四個位元來儲存該可能之該SYNC抹除指標及三 個BIS抹除指標。因此一位元組可儲存一 ECC叢集中之兩 列抹除指標，且每一 ECC叢集需要248個位元組（496 χ 4/8=248 )。 在開始解碼一 ECC叢集時，必須初始化SRAM 63以覆 寫其中之先前資料，意即讀取儲存於DRAM 61中之SYNC 抹除指標覆寫SRAM 63中該等攔位之SYNC抹除指標，且 將BIS抹除指標全部重設為初始值零。圖5(b)顯示一初始 化之SRAM 63中之位元組，其中由dram 61中之位址〇 m34312 92875 004851025 1260863 及位址4之SYNC抹除指標分別為SYNC抹除指標SO及 S 1。S0為該第一列之同步抹除指標，而S 1為該第二列之 同步抹除指標，且BIS抹除指標被重設為“ 0” 。 圖5(c)顯示儲存於SRAM 23中之抹除指標的實例，其中 第二列之SYNC及BIS2欄位及第一列之BIS1及BIS3欄位 顯示錯誤。該等情形意指錯誤可發生在接近或介於該ECC 叢集之相同列内顯示錯誤的SYNC或BIS資料之LDC資料 内。 如圖5(b)所示，圖2(a)中SRAM 23之1位元組包含第一 及第二列之SYNC及BIS抹除指標。或者，該SRAM 23之 1位元組亦可包含行方向之抹除指標，即該抹除指標可沿行 而非列儲存。如圖5(d)所示，將列“η”之SYNC、BIS 1 抹除指標、BIS2抹除指標及BIS3抹除指標分別儲存於一 SRAM之位元組k、位元組k+Ι、位元組k+2及位元組k+3 之位元“0”内，而將列“η+Γ之SYNC、BIS1抹除指標、 BIS2抹除指標及BIS3抹除指標分別儲存於一 SRAM之位 元組k、位元組k+1、位元組k+2及位元組k+3之位元“ 1 ” 内。該等抹除指標亦可由對SRAM 23之寫及/或讀效率有 益之任一其他映射格式儲存。舉例而言，藉由用於LDC之 解碼的順序或藉由BIS或SYNC錯誤之位置或藉由格式, 可儲存該等抹除指標，其中α為質多項式（primitive polynomial )之根，且loq為序號i，在LDC碼字元中之第 i字元的抹除位元不為零。 當解碼一 LDC碼字元時，LDC抹除產生器68自SRAM 63 M34312 92875 004851025 12- 1260863 操取與LDC碼字元相應之區段、BIS及SYNC抹除指標。 因此’基於該區段、BIS或SYNC抹除指標可產生一抹除 位元’意即根據該區段抹除指標，或將該LDC資料位置映 射回該ECC叢集及查找儲存於該SraM 63中之BIS抹除 才曰I ’或整合上述指標可產生該抹除位元。接著，該ldc 抹除指標係傳輸至LDC/BIS解碼器62以修正其相關之 LDC資料，且該修正後之ldc資料係送回該DRAM 61。 顯示於圖6(a)、6(b)及6(c)之BIS資料中包含位址攔位 (Address Field ;AF)資訊及使用者控制（UserC〇ntr〇1; uc )資料’其中AF包含位址及其配核碼。因為位址是連 續的，根據已知位址可向前或向後推導所有位址。因此， BIS之AF資料位置可與一預期AF資料之位置相比較。若 该AF位置不同於預期之AF位置，則其被認為是一抹除指 標。另外，AF資料有編碼保護，因此AF的解碼結果可做 為抹除指標。若該UC資料未被指定應用時，則uc資料的 位元組可設置為〇〇h。將Bis的UC資料部份與〇相比較， 若不同，則該位置可被認為是抹除指標。因為AF及uc是 已知的，所以BIS區塊之配核碼可由計算得出。可比較經 計算後之配核碼與BIS接收配核碼的資料以產生抹除指 標。另外，BIS資料除了比較在⑽咖解碼器之前之J 段抹除指標或AF或UC預期資料可做為抹除指標外，其亦 可增強該BIS解碼錯誤修正能力，進而提供更多之ldc抹 除指標以改良LDC資料錯誤修正。 參考圖7,由ms瑪所保護用於判定在—碟片中之位置 M34312 92875 004851025 13- 1260863
的位址攔位（AF)資訊及使用者控制資訊（uc)亦可用來 產生LDC抹除指標。與圖2(a)之裝置2〇相較，一裝置％ 包含進一步增加之AF解碼器52及AF/UC映射電路51。 该使用者控制（UC )資訊未被應用指定時通常等於零。因 此，若相近叢集之間的位址序號不正確，或使用者控制資 料不等於零，或該錯誤在AF解碼期間被偵測出，則可將它 們認為是AF/UC解碼錯誤。所產生之AF/UC抹除指標儲存 於SRAM 63中或DRAM 61中用於產生LDC抹除位元。該 4產生之AF/UC抹除指標亦可與BIS/SYNC/區段抹除指標 整合以進行LDC解碼。 上述使用區段抹除指標、BIS抹除指標、s YNC抹除指 標、AF抹除指標、UC抹除指標及其組合等策略可自動切 換。若抹除位元的數目超過臨界數目（例如32),該抹除位 元之設置可被自動切換成另一策略直到該抹除位元之數目 小於一臨界數目。 若在該ECC叢中發生任-解碼錯誤，需重新從碟片讀取 資料時，只有當彼等資料無法通過錯誤偵測碼（edc)檢 查的部份，需要重新覆寫DRAM 21内經解調變後之資料。 如圖8⑻所示，其中圖8⑷之LDC資料在解交錯後按次序 排列’且在此以第一及第二區段舉例說明。若該第一區段 通過EDC檢查，但該第二區段未通過，則當重新從碟片讀 取資料至DRAM時，僅須覆寫該第二區段。解碼時，ldc 碼字元0 _ 8 _通過E D C檢查而不f解^對於解碼碼字 元9而言’因為該上部屬於區段且該下部屬於區段 M34312 92875 004851025 14- 1260863
“1 ’屬於區段“ 0 ”之部分的抹除位元在被讀取時必須 設為“〇’，。並且保護區段“〇，，之部分於解碼時不被改 變。因此，對於重新從碟片讀取ECC叢集解碼產生該LDC 抹除位元時會使用之前錯誤偵測碼（EDC)的結果。
在3 LDC解碼期間，可應用一遞增LDC抹除存取方法。 對兩個相近的LDC碼字元而言，歸因於交錯特性大多數抹 除位元係指向相同的SYNC及BIS抹除指標。僅部分抹除 位元需查找儲存於SRAM 23中之不同的抹除指標。如圖 8(a)，因為交錯的順序，除了交錯使得兩碼字元丨及丨+ 2被 - SYNC/BIS分離時外，大多數碼字元i+2之抹除讀取 相同的抹除指標。因此，當讀取碼字元i+2之抹除時，僅 需要更新跨過區段的抹除之部分。 或者，亦可採用不具SRAM之裝置。參考圖 70包括_ DRAM 71、一解調變器74、一區段錯誤產生器 …解交錯電路76及一 LDC解碼器”。該區段錯誤可 於解交錯電路76前或後進行計算，而該用於咖解碼的 區段抹除指標儲存於DRAM 71 乂 叩非SRAM中。LDC資料 係由該解交錯電路％進行解交麪， 、 、曰δ亥區段錯誤產生器75 用以偵測解交錯之LDC資料之辑$ 以產生區段抹除指 。不過，因為可省略ΑΛΛ a 哭y 令略SRAM、相關映射電路及抹除產生 态，可簡化電路。 為減少對解碼效率之影響，可以 抹降沪沪F^ ^ J曰方式存取需改變之 泳除才曰“ £域（如圖8()所） 響。例另…： 少對_頻寬的影 :¾應用另一不具精確抹除指 v立置映射的抹除指標存 M34312 92875 〇〇4δ5ΐ〇2.ς 15- 1260863 取方法來減少DRAM存取。如目8⑷，圓圈中之碼字元] 和1+2係分別包含於兩不同區段，因此該抹除指標需重讀。 Μ省dram之存取，該碼字元i+2仍使用碼字元^之抹 除指標。換言之，讀出之抹除指標係供多個瑪字元使用， - 且受位於不同區段之抹除指標的影響。因為存在-經簡化 • 之抹除指標位置映射操作’所以抹除指標對映LDC資料之 位置相對不精確。該經簡化之抹除指標位置映射操作亦可 _ 用於圖2(a)中SRAM 23的存取。 或者，該LDC資料和區段抹除指標亦可儲存於不同記憶 體圖10顯不一裝置80,其係基於圖2但額外導入一 sram 27 ,其中該DRAM 21和SRAM 27係分別用來儲存[DC資 料和區段抹除指標。 本發明之技術内容及技術特點已揭示如上，然而熟悉本 項技術之人士仍可能基於本發明之教示及揭示而作種種不 #離本發明精神之替換及修飾。因此，本發明之保護範圍 # 應不限於實^例所揭示者，而應包括各種不背離本發明之 曰換及修飾，並為以下之申請專利範圍所涵蓋。 【圖式簡單說明】 圖1顯示一習知ECC叢集； • 圖2(a)至2(d)顯示本發明第一實施例之lDc叢集之解碼 裝置； 圖3顯不一 Ecc叢集以說明本發明之解碼方法； 图（a)和4(b)顯示標記區段抹除指標之一 [DC叢集； 圖5⑷顯示本發明第二實施例之LDC叢集之解碼裝置； M34312 92875 004851025 16- 1260863 圖5(b)、5(c)和5(d)例示本發明儲存於SRAM中之SYNC 抹除指標和BIS抹除指標； 圖6(a)至6(c)顯示包含位址欄位資訊及使用者控制資料 之BIS資料； 圖7顯示本發明第三實施例之LDC叢集之解碼裝置； 圖8(a)顯示該LDC和SYNC/BIS碼之相應狀態； 圖8(b)顯示解交錯後第一和第二區塊之LDC資料； 圖9顯示本發明第四實施例之LDC叢集之解碼裝置；以 及 圖10顯示本發明第五實施例之LDC叢集之解碼裝置。 【主要元件符號說明】 M34312 92875 004851025 10 錯誤修正碼（ECC)叢集 11 同步（SYNC)資料行 12 叢發指標子碼（BIS) 資料行 13 LDC區塊 20 裝置 21 DRAM 22 LDC解碼器 23 SRAM 24 解調變器 25 區段錯誤產生器 26 解交錯電路 26’ 解交錯電路 26，， 部分解交錯電路 26，’ ’ 部分解交錯電路 27 SRAM 28 區段至LDC抹除產生器 30 ECC叢集 31 SYNC 行 32 BIS資料行 33 LDC區塊 34 區段 50 裝置 17- 511260863 60 62 64 66 70 72 75
AF/UC映射電路 裝置 LDC/BIS解碼器 解調變器 解交錯電路 裝置 LDC解碼器 區段錯誤產生器 裝置
52 AF解碼器 61 DRAM 63 SRAM 65 SYNC/區段錯誤產生器 68 LDC抹除產生器 71 74 76 76 DRAM 解調變器 解交錯電路 80

Claims (1)

1260863 十、申請專利範圍： ι 種多重子元資訊之解碼方法，包含以下步驟： 提供一包括高保護性碼字元及低保護性碼字元之多重 字元資訊叢集； 將该低保護性碼字元分隔為複數個區段，· 偵測該低保護性碼字元之任一錯誤標記以產生區段抹 除指標； 儲存该區段抹除指標於一第一記憶體； 儲存由該第一記憶體讀出之區段抹除指標於一第二記 憶體； 基於該區段抹除指標產生低保護碼字元之抹除位元； 以及 利用該抹除位元對該低保護性碼字元進行解碼。 2’，據請求項1之多重字元資訊之解碼方法，其中該多重 字二資訊叢集為一錯誤修正碼（ECC)叢集，且該高及低 保護性碼字元分別為叢發指標子碼（BIS)及長距離碼 (LDC)。 其中該低/ 3. 根據請求項1之多重字元資訊之解碼方法 護性碼字元係儲存於該第一記憶體。 其中該低 其中該錯 M34312 92875 004851025-1 1260863 c係該低保護性碼字元之資料損失。 7·=據請求们之多重字元資訊之解碼方法，其中當該錯誤 標記之數目超過一閾值，係產生該區段抹除指標。 8·根據^求項丄之多重字元資訊之解碼方法，其中該低保護 性碼字元係在儲存於該第一記憶體前進行解交錯。 I根據請求項1之多重字元資訊之解碼方法，進一步包含以 下步驟： 古解碼該高保護性碼字元以產生顯示是否有解碼錯誤之 回保濩性碼字元抹除指標，其中該高保護性碼字元抹除 指標作為產生該抹除位元之依據。 10·根據請求項2之多重字元資訊之解碼方法，其中該BIS 碼包括位址欄位資訊。 11·根據請求項1G之多重字it資訊之解瑪方法，#包含下列 步驟： 解碼該位址襴位資訊以產生顯示是否有解碼錯誤之位 址攔位抹除指標，其中該位址攔位抹除指標作為產生該 抹除位元之依據。 12. 根據請求項丨之多重字元資訊之解碼方法，其中該多重字 元資訊叢集另包含同步碼字元。 13. 根據請求項12之多重字元資訊之解碼方法，另包含下列 步驟： 以產生顯示是否 偵測該同步碼字元之任一錯誤標記 其中該同步抹除指耩 有錯誤標記發生之同步抹除指標 作為產生該抹除位元之依據 1260863 I4· 一種多重字元資訊之 描供5紅a 解馬方法，包含以下步驟： 挺供一包括向保護姓 一 字元資訊㈣；及低保護性碼字元之多重 將該低保護性碼字元分隔為複數個區段； 偵測該低保護性碼念一 除指標；以及馬子…-錯誤標記以產生區段抹 段抹除指標對該低保護性碼字 字元資訊叢集為—二：貧訊之解碼方法…該多重 錯‘修正碼（ECC )叢隼， 保護性碼字元分別A I t 集且該同及低 (LDC )。 …叢發指標子碼（BIS )及長距離碼 16·根據請求項14之多會& -吹 以下步驟： 重干几-貝訊之解碼方法，進-步包含 儲存低保護性碼字开 17.根據請求項14之，卜 _標於—記憶體。 標车 * ^予70資訊之解碼方法，其中該錯誤 〇氏保遵性碼字元解調變時之錯誤。 18 ·根據請求項14夕之击& 才“己#〜 “元f訊之解碼方法，其中該錯誤 軚圯係該低保護性碼字元之資料損失。 1 9.根據請求項14夕之击+ 學桥… 予元資訊之解碼方法’其中當該錯 丁。數目超過一間值，係產生該區段 20·根據請求項14夕夕舌a 卜 護㈣字元係在儲存於該記憶體前進行解交錯、。中錢保 21· -種多重字元資訊之解碼方法，包含以下步驟： 提供-包括同步碼字元及低保護性碼字元的多重字元 M34312 92875 004851025*1 1260863 資訊叢集； 刀隔為複數個區段； 70之任一錯誤標記以產生區段抹 將該低保護性碼字元 债測该低保護性碼字 除指標； 標制㈣步碼字①之任—錯誤標記以產生同步抹除相
儲存該同步抹除指標 體； 和區段抹除指標於一第 一記憶 储存自該第一記恃體，山 11體讀出之該同步抹除指標和區段抹 除指標於一第二記憶體； 〜根據該該同步抹除指標或區段抹除指標產生該同步碼 子元或低保護碼字元之抹除位元；以及 利用該抹除位元對該低保護碼字元進行解碼。 2 ·種夕重子元負訊之解碼方法，包含以下步驟：
&仏包括位址欄位資訊、使用者控制資料及低保護 性碼字元的多重字元資訊叢集； 將該低保護性碼字元分隔為複數個區段； 摘測該位址欄位資訊或使用者控制資料之任一錯誤標 吕己’以產生位址攔位資訊/使用者控制資料抹除指標； 偵測該低保護碼字元之任一錯誤標記，以產生區段抹 除指標； 儲存該位址攔位資訊/使用者控制資料抹除指標或區段 抹除指標於一第一記憶體； 儲存自該第一記憶體讀出之該位址欄位資訊/使用者控 M34312 92875 004851025-1 -4- 1260863 制資料抹除指標或區段抹除指標於一第二記憶體； 根據該位址攔位貧訊/使用者控制資料抹除指標或區段 抹除指標產生該位址攔位資訊/使用者控制資料或低保護 碼字元之抹除位元；以及
利用該抹除位元對該低保護碼字元進行解碼。 23· —種多重字元資訊之解碼裝置，該多重字元資訊包含高保 護性碼字元和低保護性碼字元，且該低保護性碼字元係分 隔成複數個區段，該裝置包含·· 一區段錯誤產生器，用以摘測該複數個區段中之任一 錯誤標記且產生顯示錯誤發生位置之區段抹除指標； 一第一記憶體，電性耦合至該區段錯誤產生器，用於 儲存該區段抹除指標； 第一忑隱體，電性耦合至該第一記憶體，用於儲存 自該第一記憶體讀出之該區段抹除指標； 一抹除產生器 電性耦合至該第二記憶體，用於根據
該區段抹除指標為該低保護性碼字元產生抹除位元；以 及 • N 口二从不 〜丨思篮和該抹除產生 器’以利用該抹除位^對該低保護性碼字^進行解碼。 从根據請求項23之多重字元資訊之解碼裝置，丨中該低保 4性碼子TL係儲存於該第一記憶體。 25 ·根據巧求項23之多重字元資訊之解碼裝置 濩性碼字π係儲存於一第三記憶體。 26.根據請求項23之多重字元資訊之解碼裝置 其中該低保 其中該解碼 Μ34312 92875 004851025-1 1260863 為另可用以對該高保護性碼字元進行解碼以產生高保護 性碼字元抹除指標，且根據該高保護性碼字元抹除指標以 標記該抹除位元。 27.根據請求項26之多重字元資訊之解石馬裝置，g包含-映 」電路其電性耦合至该解碼器及該第二記憶體，用於為 該高保護性碼字元抹除指標提供位置。 根據：求項23之多重字元資訊之解碼裳置，另包含一解 交錯電路，其係電耦合接至該第一記憶體，以對該低保護 性碼字元解交錯。 29.:據請求項23之多重字元資訊之解碼裝置，#中該多重 字元資訊另包含同步碼字元。 根據凊求項29之多重字元資訊之解碼裝置，其中該區段 錯狹產生器另用於偵測該同步碼字元之任一錯誤標記，以 產生同步抹除指標且藉此產生抹除位元。 31. 根據請求項23之多重字元f訊之解碼裝置，纟中該高保 濩性碼字元包含位址攔位資訊。 32. 根據請求項31之多重字元資訊之解碼|置，$包含一位 址欄位資訊/使用者控制資料映射電路，用以產生位址搁 位資訊/使用者控制資料抹除指標，其係由位址搁位資訊 之解碼錯誤或位址錯誤，或使用者控制資料錯誤產生。 33·根據請求項32之多重字元資訊之解碼裝置，$包含一位 止欄位:貝4解碼器，其電性#合至該位址 者控制資料映射電路，以對該位址欄位資訊進:解^。 34.根據如凊求項23之多重字元資訊之解碼裝置，其中該多 M34312 92875 004851025-1 1260863 ^子70貧訊為—錯誤修正碼（ecc)叢集，且該高及低保 。蔓性碼子分別為叢發指標子碼（腿）及長距 (LDC)。 35·根據請求項23之多重字元資訊之解碼裝置，纟中該第一 記憶體為一動態隨機存取記憶體（DRAM)。 3 6·根據明求項23之多重字元資訊之解碼裝置，#中該第二 記憶體為™靜態隨機存取記憶體（SRAM)。 37.種夕重字兀資訊之解碼裝置，該多重字元資訊包含高保 護性碼字元和低保護性碼字元，且該低保護性碼字元係分 隔成複數個區段，該裝置包含·· 一區段錯誤產生器，用以偵測該複數個區段中之錯誤 且產生顯示錯誤發生位置之區段抹除指標； 一 δ己憶體，電性耦合至該區段錯誤產生器，用於儲存 4低保護性碼字元和該區段抹除指標；以及 解馬器，電性耦合至該記憶體，以根據該區段抹除 指標對該低保護性碼字元進行解碼。 38·㈣請求項37之多重字元資訊之解碼裝置，丨中該多重 子凡貧訊叢集為一錯誤修正碼（ECC)叢集，且該高及低 保護性碼字元分別為叢發指標子碼（BIS)及長距離碼 (LDC)。 3 9·根據明求項37之多重字元資訊之解碼裝置，其中該記憶 體為一動悲隨機存取記憶體（dram )。 M34312 92875 004851025-1
TW094135651A 2004-11-04 2005-10-13 Method and apparatus for decoding multiword information TWI260863B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/904,333 US7284183B2 (en) 2004-11-04 2004-11-04 Method and apparatus for decoding multiword information

Publications (2)

Publication Number Publication Date
TW200616344A TW200616344A (en) 2006-05-16
TWI260863B true TWI260863B (en) 2006-08-21

Family

ID=34934478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094135651A TWI260863B (en) 2004-11-04 2005-10-13 Method and apparatus for decoding multiword information

Country Status (5)

Country Link
US (1) US7284183B2 (zh)
EP (2) EP2270790A3 (zh)
JP (1) JP2006134550A (zh)
CN (1) CN1783315B (zh)
TW (1) TWI260863B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132331A1 (ja) * 2005-06-10 2006-12-14 International Business Machines Corporation 誤りを訂正するための装置、方法、及びプログラム
EP2242265B1 (en) * 2008-01-31 2013-04-24 Mediatek Inc. A wireless communication receiver, a wireless communication receiving method and a television receiver
EP2187397A1 (en) * 2008-11-05 2010-05-19 Thomson Licensing Method and apparatus for erasure decoding an ECC coded bitstream

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378100B1 (en) 1997-12-29 2002-04-23 U.S. Philips Corporation Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words
KR100756904B1 (ko) 1998-04-29 2007-09-07 코닌클리케 필립스 일렉트로닉스 엔.브이. 다중워드 정보를 인코딩 및 디코딩하는 방법, 장치 및 기록매체
KR100900059B1 (ko) 1998-07-27 2009-06-01 코닌클리케 필립스 일렉트로닉스 엔.브이. 인코딩 장치 및 디코딩 장치, 인코딩 및 디코딩 방법
JP4652641B2 (ja) * 2001-10-11 2011-03-16 ソニー株式会社 ディスク記録媒体、ディスクドライブ装置、再生方法
JP4141964B2 (ja) * 2002-04-05 2008-08-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置
DE60323622D1 (de) 2002-04-05 2008-10-30 Koninkl Philips Electronics Nv Verfahren und vorrichtung zur einbettung einer zusätzlichen schicht der fehlerkorrektur in einen fehlerkorrekturcode
KR20040021039A (ko) * 2002-09-02 2004-03-10 엘지전자 주식회사 고밀도 광디스크의 에러정정 방법
US7055082B2 (en) * 2002-10-29 2006-05-30 Victor Company Of Japan, Ltd. Information recording and reproducing apparatus
KR100917883B1 (ko) 2003-02-25 2009-09-16 삼성전자주식회사 에러 정정을 위한 에러 플래그 생성 장치 및 그 방법
US7389467B2 (en) * 2003-05-20 2008-06-17 Samsung Electronics Co., Ltd. Method of error correction coding, and apparatus for and method of recording data using the coding method
KR20040110923A (ko) * 2003-06-21 2004-12-31 삼성전자주식회사 에러 정정 부호화 방법, 그 장치, 에러 정정 복호화 방법및 그장치

Also Published As

Publication number Publication date
US7284183B2 (en) 2007-10-16
TW200616344A (en) 2006-05-16
CN1783315B (zh) 2010-08-25
EP2270790A2 (en) 2011-01-05
JP2006134550A (ja) 2006-05-25
US20060101313A1 (en) 2006-05-11
CN1783315A (zh) 2006-06-07
EP2270790A3 (en) 2012-03-14
EP1655733A1 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
TWI337811B (en) Method and apparatus for decoding multiword information
KR100263593B1 (ko) 데이타 스트림의 인터리빙 및 인코딩 방법과 그 장치
JP3737484B2 (ja) デコーディング方法及びその装置
US6367047B1 (en) Multi-level error detection and correction technique for data storage recording device
US7188295B2 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
TW569188B (en) Method and apparatus for error processing in optical disk memories
JP4308922B2 (ja) マルチワード情報を符号化する方法
JP4290881B2 (ja) エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置
TWI260863B (en) Method and apparatus for decoding multiword information
US7340663B2 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
TW588515B (en) Method and device for encoding information words, method and device for decoding information words and storage medium
JP2004507030A (ja) ビットストリームを記憶又は復号化する方法
TWI226612B (en) Data accessing apparatus and method
US8291286B2 (en) Decoding system and method for high-density recording medium
JP2006191378A (ja) 誤り訂正装置、再生装置及び再生方法
JPH07112160B2 (ja) 誤り訂正符号の復号方法
JPS62102485A (ja) デイジタル信号記録再生装置
JP2007502505A (ja) ウォブルプリグルーブを有する情報担体
JP2009064554A (ja) エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置
JP2004213777A (ja) 記録メディア再生装置