TWI258855B - Fuse circuit and electrical fuse circuit with electrostatic discharge protection - Google Patents

Description

1258855 九、發明説明： 【發明所屬之技術領域】 本發明係有關於-種半導體電贿絲裝置 保濩’以避免意外地燒錄以及靜電放電 ’特別是有關於電性溶絲之 【先前技術】 2 ’具有高密度 '高可#度、以及大_體電路之次彳絲半導體裝 ►靠度、以及及較強之製造生產能力 >早乂读、電晶體及電路效能、高可 ίΓ:含這些半導_之積魏路具有雷㈣， ί ί!!；Γί ° 一化雷射熔絲並燒斷部分雷射烷絲 中一 #、夕却八奧η十_ …。、蚜的熔絲接著使用來修復積體電路 4夕口77。牛歹丨〜兄，在製造程序之測試時間，於每-個別積體雷路 ::導:晶，前’通常使用姆絲。大多積趙電路具二： 二置’㈣伽在製造期間中所造成之任何錯誤，並將此資訊通知 技術人員。 f 然而，使用此方法需花f較長的時間1易發生操作人員的失誤。此 外，由於雷射熔絲具有較大之物理尺寸，其會佔用晶圓中太多的空間。在 近來的次微米設計中，這些#雜絲社尺寸成為重要議題。 另-種修補積體電路的方法妓用電趙絲。電赌絲比雷射溶絲較 常被使用，這是，為電性溶絲可以配置在晶片之金屬結構上的任何地方， =此可允摊f aa片上使職千個n電性溶絲係設計原理是，當 車又大電抓通過電隨絲¥ ’電性熔絲會龍。藉由在測試時燒斷電性溶絲， 技術人員可以監難調整其魏，以改善其品f、效能、以及能料消耗， 而不需太多的人為干預。 然而，目丽沒有有效的方法可避免電性溶絲發生錯誤絲。因為電性 0503-A31431TWF(5.0) 5 1258855 物私構非“、而且脆弱，因此，一般電阻值大約在⑽歐姆範圍 d h糾，具有如削售_«對於靜餘電（ele她al s論 =ge，ESD)非常敏感’並浮接配置於積體電路内之供應輕。當於製 皆段或是在人體放電、 能會造成電_意外地致 内件保護，藉以增加可靠度及產Γ良^概輸計的領域中，提供 【發明内容】 有鑑於此，為了解決上述問題，本 姓熔心料f 丄要目的在於提供一種保護電 之方献糸統，以避嫌_意外地被編成以及防止靜電放電。 為獲致上述之目的，本發明提出一種呈 一 裡一頁茚私放电保蠖之電性熔絲電 置串接電性熔絲、編程裝置、電壓源、以及保護單元。編程裝 性㈣，且具有至少-電晶體，用以接收控制信號，來㈣流過 絲福程電流。«源_電性熔絲與編雜置以提供編程電流。 之弟—端墟電晶體之，以降低因為到達該電壓源之靜電電 何而在€晶體之閘«積的電荷，藉此恤編程裝置意外地編程電性溶絲。 —為使本發明之上述目的、特徵和優點能更明顯紐，下文特舉一較佳 貫施例，並配合所附圖式，作詳細說明如下。 【實施方式】 第1A圖係表示本發明第-實施例之溶絲編程電路ι〇〇。料 ⑽包括紐簡、KH，高電魏伽料電_緣裝置得、該電晶體 =程=如為漏S 1G2，得知的是,使_極氧化層電晶 體’並非為必須。如果需要，NM〇S 1〇2之鬧極可透過保護單元觸而拉至 低位準。如圖所示，在此實施例中，保護單元舰係電阻器，耗接於電壓 源VSS或是接地。丽0S 102之閑極透過節點咖接收控制信號i高電壓 0503-A31431TWF(5.0) 6 1258855 VDDQ係用來編程電性熔絲104。其中，電壓VSS為低位準。 在積體電路之一般操作時間，由於耦接節點1〇8之前置驅動器（未表 示）之低位準狀恶以及保濩單元106 ’卽點108將接地。當在編程期間令提 供高電壓VDDQ，且假使電性熔絲1〇4被選擇來編程時，節點1〇8將轉變 為高位準。因此導通了 NMOS 102 ’藉此允許編程電流流過並切斷電性熔^ 104 〇 菖靜電放電（electrical static discharge ’ ESD)發生時，正電塵產 生，且其明顯地咼於與電塵VSS相關之高電壓vddQ。高ESD電塵可交碡 籲耦接（AC-couple) NM〇S 102之源-閘極電容。假設如此，電荷可在難^ 102之閘極累積並導通NMOS 1〇2。沒有保護單元1〇6之保護之情況下， NMOS舰會意外地切斷電性溶、絲刚。保護單元立即消除電荷並降低在 NMOS 102之·之賴辦，使得舰⑽舰不會鱗通來編程雷性溶 絲 104。 同樣地，假使接收内部電壓'線VDD浮接，在節點i〇8之控制信號則為 高位準。細«電壓VDDQ時，假使保護單元滿不存在，電性_舰 會意外地扰編程。這裡需注意，保護電路刚之典型例子為線性電阻 零門權電壓之MOS裝置，大約有1G歐姆以確保良好的保護。

第1B圖表示根據本發明之電性溶絲電路11〇，其中，溶絲編程電路⑽ 透如賴源VDDQ _至反向·源箝制單元ιΐ2。反向偏堡電壓 源籍制早tl 112包括箝制二極體，絲於電壓源彻^與vss之間。 在高電壓魏下之舰ESD倾鍵立在晶㈣霞vd 墊。當ESD發生時，j：吝吐士沾名乂别出輸入 墊ESD伊Π%壓，假使輕娜㈣出輸入 …’又"又计良好以保護内部溶絲胞，此負ESD電磨會損壞内部溶 絲胞。因此，希望魏絲胞附近增加咖保魏路，以改善晶片内部咖 效能。在此實施辦，内部腸保護係由配置在獅 之反向纖軸制單元112所提供。當大的負腿電壓發 0503-A31431TWF(5.0) 7 1258855 疋112為箝制二極體時’箝制二極體將會被導通，雛高電壓源娜 節點將會被箝制在二極體之門檻電壓。這裡需注意的是，對於籍制二極體 ^，其為Ν+/Ρ_次接面二極體為較佳，以將卿箝制於〇7ν (伏）之電 塵位準。-般來說’箝制二極體之物理尺寸較大且可以建接 VDDQ排線之下。 按也次人 弟1C圖表示根據本發明之電性炫絲電路114，其中，溶絲編超電路· =至正_ «職鮮元116。如騎示，蝴辑_箱制單元 _ ⑽包_接於輕源奶叫與接地間之二極體串，在此實施例中，盆包 括四個二極體。此二極體串之正極端 ’、 地或電屋源VSS。 ^接⑧請叫’其負極端耦接接 在此實施射，由於在«輕電流密度之室溫下，每個二極體之平 均導通電難近於ο·7ν，⑽ 2.8V ’等於四個二極體之導通電叙總和。 破鳥在 在本實施例中’這些二極體以p淋井接面二極體為較佳。這此二極體 的尺寸應要足獻1可做大量的咖電流。此外，·體 r防護，得其寄生雙極電晶體不會導通，藉此對這些二極體之 =產生衫響。雙重防護環（d_eguardring)配置在N_井的内部 體之物理尺寸相當大，因此可將這些二極體配置在鄰近 綹4陣列之内部接地或是Vqdq排線之下方。 芦v= 目% ’產生正ESD ’且此正ESD電壓明顯大於與電 流流向接地以及任何内部溶絲陣歹體串將會導通，造成大量咖電 =2圖表7F根據本發明第二實施例之概熔絲電路綱，肋說明前 驅動保護電路如何防護前置驅勤 ^ 動的，该珂置驅動器一般係耦接至熔絲編 織。在弟2圖之電性熔絲電路中，前置驅動器保護電路細係用 0503-A31431TWF(5.0) 8 1258855 以=護_溶絲編程電路210之反相器驅動器期。熔絲編 路、〜構與第1Α^ 1B圖之熔絲編程電路100相同。前置驅動器保護電路2〇1 包括推挽電阻ϋ置，例如電阻器2G6，以ANMOS2G4，其功能結合成一反 相-别置驅動斋保護電路20丨之輸出端耦接驅動器208，驅動器於節 二202輪出控制信號，其中，控制信號係用以驅動熔絲編程電路210。驅動 :2〇8的尺寸需要足舜大，以確保在節點202之控制信號由低位準轉換為 阿位準¥之轉換上升時間較短，使得溶絲編程電路21〇之電性溶絲训可 有效地被編程。 鲁 在編程階段，當電性熔絲加被指定編程時，編程信號叫將變為高 位準以允許雇⑽204導通，且高電塵VDDQ則作為所需之編程電壓。 電阻器206設計為提供一個直接路徑至電壓源vdd，以保證節點212 ik著電壓源VDD提高而提高。當編程信號214浮接時，節點212到電壓源 VDD經由電阻器2〇6之連線，保護了熔絲編程電路21〇之編程裝置2丨8以 避免其被驅動器208過度驅動。換句話說，此架構保護了電性熔絲216，以 避免其在開機程序中被意外地編程。需注意，編程信號214之電壓需要夠 咼，使得當編程電性熔絲216時足以將電阻器2〇6下拉。假使不打算編程 _ 電性溶絲216，編程信號214設定為低位準，以防止電阻器206與NMOS 204 獲得電流以及消耗能量。 可以得知’電阻器206可以被閘極接地PMOS所取代。當電壓VDD 高於閘極接地PMOS的門檻電壓時，閘極接地PM0S將會被導通。同樣地， 閘極接收高電壓位準之_03裝置也具有相同之功能。 第3A圖表示根據本發明第三實施例之電性熔絲電路3〇〇，其說明耦接 溶絲編程電路308之電壓源VDDQ保護電路301，如何保護熔絲編程電路 308。電壓源VDDQ保護電路301包括電阻器304以及NMOS 302，其組合 可視為RC電路，即nm〇s 302視為電容裝置。NMOS 302之閘極搞接電壓 源VDDQ，且其源極以及汲極透過節點31〇耦接電阻器3〇4之一端。電阻 0503-A31431TWF(5.0) 9 :1258855 ^〇4之另一端_妾地。開關動S 3〇6幸馬接於節點31〇與314之間， /、更輕接簡編程電路3〇8中編程裝置312之閑極。 2電壓VDDQ ,觸皮提供時，丽⑽搬呈現短路，藉此導致節點· ^欠為回位準在希點〇10之商位準信號導通了開關丽⑽306，並使得 ㈣314變成接地電位。此接地電位防止vddq電壓波尖（偷哪㈣ 祸接至編程裝置312之_，並阻止觸編程電路·意外地編程其内之 電性溶絲316。VDDQ電壓波尖之保麟續期間係根據rc電路之r 常數而定。 #第3B圖表示根據本發明第四實施例之電性溶絲電路318，其說明輕接 熔絲編程電路330之VDDq保護電路3i9，如何保護溶絲編程電路现。 VDDQ保護電路319包括電阻請及舰〇S322,其組合可視為rc電路， 即NMOS山322視為電容裝置。聰〇3 322之閑極透過節點扭熬接電阻器 320之-端’且其源極與没極輕接接地。電阻器32〇之另一端祕電遷源 VDDQ。VDDQ保護電路319更包括反相器奶以及開關_請。節 點332耦，PMOS 324與nm〇s 326之閘極，其中，pM〇s 324舆舰〇s汹 形成反相器323。反相n 323之反相輸出端輪開關丽〇s 328，顺⑽烈 籲之源及墟接地且其汲極透過節點334祕編程裝置Μ6之閑極。 除了在RC電路甲nm〇s與電阻器之位置相反，以及增加了反相器您 以外，第3B圖相似於第3A圖。當突然提供賴卿Q時，節點扣被拉 低至接地’藉鱗致反相器323之輸出端變成高位準，並導通開關舰⑺ 328。此外’節點334被拉低至接地，藉此關閉編程裝置33〇。卿q電壓 波尖之保麟續躺係根據RC f路之RC時間常數而定。 在此貫施例中，RC電路佔有較大的面積，因此其實施需要以較大的距 離來分散’以避免效能降低。此實施例之其—優點為，奶叫保護電路可 以透過許多像麟H般的助器、323，來轉獨的麟編程電路。 第4A圖係表示習知編程電路4〇〇 ’其說明寄生放電是如何傷害電性熔 0503-A31431TWF(5.0) 10 1258855 絲4〇2。-般來說’電性溶絲係建立於編程裝置之外。這是因為編程裝置兩 要大面積以具奴夠得電流以正確地絲紐_。然而， = 生大量之寄生電容，以導致不需要的寄生放電。 μ產 士在此實施例中，由節點412之寄生電容與信號所控制之大型編程 裝置404之没極電容’係由寄生電容器.所表示^寄生電容器勸及電 ! 丄溶絲402之電阻組成Rc電路，其具有由電屢源獲^至接地之此女 生放電路徑408。 1 當南電壓VDDQ突然:提升’寄生電容器杨出現短路，藉此產生透過 電性溶絲撕之電流。流電性溶絲搬之電流被由溶絲電阻所分配之雷舞 VDDDQ觸彳。彳酿《 VDDQ沒有充細請D ^ 伽Q爾較高岐以產生大電流。假使RC電路之RC時咖夠長厂: 此大電流足夠透過路徑408來編程電性熔絲4〇2。 第4B圖表示根據本發明第五實施例，具有寄生放電保護單元仙之 ^電路似。如第㈣所示，寄生放酬單元仙係連接至電壓請D 及郎點你之通間，其減至電性溶絲418之一端 端_編«請。具有編程信號之節點似域編程 極。在等效上，寄生電容器420 _於節點银與接地或電麵娜之 具有預設電阻值且耗接寄生電容器42〇之寄生放電保 以建立RC電路，以繞過意外的伽Q波峰所建立的電流路捏，而不Ζ 過溶絲。寄生放電保護早兀416由控制信號Fp〇以及发互 制。假使電麵傾㈣足_ : 將增加⑥縣VDDQ。假使寄生放電保護單元416為通間 以及F神命令通嶋㈠晰了 _ TODQ之_ ^ ^ : 性熔絲418需的電流。 乂敌1、、、漏％電 以使甩在單一熔絲胞或是 可得知，使用通閘以保護電性熔絲的技術可 熔絲胞陣列。 0503-A31431TWF(5.0) 11 1258855

〜第！圖係表示習知溶絲電路500,其具有電性溶絲巨集裝置5〇2以及 ^準保4單70 ’如電阻器5()4。電阻器5()4输編程信號滿並提供低阻抗 路徑至接地。此路徑保護編程信號506 (或此信號所屬之編程腳位，例如 Pgm_en>編私㈣5〇6更減至電性溶絲巨集裝置逝。假使編程信號娜 為尚位準’電_炫集裝置迎被致能。電阻器谢確保了當編程信號 ：>之位準夠南時’編程係真正有意義。當在高電塵彻〇之編程電壓提 供電編程巨集裝置搬之必要電流時，電錄絲巨集裝置5G2將被編程。 ㉞部電_伽與細說浮接且假細«糕VDDQ時，VDDQ ==大减合編程信號506。假使電性溶絲被使用做為獨立電腦晶片，此方 式係有齡但是假使輸緖制軸嵌讀紅餘置（喊咖_ macro)，此方式則無鈐。 ®㈣根據本發明第六實施例之溶絲電路鄕，其被 保護單元5〇9所保護。第5B _絲電路駕 =;:Γ及電性溶絲聰^ 由刪Μ早⑽所防護。FSM麵單元包括職

制信號512，例如減2_輸入及之-輸入端之解鎖伸^ W。2-輸人及謂之另-輸人輪罐號纽:(= 518在2者Γ Γ輸出端輪電性溶絲巨集裝㈣之編= 在例子中，FSMMO為簡單的單輸入單輸出狀態機 辨識出預設輸人位元串時輸出高位準信號至導線512外，伽 ^輸出低位準信號至導線犯。在開機程序期間，簡训將持續確認^ ，位7G串，且FSM 510不會輸㈣鲜錢，直到其停止識 ϋ田 此位元串為解鎖串，以阻礙導線512突然地變為高位準 ^序列。 別接續”ΑΑΑΑ”序列後的儲存位元串 认§兄’在識 (，Τ，）至導線512。此必須發生在此+ 雨出高位準信號 被致能為_ ΓΓ)時。錢雜號⑽也 此保魏制係必要的，因為在開機程序期間， 〇503-A31431TWF(5.0) 12 !258855 編域518之狀態未知。假使在開機程序期間編程信號518為高位準， 電性熔絲絲裝置可立刻被編程，而不需FSM保鮮元5〇9。 第6圖表示根據本發明第七實施例之熔絲電路6〇〇，具有由安全保護裝 置601所保濩之熔絲陣列或熔絲巨集裝置6〇6。熔絲陣列包括至少一上述之 電性溶絲。安全保護單元6()1包括安全溶絲胞及玲入及閘6()4。安全 熔絲胞602耗接至2-輪入及閘604之反相輸入端，且一内部產生之編程信 k 608轉接至2-輸入及閘604之非反相輸入端。玲入及間6〇4之輸出端 麵贿絲陣列6〇6之編程腳位。當安樣絲胞6〇2無變化或是非編程，來 ㈣全熔絲胞602之輸出信號為低位準。此允許了内部產生之編程信號_ ^編程溶鱗制6。在熔、_關6被編程後，安全熔絲胞6()2將接著被 ^。一旦安全鱗胞6Q2被編程，視為控制信號（在此實施例，例如為 鎖定信號（lock signal))之安全溶絲胞6〇2之輸出信號變為高位準。在此信 ?虎通過2-輸入及㈣4後，2屬入及閑6〇4之輸出端將編程腳位p卿一如拉 至，，〇，，，因此阻止熔絲陣列606之編程。可得知，熔絲巨集裝置或溶絲陣列 具有狀態機保護單元及安全保護單元，或是具有其一者。 本發明雖雖佳實施觸E如上，然其並_以限定本發明的範圍， 任何熟習此項技藝者，在不聽本發明之精神和顧内，當可做些許的更 動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定料準。 【圖式簡單說明】 第1A圖表示本發明第一實施例之熔絲編程電路。 電壓源箝制單元之 第1B圖表示在本發明不同實施例中，耦接反向偏壓 電性熔絲電路。 電壓源箝制單元 第1C圖表示在本發明之不同實施例中，耦接正向偏壓 之電性熔絲電路。 第2圖表示根據本發明第二實施例之電性熔絲電路。 0503-A31431TWF(5.0) 13 1258855 第3A圖表示猥據本發明第三實施例之電性熔絲電路。 第3B圖表示根據本發明第四實施例之電性熔絲電路。 第4A圖表示習知編程電路。 第4B圖表示根據本發明第五實施例’具有寄生放電保護單元之編程電 路。 ' 第5A圖表示具有電性熔絲巨集裝置以及標準保護單元習知熔絲電路。 第犯W表示根據本發明第六實施例之溶絲電路，其由有限狀態機保護 單元所保護。 第6圖表示根據本發明第七實施例之熔絲電路6〇〇，具有由安全保護裝 置所保護之炼絲陣列或溶絲巨集裝置。 【主要元件符號說明】 100〜熔絲編程電路； 104〜電性溶絲； 108〜節點； 112〜反向偏壓電壓源箝制單元； 116〜正向偏壓電壓源箝制單元； 200〜電性熔絲電路； 202〜節點； 206〜電阻器； 210〜溶絲編程電路，· 214〜編程信號； 218〜編程裝置； 300〜電性溶絲電路； 302〜NMOS ; 306〜開關NMOS ; 102 〜NM〇s ; 106〜保護單元； 110〜電性熔絲電路； 114〜電性熔絲電路； VDDQ〜電壓源； 201〜剷置驅動器保護電路； 204〜NMOS ; 208〜驅動器； 212〜節點； 216〜電性熔絲； VDD〜電廢源； 301〜電壓源VDDQ保護電路 304〜電阻器； 308〜熔絲編程電路; 0503-A31431TWF(5.0) ^ 14 1258855

310〜節點； 312〜編程裝置； 314〜節點； 316〜電性熔絲； 318〜電性熔絲電路； 319〜VDDQ保護電路； 320〜電阻器； 322〜NMOS ; 323〜反相器； 324〜PMOS ; 326〜NMOS ; 328〜NMOS ; 330〜熔絲編程電路； 332〜節點； 334〜節點； 336〜編程裝置； 400〜習知編程電路； 402〜電性熔絲； 404〜編程裝置； 406〜寄生電容器； 408〜路徑； 410〜信號； 412〜節點； 414〜編程電路； 416〜寄生放電保護單元； 418〜電性熔絲； 420〜寄生電容器； 422〜編程裝置； 424〜節點； 426〜節點； Fpo、FpoB〜控制信號以及其互補信號； 500〜習知熔絲電路； 502〜電性熔絲巨集裝置； 504〜電阻器； 506〜編程信號； 508〜熔絲電路； 509〜FSM保護單元； 510 〜FSM ; 512〜控制信號； 514〜2-輸入及閘； 516〜電性熔絲巨集裝置； 518〜編程信號； 600〜熔絲電路； 601〜安全保護裝置； 602〜安全熔絲胞； 604〜2·輸入及閘； 608〜編程信號。 606〜熔絲陣列； 0503-A31431TWF(5.0) 15

Claims (1)

1258855 十、申謗專科範爾： 1_一種具有靜電放電保護之電性熔絲電路，包括 至少一電性熔絲； 一編程裝置，串接該電性縣 信號，來控制流過該電性溶絲之_編程電流;^ $曰曰體’用以接收一控制 -龍源’祕該電贿絲與該編 —保護單元，兮租每时_ ^ 乂獒么、该編程電流：以及 為到達卿、源二：早兀之一第一端耦接該電晶體之閘極，以降低因 編程裝«外地編織電聽絲。體之閘極累翻電荷，藉此防止該 2·如申請專利範圍第1項所述之雷性 NMOS裝置。 m銳，射，該編《置為- 中，^ 1項舰#有靜紐雜叙紐轉電路，其 該無衣置之源極與汲極分別輕接一接地或一低位準電觀以及該恭 性溶絲之-端，該電性_之另—魏接該賴源。 〆电 請專利細第i項所述之具有靜電放電保護之電 中，該保鮮福—電組裝置，雜鮮元之—第二端 =_低 位準電壓源，以轉移累積的電荷。 丧飞低 5·如申請專利範圍第！項所述之具有靜電放電保護之電性溶絲電路，更 包括龍源柑制早几’減該電星源，以在靜電放電發生時將該 之電壓箝制在一預設電壓。 愿 6.如申睛專利麵第5項所述之具有靜電放電保護之紐鱗電路，其 中·，該賴源前置單元為—反向麵箝制二極體，具有雛—接地或—低 位準電壓源之正極端，以及耦接該電壓源之負極端。 7·如申請專利範圍第5項所述之具有靜電放電保護之電性炫絲電路，其 中，該賴源箝制單it為-正向偏屬二極體串，具有—或複數串連之二極 體，該正向偏Μ二極體串之正極端減該霞源，該正向偏麼二極體串之 0503-A31431TWF(5.0) 16 1258855 接地或—低位準電_，且該正_二極體串之二 里決疋被甜制之電壓。 體數 令，节伴專1域第1項所述之具有靜電放電保護之電性職電路，a 接-接^、Γ 零⑽電叙—電晶體，縣鮮元之—第二辦 妾接地或—低位準龍源，以轉移累積的電荷。 專利範圍第1項所述之具有靜電放電保護之電性熔絲電路，更 ::一=:接一前置驅動器保護電路，其中，該前置驅動器保護電 _阻止—錯誤㈣錢的產生，藉此避免該雜炫絲意 10=請專纖圍第9項所述之具有靜電放電保護之電性溶絲電路， :2驅動n為-反補’麟前置驅動器保護電路具有—推挽電阻裝 繼沉裝置，該雇沉裝置與該驅動器之輸入端串接於-節辱， 该即=位於該NM0S裝置與該電阻裝置之間；収 ’’ 當編程該電性縣時，該繼〇S裝置將該驅魅之輸入端轉接 接地或-低鱗|觀，对㈣財 該電阻_護該_，以避_提供—高位準之控_置咖， 專利範圍第1()項所述之具有靜電放電傾之電性溶絲電 ’、 該龟阻裳置為一閘極接地之PMOS裝置。 巾⑺專她圍第1項所紅具有靜電放電碰之電⑽絲電路， =魏保護電路，用以提供該控制信號，且該電壓職護電路具 _RC电路與一電晶體之組合，以防止出現在該電麵之電壓波尖突然地 編程該電性溶絲。 …、 政1^如申％專利範目帛12柄述之具有靜電放電賴之電性溶絲電 节門關之irc電路中，一電容裝置與一電阻裝置間之節點控制一開關， 遠開關之輸出端提供該控制信號。 H·如申印專利範圍第13獅述之具有靜電放電保護之電性溶絲電 17 0503-A31431TWF(5.0) 1258855 :。其中’該開關為—娜s電晶體，其源極辅一接地或—低值準電屢 路，12獅似峨峨_性炫、_ 該RC電路中—二:二f路更包括一反相器，該反相器之輸入端輕接於 电Μ電各裝置與-電阻裝置間之節點财 _ 之輸__控綱，爾卩 該 更包2；=群1獅狀《靜魏魏叙電轉^路， 接地或-低辦關建立_ Rc寄生放電路徑。 7·如申％專_圍第16項所述之具 路，該寄生放電保護單元為通間。 電保4之電性炫絲電 1專梅爾1撕叙具有靜€_轉之電;_ ”路 更包括-狀態機保護單元，输—溶敍絲置，且p 其中’該有限狀態機之輸出信號與一編程控制壯 置以被編程；以及 絲巨集裝 其中’該有限狀態機根據侧一預設位元串，以提供 以觸發在雜絲絲裝置巾之該電⑽絲而被編程。 、3 w虎’ ^㈣請專利細第丨項之具有靜魏電_之祕轉電路， 安全紐料，具有-安全·胞，該安全簡胞 =絲之-騎_，射，駐全賴單元之如錄根據_編= 以決定該熔絲陣列是否被編程。 狀心 20·—種具有靜電放電保護之電性熔絲電路，包括： 至少一電性熔絲： μ -編程裝置，串接該電性熔絲，具有至少1晶體，用以接收―控制 k 5虎’來控制流過该電性溶絲之一編程電流； -驅動器，減-前置驅動器健電路，，简供該控制信號； 0503-A31431TWF(5.0) 18 1258855 轉接該，溶絲與該編程袭置，以提供該編程電流：以及 KU 該保屢單凡之一第一端耦接該電晶體之閘極，以降低因 為到=電厂嫩靜電電荷而在該電晶體之問極累積_ 护吝二’為'器保護電路在—開機程序期間阻止-錯誤控制信號 的產生。 2L如申請專利範圍第2〇項所述之具有靜電放電保護之電性溶絲電 I U更包源箝制單元，壓源，以在靜《放《發生時將該 鲁電壓源之電壓叙制在一預設電壓。 一2·如申咕專利现圍第21項所述之具有靜電放電保護之電性溶絲電 路，其中，該電壓源前置單元為一反向偏屢箝制二極體，具有織一接地 或-低位準電壓源之正極端，以及输該電壓源之負極端。 23.如申明專利範圍第21項所述之具有靜電放電保護之電性溶絲電 路，其中，該電壓源箝制單编—正向偏壓二極體串，具有一或複數串連 之二極體，該正向偏壓二極體串之正極端輕接該電壓源，該正向偏麗二極 體串之負極端輕接-接地或一低位準電壓源，且該正向偏壓二極體串之二 _ 極體數量決定被箝制之電壓。 24·如申請專利範圍第20項所述之具有靜電放電保護之電性熔絲電 路，其中，該驅動器為一反相器，且該前置驅動器保護電路具有一推挽電 阻裝置以及一 NMOS裝置，該NMOS裝置與該驅動器之輸入端串接於一節 點，該節點位於該NMOS裝置與該電阻裝置之間；以及 其中，當編程該電性熔絲時，該NMOS裝置將該驅動器之輸入端耦接 至一接地或一低位準電壓源，且在開機程序期間，當該NMQS裝置浮接時， 該電阻裝置保護該驅動器，以避免突然提供一高位準之控制信號。 25.如申請專利範圍第20項所述之具有靜電放電保護之電性熔絲電 路，更包括一電壓源保護電路，用以提供該控制信號，且該電壓源保護電 0503-A31431TWF(5.0) 19 1258855 ’、有RC電路與—電晶體之組合，以防止出現在該電壓源之1 然地編程該電性熔絲。 路，圍第25項所述之具有靜電放電保護之電性炫絲電 ”中me電路中，—電容裝置與—電岐置間之節點控制 5亥開關之輪出端提供該控制信號。 汗奇’ 27·—種熔絲電路，包括： k絲巨集裝置；以及 狀怨機保濩單元，麵接該熔絲巨集裝置： 其中’該狀祕保護單元具有―有限賴機，減限狀軸之輪 號與内部產生之—編雜制信號—起觸發該_巨集裝置以被編程。s 28·如申請專利範圍第27項所述之溶絲電路，其中，該有限狀態機 [測預叹位7〇串’以提供-預設輸出信號，以觸發在該溶絲巨集裝置由 之該電性熔絲而被編程。 ^ ^ , 29·如申請專利範圍第27項所述之嫁絲電路，更包括一安全保護單元， 具fr安全溶絲胞’該安全_胞_觀絲E集裝置，其中，該安全保 護早7L之輸出信號根據—編程狀態，以決定贿縣餘置是碰編程。

0503-A31431TWF(5.0) 20