TWI254203B

TWI254203B - Test card for multiple functions testing

Info

Publication number: TWI254203B
Application number: TW093109965A
Authority: TW
Inventors: Han-Rung Gau; Shr-Jiun Chen; Chuen-Shi Lin; Jr-Lang Lin; Shr-Shin Li
Original assignee: O2Micro Int Ltd
Priority date: 2003-04-10
Filing date: 2004-04-09
Publication date: 2006-05-01
Also published as: CN1605990A; US20040268194A1; CN100428180C; US7331001B2; CN2746453Y; TW200426577A

Description

1254203 ⑴ 玖、發明說明【發明所屬之技術領域】本發明係有關於一.種測試卡裝置與方法’更具體的％關於一種支援多功能測試的測試卡裝置與方法。【先前技術】多功能系統（例如電腦系統、I / 〇擴展卡等）可以' 用一個複合埠/介面/插槽來支援多種裝置/功能。在這雙複合埠/介面/插槽中的信號根據裝置的不同爲多功能信號° 例如，在複合埠/連接器/插槽上的同一接腳可根據不同的裝置而支援不同的功能。在同一時刻只有一個裝置7功肯g 可以工作。例如，一個CardBay PCMCIA插槽能使智慧卡 (Smart card)、安全數位卡（Secure Digital card)、多媒體卡（Multi — Media card )、智慧媒體卡（Smart Media)和存儲棒（Memory Stick)通過標準PC卡標準與其相連。電腦中的控制器會發送合適的信號給該CardBay PCMCIA插槽。集體言己憶體（collective memory)和智慧卡介面在CardBay中爲可選。採用支援多種裝置的單個插槽能使筆記本電腦支援所有這些介面，而無需額外的複雜插槽，並可以避免筆記本電腦的邊緣使用限制，還能使用戶更方便的存取筆記本電腦的各種功能/裝置。例如，因爲CardBay卡和現有的1 6 位CardBus卡使用相同的插槽，所以CardBay信號和16 位元的CardBus信號合成於支援PCMCIA方案02 62的 1254203 (2) PCMCIA/CardBus控制器中。當CardBay卡插入時，第68 接腳的PC卡介面將轉變爲支援CardBay信號。爲測試CardBay PCMCIA介面和相關電路/連接器的所有功能’傳統的方法需要先插入一個媒體裝置進行測試 ’再拔出’接著插入下一個媒體裝置進行測試。簡而言之，這需要依次的插入和拔出每個裝置/功能，而不能同時測試所有的功能。因此傳統的方法消耗了大量的時間和人力來依次的測試每個裝置/功能。隨著越來越多的裝置和協定引入市場，測試和保證新裝置的工作將變得更加冗長和耗費時間。另外，長時間的插入和拔出會造成對複合埠 /連接器/插槽和功能（媒體）裝置的磨損。傳統方法也降低了生產線的測Η式速度。因此’傳統方法大大降低了測試效率和造成了複合埠/‘連接器/插槽和功能（媒體）裝置的磨損。【發明內容】本發明的一種進行多功能測試的測試裝置包括：一個包含多功能信號的單個介面；多個媒體裝置，其中所有這些媒體裝置都位於該單個介面上；和一個選擇器裝置，該選擇器裝置選擇每個媒體裝置進行測試。【實施方式】第1圖所示爲一個示範性的測試卡系統]〇的具體方塊圖。更具體的是，測試卡系統1 0是一個通過包含一 -6- 1254203 (3) 系列多重定義的多重功能的信號的p C M C I A介面1 1 0來測試一個Card Bay系統的示範性測試卡系統。在此描述的本不範性實施例將參考第6 8接腳的P C M C I A介面1 1 〇。但是’本發明並不受限於P C M C I A介面，且可以應用於任何多功能測試。系統1 Q包括：一個選擇器裝置（譬如是狀態機202 )，多個媒體裝置，包括存儲棒（Memory Stick c; MS) 卡210、安全數位卡（sd) 212、智慧媒體卡（SMC) 214 和多媒體卡（Μ M C ) 2 1 6 ;多個 Μ Ο S F Ε Τ緩衝器（2 2 0、 222、224、22 6 )·，多個快速開關（23 0、23 2、23 4、236 );和一個電容240。當包含MMC、SD、MS和SMC卡的單個測試卡插入68接腳的PCMCIA介面1 1 〇時，測試程式首先打開PCMCIA介面中的電源（Socket —VCC ) 1 1 2 。本示範性實施例中的Socket — VCC爲3·3伏。因爲二極體242上的壓降約爲0.3伏，因此狀態機202上的電壓約等於3伏。從而狀態機202上形成了一個+ 3VSB的供電電位（power rail )。一隔離器（譬如二極體242 )，能隔離狀態機202上的+ 3VSB的供電電位和S〇cket__VCC 112 。一電荷記憶裝置（譬如電容24Ό )，在SocketsVCC 1 12 供電時進行充電’且能在測試期間切換到測試下一功能、 Socket_VCC 112處於很短的暫時關期間給狀態機2 02提供穩定的電源。這樣狀態機2 02就不會被重置且能完成測試所有選擇的功能/裝置。甚至還能使得介面1 1 0關斷電源來重新配置下一個選擇的媒體裝置的測試。開關2 4 4用 1254203 (4)

來給電容2 4 0放電。狀態機2 02的時鐘源可以由來自 PCMCIA介面1 1 0的相應接腳的 SQRYDR 1 1 8接腳或由 Socket_VCC 1 12經由RC延遲濾波器262和施密特觸發器 (Smith— trigger gate) 產生的延遲電源（ Delay_Socket_VCC ) 1 1 6 提供。跳線模式 4 1 ( Μ 0 D E jumper )可以選擇上述時鐘源（clock source )。本實施例中，我們通過短接跳線模式4 1的接腳1 1 3和Π. 5選擇 Delay_Socket_VCC 1 1 6作爲狀態機 2 0 2 的時鐘源。 Delay —Socket —VCC 116由介面 110的電源的上升緣提供。這樣就能通過介面1 1 〇處的電源的開和閉爲狀態機202 提供時鐘源。狀態機202通常包括一個計數器25 2和一個解碼器254。漣波計數器252的時鐘爲上升緣觸發。二位元計數器25 2的輸出SQRY3和SQRY4 (可參照圖4 )提供給解碼器2 5 4來選擇一個S D、Μ M C、M S和S M C介面/ 裝置（2 1 0、2 1 2、2 1 4 ' 2 I 6 )。解碼器電路2 5 4對漣波計數器2 5 2的輸出解碼，並產生啓動信號給相應的快速開關 (230、 232' 234、 23 6 )和 MOSFET(270 、 2 72、 274、 2 7 6 )，從而啓動相應的介面路徑和給所選的媒體裝置（ 21〇、212、214、216)(例如 MMC、SD、MS 或 SMC 中的一個）供電。工作過程如下所述·· (a )如本領域所熟知，一旦So eke t_VCC 1 12供電，漣波計數器2 5 2的輸出（SQRY3，SQRY4 )就重置爲（0 ，〇)，接著漣波計數器2 5 2獲取Delay —Socket_VCC 11 6 的上升沿信號，其狀態變爲（1，1 )。解碼器2 5 4會對漣冬 1254203 (5) 波計數器2 5 2的輸出進行解碼’並產生相應的啓動信因此M S路徑被啓動並被選擇進行測試。快速開關、2 3 2、23 4、2 3 6 )能隔離定義在68接腳的PCMCIA 110的信號和每個SD、MMC、MS、SMC連接器/卡、2 1 2、2 1 4、2 1 6 )的信號。待M S卡2 1 0上的電源後，測試程式能重置MS卡2 1 0並進行測試。測試結，測試程式顯示測試結果給輸出（顯示器或其他裝置並關斷（OFF ) Socket_VCC 1 12。 MOSFET 緩衝 MOSFET buffer ) 22 0 在 Socket_VCC 1 12 關斷時可以解碼器電路2 5 4上的電力洩漏到快速開關2 3 0和其他 (b )測試程式有一個很短的延遲來對s〇cket_ 1 1 2放電。因爲+ 3 V S B的電源必須保持穩定，所以遲時間不能太長。 (c )測試程式接著第二次使S〇cket_VCC 1 1 2供健波計數器2 5 2將變爲（0，1 ) 。s D路徑被啓動並擇進行測試。其他步驟與上述（a )和（b )相似。 (d )測試程式接著第三次使S 〇 c k e t — V C C 1 1 2供漣波計數器2 5 2將變爲（1，〇 ) 。S M C路徑被啓動查擇進行測試。其他步驟與上述（a )和（b )相似。 (e )測試程式接著第四次使Socket_VCC 1 1 2供健波計數器2 5 2將變爲（0，〇 ) 。Μ M C路徑被啓動選擇進行測試。其他步驟與上述（a )和（b )相似。第2圖所示爲另一個示範性測試卡系統1 〇，的具 5虎。 (230 介面 (21〇穩定束後 )，器（防止裝置 _vcc 該延電。被選電。並被電。並被體方 —9 一 1254203 (6) 塊圖。通常，本實施例通過短接模式跳線4 1的接腳1 1 5 和117 ’用SQRYDR作爲狀態計數器的時鐘源。SQRYDR 118是C’ardBay PCMCIA介面110上的一個接腳，且由 Card Bay控制器驅動來判定cardB ay卡的功能。第2圖中的很多部件與第1圖中相似，從而標號相同。因此爲簡潔起見’在此省略了與第！圖中相似的部件的描述，而著重描述第1圖與第2圖中的不同點。採用sqrydr〗丨8作爲狀態計數器2 5 2的時鐘源的工作過程如下所述： (a)當包含 MMC、SD、MS 和 SMC 卡（210、212、 214' 216)的測試卡1〇’插入68接腳的PCMCIA介面110 時，測試程式第一次使Socket_VCC供電。漣波計數器 2 5 2的輸出（SQRY3，SQRY4 )就重置爲（〇，〇 )。接著測試程式關斷 Socket —VCC 1 1 2。測試程式第一次產生 SQRYDP、1 1 8脈衝，使漣波計數器2 5 2變爲（1，1 )，接著使Socket-VCC 112再次供電。MS路徑被啓動並被選擇進行測試。待M S卡2 1 0上的電源穩定後，測試程式能重置卡2 1 0並進行測試。測試結束後，測試程式顯示測試結果給輸出（顯示器或其他裝置），並關斷Socket_VCC 112° (b )測試程式有一個很短的延遲用來對sock et_VCC 1 12放電。（因爲+ 3VSB的電源必須保持穩定，所以該延遲時間不能太長）。 (c )測試程式接著第二次產生SQRYDR ] 1 8脈衝使漣波計數器2 5 2變爲（0 ’ ])，並使S 〇 c k e t __ V C C 1 1 2供 -10- 1254203 (7) 電。SD/ ( MMC )路徑被啓動並被選擇進行測試。其他步驟與上述（a )和（b )相似。 (d) 測試程式接著第三次產生SqRYE)R 118脈衝使漣波計數器2 5 2變爲（1，〇 )，並再次使Socket_VCC 1 1 2供電。SMC路徑被啓動並被選擇進行測試。其他步驟與上述（a )和（b )相似。

(e) 測試程式接著第四次產生SqRYdr 118脈衝使漣波計數器2 5 2變爲（〇，〇 )，並再次使Socket_VCC 1 1 2供電。MMC路徑被啓動並被選擇進行測試。其他步驟與上述（a )和（b )相似。在此描述的測試步驟還可以是另一種本領域技術人員熟知的簡單步驟，上述是爲了保持與“使用 D e ] a y 一 S 〇 c k e t 一 V C C ” 的步驟一致。第3圖所示爲本發明的一個應用於筆記本電腦系統 2 0的測試卡的可能形狀。包含Μ M C、S D、M S和S M C卡 (2 1 0、2 1 2、2 1 4、2 1 6 )的測試卡1 〇插入一台筆記本電腦2 0的6 8接腳的P C M C IA介面1 1 〇。顯然，本發明可以同時測試所有的MM C、S D、M S和S M C ( 2 1 0、2 1 2、2 1 4 、2 1 6 )裝置和功能，而無需依次地插入和拔出記憶體裝置。第4圖所示爲本發明的計數器的更具體的電路圖5 〇〇。第4圖的詳細描述請參考第1圖和第2圖。第4圖中的一些部件與第1圖和第2圖中的相似，從而標號相同。因此爲簡潔起見，在此省略對已經在第]圖和第2圖中描述 -11 - 1254203 (8) 過的相似部件的描述。如第4圖所示，電阻2 5和電容7 構成了第1圖和第2圖所示的RC延遲濾波器。在一個實施例中，電阻2 5和電容7可以分別是3 0 0千歐姆和1微法拉。本領域的技術人員知道反相器3 1、3 2構成了施密特觸發器30。反相器32的輸出將提供Delay_S〇Cket_VCC 1 1 6 (如弟1圖和第2圖所不）給跳線模式4 1。跳線模式 41的另一個輸入由PCMCIA介面的SQRYDR接腳Π8提供。跳線模式4 1 ( 3個接腳的跳線）作爲一個跳線來給計數器2 5 2選擇時鐘源。二極體242能隔離狀態機上的+ 3VSB的供電電位和 Socket —VCC 112。電容 240在 Socket_VCC 1 12供電時進行充電，並在Socket_VCC 112 暫時關斷時供電給狀態機，從而維持其狀態。在該實施例中，電容240爲220微法拉。計數器2 52包括兩個漣波D 觸發器（ripple D trigger) 21和22。D觸發器21的Q端作爲D觸發器2 2的時鐘源。本領域的技術人員知道，D 觸發器21和22構成了一個分頻器/頻率計數器。d觸發器21的Q端輸出爲SQRY3，而D觸發器22的Q端輸出爲SQRY4。同樣，D觸發器21的5端輸出爲SQRY3 #，而D觸發器2 2的5端輸出爲s Q R Y4 #。—旦健波d觸發器2 1被時鐘源觸發，漣波計數器的輸出（S Q R Υ 3， SQRY4 )將以順序（1，1 ) 、（〇，；[ ) 、（ i，〇 ) 、 ( 〇 ’ 〇 )變化。因此輸出 SQRY3、SQRY3 # 、SQRY4、 SQRY4 #被進一步提供至解碼器電路。如第1圖中的實施例所描述’當S 〇 c k e t — V C C 1 1 2供電時，如果s Q R Y 3爲低 -12- 1254203 (9) 電位且SQRY4爲低電位，則MMC路徑將被啓動；如果 SQRY3爲高電位且SQRY4爲高電位，貝IJ MS路徑將被啓動；如果SQRY3爲低電位且SQRY4爲高電位，則SD路徑將被啓動；如果S Q R Y 3爲高電位且S Q R Y 4爲低電位，則SM路徑將被啓動。第5圖所示爲本發明的解碼器電路254的更具體的電路圖。通常，解碼器電路2 5 4包括多個或閘（6 2 0、6 2 2、 624、626 )，多個電晶體（630、632、634、636)和多個反相器（640、642、644、646 )。或閘（620、62 2、624 、626 )的輸入分別爲（SQRY3，SQRY4 ) 、 ( SQRY3 # ，SQRY4 # ) 、（ SQRY3，SQRY4 # ) 、（ SQRY3 # ， SQRY4)。如上節所述，如果SQRY3爲低電位且SQRY4 爲低電位，則 MMC路徑將被啓動。在本實施例中，當 SQRY3爲低電位且SQRY4爲低電位時，或閘620的輸出爲低電位。因此，電晶體6 3 0未導通，從而反相器6 4 0的輸入端65 0 MMC/EN#爲低電位。本領域所熟知，反相器 64〇的輸出（MMC/EN )，即MMC路徑的啓動信號將變爲高電位，從而啓動 MMC路徑。如果 SQRY3爲高電位且 SQRY4爲高電位，則或閘622的輸出爲低電位。電晶體 63 2未導通。如上所述，反相器642的輸出（MS/ΕΝ )，即M S路徑的啓動信號將變爲高電位，M S路徑被啓動。同樣，如果 SQRY3爲低電位且SQRY4爲高電位，則 SD/ΕΝ爲高電位，SD路徑被啓動。如果SQRY3爲高電位且SQR Υ4爲低電位，則SM/EN爲高電位，SMC路徑被啓 -13- 1254203 (10) 動。第6圖所示爲本發明的一個s D卡2 1 2和一個快速開關2 3 2之間的具體接腳佈局。本實施例中，快速開關2 3 2 爲3 . 3伏、1 0位元的類比/匯流排開關。然而，其他類型的類似匯流排開關也可以應用於本發明。快速開關2 3 2由匯流排啓動輸入信號打開。有兩個匯流排啓動信號瓦巧1 和_13，其都與來自解碼器254的SD/EN#信號相連。快速開關 2 3 2 的 A 側接腳（AO、Al、A2、A3、A4、A5、 A 6、A 7 )與來自6 8接腳的P C M C IA介面的混合信號相連 (A 8、A 9被保留）。開關 2 3 2 的接腳 V C C與 Socket一VCC相連，接腳GND接地。快速開關232的B側接腳（BO、Bl、B2、B3、B4、B5、B6、B7 )與 SD 卡 212 ( DATA3、Command > SDCLK、DATA0、DATA1、 DATA2、CD# > WP ) ( B 8、B 9 被保留）相連。V S S 和 VSS2接地，且VDD爲SD 212的電源接腳。顯而易見，一旦SD/EN#信號變爲低電位，即SD/ΕΝ爲高電位，則快速開關2 3 2被打開，SD路徑被啓動從而進行測試。SD 212的WP接腳表示SD卡212的寫保護狀態。測試程式能分辯WP接腳來知道SD卡212是否處於寫保護。第7圖所示爲本發明的一個MMC卡2 1 6和一個快速開關2 3 6之間的具體接腳佈局。如前所述，同樣，快速開關23 6爲3.3伏、10比特的類比/匯流排開關。爲簡潔起見，一些與第6圖中部件相似且標號相同的部件在此不作描述。有兩個匯流排啓動信號互5 1和3 ’其都與來自 -14 - 1254203 (11) 解碼器電路2 5 4的MMC/EN#信號相連。快速開關2 3 6的 A 側接腳（A 0、A 1、A 2、A 3、A 4、A 5、A 6、A 7 )與來自 68接腳的PCMCIA介面的混合信號相連（A8、A9被保留 )。快速開關2 3 6的B側接腳（B 0、B 1、B 2、B 3、B 4、 B5、B6、B 7 )與 MMC 卡 216 ( DATA3、Command、 SDCLK、DATA0、DATA1、DATA2、CD#、WP) ( B8、 B9被保留）相連。同樣，一旦MMC/EN#信號變爲低電位，即MMC/ΕΝ爲高電位，則快速開關23 6被打開，MMC 路徑被啓動從而進行測試。第8圖所示爲本發明的一個M S卡2 1 0和一個快速開關2 3 0之間的具體接腳佈局。同樣，如第6圖和第7圖中所述，快速開關23 0爲3.3伏、10位的類比/匯流排開關。有兩個匯流排啓動信號^ 1和_ 1 3，其都與來自解碼器電路2 5 4的MS/EN#信號相連。快速開關2 3 0的Α側接腳（AO、Al、A2、A3、A4、A5、A6)與來自 68 接腳的 PCMCIA介面的混合信號相連（A7、A8、A9被保留）。快速開關23 0的B側接腳（BO、Bl、B2、B3、B4、B5、 B6)與 MS 卡 210(BS、VCC]、SDIO、RSVD1、INS、 RSVD2、CLK ) (B7、B8、B9 被保留）相連。VSS1 和 V S S 2接地，V C C 2爲 M S 2 1 0的電源接腳。同樣，當 MS/EN#信號變爲低電位，即MS/ΕΝ變爲高電位時，則快速開關2 3 0被打開，M S路徑被啓動從而進行測試。本領域的技術人員知道，電阻9 1連接於快速開關2 3 0輸出端和MS卡輸入端之間，其爲MS Pro保留。從而本發明還 -15- 1254203 (12) 適用於M S P r ο，而不僅限於M S。第9圖所示爲本發明的一個S M C卡2 1 4和一個快速開關234之間的具體接腳佈局。與第6圖、第7圖和第8 圖的實施例有所不同，本實施例中，快速開關2 3 4爲3 . 3 伏、20位元的類比/匯流排開關。然而，其他類似的匯流排開關也可以應用於本實施例。有兩個匯流排啓動信號和，與來自解碼器電路2 54的SM/EN#信號相連。快速開關2 3 4的A側接腳（I AO、I Al、I A2、I A3、 IA4、1A5、1A6，，··2Α8 )與來自 68 接腳的 PCMCIA 介面的混合信號相連（2 A9、2 A I 0被保留）。快速開關23 0的 B 側接腳（I B I、I B2 > I B 3、I B 4、I B 5、I B 6，…2 B 8 )與 SMC卡 214 ( 2B9、2B10被保留）相連。同樣，當 SM/EN#信號變爲低電位，即 SM/EN #變爲高電位時，則快速開關2 3 4被打開，SMC路徑被啓動從而進行測試。 SMC卡2 I 4也支援寫保護功能。測試程式能分辯WP接腳來知道SMC卡2 I 4是否處於寫保護。如上所述，快速開關 23 0、232、23 4、2 3 6係可作爲分離前述多個媒體裝置的信號的媒體裝置隔離器。第 I 〇圖所示爲本發明的一種測試一個 PCMCIA / Card Bay系統的部分或所有功能的方法的流程圖900。具體描述請參考第].圖和第2圖。如第I 0圖所示，步驟 902，測試卡首先從 Delay —Socket —VCC l l 6 或 SQRYD Y I I 8選擇一個合適的時鐘源。如第I圖所述，計數器2 5 2 和解碼器 2 5 4的時鐘源可以由 P C M C IA介面I I 〇的 - 16- 1254203 (13) SQRYDR 1 18或由Socket一VCC 1 12經由RC延遲濾波器 262和施密特觸發器產生的Delay__Socket_VCC 116提供。測試程式接著在步驟9〇4檢測測試卡是否插入。若檢測結果表明測試卡未插入’則會退出測試程式。若檢測結果表明測試卡插入，則測試程式會在步驟9 0 6使P C M C IA介面1 1 〇供電，例如在步驟90 6中Socket__VCC 1 1 2會響應測試卡的插入而供電。在步驟9 0 8中，介面1 1 〇供電後存在一個延遲，從而使被測試的媒體裝置上的電力保持穩定。接著在步驟9 1 0，對選定的媒體裝置進行測試。（計數器252和解碼器254會產生合適的輸出（SQRY3，SQRY4 )來選擇相應的媒體裝置）。測試結束後，測試程式在步驟9 1 2會藏/κ測g式結果至輸出（顯不器或其他裝置）。如果所有裝置都測試完畢，則會退出該測試程式。如果沒有全部測試完，則測試程式會在步驟9 ；! 6暫時關斷介面n 〇。同樣，隨後在步驟9 1 8有一個延遲。接著步驟又回到 906。電容24〇將在socket_VCC暫時關斷時維持穩定的電力。因此’本發明的測試卡裝置能同時測試所有的s d、 MMC、MS ( Pro) 、SMC卡和功能，而無需依次地插入和拔出這些媒體卡，從而加速了生產線的測試速度。本發明的測試程式還能檢測介面中媒體卡是否存在。若某個媒體卡不存在，則測試程式能自動跳過測試。本領域技術人員都知道，上述對本發明的較佳實施例的描述是爲說明本發明，本發明並不受限於此。本發明旨 - 17- 1254203 (14) 在涵蓋各種對本發明的改進和相似的調整’其都不脫離本發明的精神和申請專利範圍。在此所描述的實施例是一些利用本發明的具體例子，令本領域技術人員顯而易見的許多其他的改進都不脫離本發明的精神和申請專利範圍。【圖式簡單說明】第1圖所示爲一個示範性測試卡系統的具體方塊圖；第2圖所示爲另--個示範性測試卡系統的具體方塊圖第3圖所示爲本發明的一個應用於筆記本電腦系統的測試卡的可能形狀；第4圖所示爲本發明的一個計數器的更具體的電路圖第5圖所示爲本發明的一個解碼器的更具體的電路圖第6圖所示爲本發明的一個安全數位卡和一個快速開關之間的具體接腳佈局；第7圖所示爲本發明的一個多媒體卡和一個快速開關之間的具體接腳佈局；第8圖所不爲本發明的一個存儲棒插槽和一個快速開關之間的具體接腳佈局；第9圖所示爲本發明的一個智慧媒體卡和一個快速開關之間的具體接腳佈局；和第10圖所示爲本發明的一種測試一個pCMCIA / -18- 1254203 (15)

Card Bay系統的部分或所有功能的方法的流程圖。【主要元件對照表】 7 電容 10 1 〇測試卡系統 21、22 D觸發器 25 電阻 30 施密特觸發器 31 > 32 反相器 4 1 跳線模式 110 PCMCIA介面 112 Socket_VCC 113、 1 1 5、1 1 8 接腳 116 Delay_Socket_VCC 202 狀態機 2 10 存儲棒卡 2 12 安全數位卡 2 14 智慧媒體卡 2 16 多媒體卡 22 0、 222 、 224 、 226 緩衝器 2 3 0、 232 、 234 、 236 快速開關 240 電容 242 二極體 244 開關 -19 - 1254203 (16) 2 5 2 計數器 2 5 4 解碼益 2 62 RC延遲濾波器

2 7 0、 2 7 2、 2 7 4、 2 76 MOSFET 620、 622、 624、 626 或閘 630、 632、 634、 636 電晶體 640、 642、 644、 646 反相器

6 5 0 輸入端 9 0 0 流程圖 902、 904、 906、 908、 910、 912、 914、 916、 918 流程圖步驟 -20-

Claims

1254203 (1) 拾、申請專利範圍 1 . 一種進行多功能測試的測試裝置，所述測試裝置包括：單個介面；多個媒體裝置，其中所述多個媒體裝釐都位於所述單個介面上；和一個選擇器裝置，其中所述選擇器裝置選擇所述多個媒體裝置進行測試。 2 ·根據申請專利範圍第1項所述的測試裝置，所述測試裝置還包括〜個減小所述選擇器裝置的電力洩漏的隔離器。 3 ·根據申請專利範圍第1項所述的測試裝置，所述測試裝置還包括一個維持所述選擇器裝置穩定電力的電荷記憶體。 4.根據申請專利範圍第1項所述的測試裝置，所述測試裝置係測試一個P C M C IA介面。 5 .根據申δ靑專利範圍第1項所述的測試裝置，其中所述媒體裝置包括一個安全數位卡。 6 ·根據申請專利範圍第1項所述的測試裝置，其中所述媒體裝置包括一個多媒體卡。 7·根據申請專利範圍第}項所述的測試裝置，其中所述媒體裝置包括一個智慧媒體卡。 8 .根據申請專利範圍第丨項所述的測試裝置，其中所述媒體裝置包括一個存儲棒卡。 -21 - 1254203 (2) 9. 根據申請專利範圍第2項所述的測試裝置，其中所述隔離器包括一個二極體。 10. 根據申請專利範圍第3項所述的測試裝置，所述測試裝置還包括一個給所述電荷記憶體放電的放電器。 1 1 ·根據申請專利範圍第〗〇項所述的測試裝置，其中所述電荷記憶體包括一個電容。 12. 根據申請專利範圍第1 0項所述的測試裝置，其中所述放電器包括一個開關。 13. 根據申請專利範圍第1項所述的測試裝置，其中所述選擇器裝置包括一個狀態機。 1 4 .根據申請專利範圍第1 3項所述的測試裝置，其中所述狀態機包括一個產生輸出來選擇所述多個媒體裝置的計數器。 1 5 ·根據申請專利範圍第1 4項所述的測試裝置，其中所述計數器包括一個兩位元的計數器。 1 6 ·根據申請專利範圍第1 4項所述的測試裝置，其中所述狀態機包括一個對所述計數器的所述輸出解碼的解碼器。 1 7.根據申請專利範圍第1 6項所述的測試裝置，所述測試裝置還包括一個減小所述解碼器的洩漏的緩衝器。 1 8 ·根據申請專利範圍第1項所述的測試裝置，所述測Η式裝置還包括一個提供一個時鐘信號的延遲電路。 1 9 ·根據申請專利範圍第1 8項所述的測試裝置，所述測試裝置還包括一個選擇所述時鐘信號的時鐘源選擇器 -22· 1254203 (3) 2 0 ·根據申請專利範圍第1項所述的測試裝置，所述測試裝置還包括一個分離所述多個媒體裝置的信號的媒體裝置隔離器。 2 1 .根據申請專利範圍第2 0項所述的測試裝管， —，其中所述媒體裝置隔離益包括一個開關。 2 2 . —種測試一個插槽是否能與多個媒體裝置正常〜 ·—d 作的方法，所述方法包括：檢測包括所述多個媒體裝置的測試卡的插入，其中$ 述多個媒體裝置位於一單個介面上；選擇所述多個媒體裝置的第一媒體裝置進行測旨式；測試所述多個媒體裝置的所述第一媒體裝置；選擇所述多個媒體裝置的第二媒體裝置進行測試. 測試所述多個媒體裝置的所述第二媒體裝置。 2 3 .根據申請專利範圍第2 2項所述的方法，所述還包括步驟：減小電力洩漏。 2 4.根據申請專利範圍第22項所述的方法，所述方法达包括步驟：採用一個電荷記憶體來維持穩定電力。 25.根據申請專利範圍第22項所述的方法，其中~ 述媒體裝置包括一個安全數位卡。 2 6 ·根據申請專利範圍第2 2項所述的方法，楚一 Ψ所述媒體裝置包括一個多媒體卡。 2 7·根據申請專利範圍第2 2項所述的方法，其中％述媒體裝置包括一個智慧媒體卡。 -23- 1254203 (4) 2 8 ·根據申請專利範圍第2 2項所述的方法，其中所述媒體裝置包括一個存儲棒卡。 2 9 ·根據申請專利範圍第2 3項所述的方法，所述方法還包括步驟：採用一個二極體來減小所述電力洩漏。 30·根據申請專利範圍第2 4項所述的方法，所述方 &還包括步驟：使所述電荷記憶體釋放電量。 3 1 ·根據申請專利範圍第3 0項所述的方法，所述方卞去還包括步驟：採用一個電容作爲所述電荷記憶體。 3 2 ·根據申請專利範圍第3 0項所述的方法，所述方 $還包括步驟：採用一個開關來釋放所述電荷記憶體的所述電量。 3 3 ·根據申請專利範圍第22項所述的方法，所述方 ί去還包括步驟：採用一個計數器來產生輸出，從而選擇所述多個媒體裝置。 34·根據申請專利範圍第22項所述的方法，所述方法還包括步驟：採用一個解碼器對所述計數器的所述輸出解碼。 3 5 .根據申請專利範圍第3 4項所述的方法，所述方法還包括步驟：減小所述解碼器的洩漏。 3 6·根據申請專利範圍第2 2項所述的方法，所述方法速包括步驟：產生一個時鐘信號。 3 7·根據申請專利範圍第3 6項所述的方法，所述方法达包括步驟：採用一個時鐘源選擇器來選擇所述時鐘信號。 - 24- 1254203 (5) 3 8.根據申請專利範圍第2 2項所述的方法，所述方法還包括步驟：分離所述多個媒體裝置的信號。 3 9.根據申請專利範圍第3 8項所述的方法，所述方法還包括步驟：採用一個開關來分離所述多個媒體裝置的所述信號。 - 25-