TWI253698B - Electrical device and method of making - Google Patents

Electrical device and method of making Download PDF

Info

Publication number
TWI253698B
TWI253698B TW092100815A TW92100815A TWI253698B TW I253698 B TWI253698 B TW I253698B TW 092100815 A TW092100815 A TW 092100815A TW 92100815 A TW92100815 A TW 92100815A TW I253698 B TWI253698 B TW I253698B
Authority
TW
Taiwan
Prior art keywords
joint
substrate
contact
ring
deformed
Prior art date
Application number
TW092100815A
Other languages
English (en)
Other versions
TW200305232A (en
Inventor
John Liebeskind
James C Mckinnell
Paul J Benning
Chien-Hua Chen
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of TW200305232A publication Critical patent/TW200305232A/zh
Application granted granted Critical
Publication of TWI253698B publication Critical patent/TWI253698B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006Interconnects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05023Disposition the whole internal layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16104Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1253698 玖、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) C發明所屬之技術領域3 發明領域 本發明係有關電氣元件,尤其是有關具有利用一個接 5 合結構將基板接在一起之電氣元件。
t J 發明背景 於大型積體電路中,類似互補金屬氧化半導體 (CMOS)電路這種電氣元件乃大量地製作於基板上。這些 10基板可利用微製作技術接在一起,以有效地製作微機械結 構。半導體基板’’一詞包括半導體材料,該用詞並不限於 大型半導體材料,例如獨立或其上含有其它材料之組合矽 晶圓,以及獨立或含有其它材料之半導體材料層。,,基板,, Θ係私任何支撐結構,包括但不限於上述之半導體基板 15 。製作基板之材料可為矽、玻璃、砷化鎵、藍寶石矽晶 (SOS)、磊晶形式、鍺、矽鍺、金剛石、絕緣層上覆矽 (SOI)材料、選擇性佈植氧(SIM0X)基板或類似基板材料。 基板可由矽製成,其通常為單晶體。 在峰多應用上,接在一起之基板可能為半導體基板, 2〇例如石夕晶圓。於晶圓接合中,係將兩塊或更多塊晶圓接在 -起。於進行晶圓接合程序之前,每一晶圓上面可能形成 了多個電氣元件。雖然無須使用接合程序,但其仍可在相 鄰接合晶圓之間形成-個控制環境,例如氣密封。晶圓之 間可形成若干條電氣接線。將晶圓接在一起之後,可依傳 1253698 玖、發明說明 統方式進行切割、打線及最後封裝程序。典型之單一化曰 粒可用於微機電系統(MEMS),例如場發射顯示元件、^ 速計、測輻射熱計、反射鏡陣列、光學開關、壓力計、如 原子解析度儲存裝置之類的記憶體儲存裝置、渦輪引擎燃 5 燒室、以及燃燒室。 封裝接合晶圓之成本比封裝各別晶粒更經濟。礙於晶 粒層級封裝之成本過高,晶圓層級封裝對於Mems產品而 言相當重要。於晶圓層級封裝中製作的MEMS元件包括在 晶圓之間形成電氣接線,並於相鄰晶圓之間形成固定之間 10隙。另外,可形成一個密閉或不透氣之密封,以維持類似 真空或含特定氣體這種特殊環境,或防止周圍或外部環境 中的氣體進入。這些觀點對MEMS而言相當重要,例如原 子解析度儲存裝置、場發射顯示元件、或其它於複合晶圓 上面製作之高密度積體元件。所開發之電氣元件製程若能 15在相鄰晶圓之間形成固定間隙,同時將製造步驟減至最少 ’以達到低成本與高良率,將會是一項優勢。 【日月内3 發明概要 在本發明其中一項實施例中,電氣元件包含了多個積 20體電路及利用接合劑接於第二基板之第一基板,該接合劑 之上方而非下方無論溫度變化與否,於受到第一及第二基 板之對置面的壓力之變形條件下會變形。 從下列之說明和依附項申請專利範圍中,本發明這些 及其它特色將更明顯,或藉由實施下文發表之發明而習知。 1253698 玖、發明說明 圖式簡單說明 欲進-步瞭解本發明之上述及其它優點和特色,現在 將參看諸幅附圖中例示之特定實施例,提供本發明更詳細 之說明。所有圖形中,相同之數字代表類似的特色及元件 。必須瞭解的是,這些圖形僅繪示了本發明之典型實施例 ’因此不應限制其範圍。本發明之其它特性及細節將利用 諸幅附圖加以說明及解釋,其中: 第1圖繪示了本發明其中一項實施例中,將兩塊晶圓 接在-起時的橫截面圖’每塊晶圓中均已製作了多個積體 10電路,其中有一個接合結構以固定間隔將晶圓接在一起, 並可選擇在接合晶圓之間形成一個不透氣室; 第2至4圖料示了本發明各項實施财,兩塊基板於 接合前後的一對部分橫截面圖; 第5a及5b圖均繪了本發明其中一項實施例中,兩塊基 15 板於接合前後的部分橫截面圖; 第6a及6b圖均繪了本發明其中一項實施例中,兩塊基 板於接合前後的部分橫截面圖; 第7a及7b圖均繪了本發明其中一項實施例中,兩塊基 板於接合前後的部分橫截面圖; 20 第8圖例示本發明其中一項實施例之流程圖,其可用 以形成第1 - 7圖中所示之結構。 t實施方式3 較佳實施例之詳細說明 本發明係利用可能含有一種或更多種成分的一個接合 1253698 玖、發明說明 結構將基板接在-起,該接合結構可於某種變形條件下, 在相鄰基板間產生變形直到基板接在一起為止。接合結構 可選擇性地設計成在接合基板<間形成一個不彡氣室。接 合結構可包含-個較弱成分,亦可包含一個較強成分,可 5選擇將較弱《分設計成當其變形時至少有一部分形成了不 透氣室。較弱成分比較強成分更容易冑形,較弱成分之組 成材料的強度及熔點兩者、或其中任何一方均比較強成分 之組成材料還低。另外,較弱與較強之成分若以相同材料 或具有相同強度之材料製成,則較弱成分之橫截面積會小 10於較強成分之橫截面積。當接合結構被壓縮於相鄰基板間 時’其所承受之變形條件可能包括了溫度及壓力兩者、或 其中任何一方的變化。雖然接合結構之上方而非下方在變 形條下會變形,接合結構之較弱成分於變形條件下會產生 變形,而較強成分不會變形或其變形量遠小於較弱成分。 15 於接合程序之前,其中一塊或更多塊基板内部或上面 可能製作了多個積體電路,根據範例,其中一塊或更多塊 基板可以是一塊經過微電子元件製作程序之半導體晶圓, 以在其中一部分上面形成多個CMOS電路。於製作時,可 將多塊晶圓接在一起,接著將已接合之晶圓切割、打線及 20進行最後的封裝程序,以形成如微機電系統(MEMS)之類 的電氣兀件。利用本發明實施例所形成之“£“8元件的範 例包括場發射顯示元件、加速計、測輻射熱計、反射鏡陣 列、光學開關、壓力計、如原子解析度儲存裝置之類的記 憶體儲存裝置、渦輪引擎燃燒室、以及燃燒室。 1253698 玖、發明說明 據觔述之範例及說明’第1圖繪示了 一部分之電氣 元件100,其包含一部分下文稱為晶圓1〇2之半導體晶圓, 省曰曰圓102乃接至下文稱為晶圓1〇4之半導體晶圓的其中一 #刀,每片晶圓内均製作了多個CM〇s電路1〇6。晶圓1〇2 5 、1〇4之間可形成多個電氣接點。晶圓102、104係利用一 個接合結構接在一起,接合結構lu包含一個較弱成分和 個可選擇使用之較強成分。接合結構丨丨丨之較弱成分於 預定艾形條件下會變形,而接合結構丨丨丨之較強成分於預 定變形條件下不會變形。繼晶圓接合程序之後,可將晶圓 10片102 104製作成使晶圓102、104中的CMOS電路106透過 晶圓102、104上面之電氣接線或交線(未示出)形成各種不 同通電狀態。 若如預期,則第1圖中所示之接合結構i i i可選擇性地 設計成在預定變形條件下,使接合結構U1於已接合晶圓 15 ι〇2、ι〇4間形成一個不透氣室109。雖然不需利用接合結 構111界定並形成密封的一個不透氣室1〇9,但其仍可如此 使用。在本發明的一個實施例中,使用接合結構lu形成 一個密封的不透氣室109,該密封可由第一種材料之接合 結構111中的内含物所形成,該材料一旦熔化即潤濕各晶 20圓102、1〇4之表面區域。晶圓102、104上之已濕潤表面區 域可鄰接第二種材料,其於第一種材料被熔化時並不會潤 濕組成晶圓102、104之表面的第二材料。一般而言,這些 晶圓102、104之濕潤及未濕潤表面可選擇性地限制接合結 構111之溶化或液態材料的流動。根據範例,可使用二氧 10 1253698 玖、發明說明 化矽控制接合基板表面上熔化金合金之流動。當熔化之金 -金在以一氧化石夕邊緣所界定之區域内凝固時,可形成一 個密封的不透氣室109。 於本發明之另一實施例中,接合結構丨丨丨可由一種部 5分熔化的密封基材組成,該基材具有密實之焊錫或銅焊合 金,作為非變形材料。可選擇焊錫或銅焊合金使熔化部分 在密封與密封基底之間形成接合時維持合金密度至少大約 百分之九十(90%)。當晶圓102、104高於密封基材之熔化 溫度時,一部分的密封基材會熔化,以形成一個焊錫/銅 1〇焊接點。熔融密封基材之流動可藉使熔融基材不會受潮之 材料包圍著密封基材而加以控制。接合期間作用於接點上 之壓力範圍約小於300 Mpa,其中形成密封之時間乃小於 1000小時,而密封可於大約攝氏2〇度至大約攝氏15〇〇度的 一個溫度範圍内形成。根據範例,合金可由大約攝氏4〇〇 15 度下形成之含有大約百分之五矽的黃金(Si5wt%Au)所組成。 接合結構可呈現各種不同之形式,例如第2-4圖中所 示,其中在左邊之’施力前,圖示中與於右邊之,施力後,圖 示中,施以作用力F於各晶圓102、104表面上。,施力後, 圖示緣示了晶圓102、104之間的接合結構經過壓縮之結果 20 。’施力後’圖示係表示接合結構之變形、晶圓1 〇2、104上 的對置面之間的一個均勻預定間隙之完成、以及晶圓102 、104之接合。’施力後’圖示可選擇性地表示使用已變形之 接合結構,以在晶圓10 2、10 4之間形成一個密封的不透氣 1253698 玖、發明說明 於第2圖中’有一個較弱的接合結構1 〇8壓縮於晶圓 102、104之間。當較弱的接合結構1〇8變形時,作用力卩會 分佈於晶圓102、104上之對置面的逐漸增大表面區域,以 有效地降低作用在較弱接合結構1 〇8上面之壓力。於一預 定壓力下,較弱接合結構108之材料性質會產生阻力以防 止進一步變形,而使晶圓1 〇2、1 〇4之間的間隙被固定在如 第2圖中所示之預定距離。另外,可於壓縮期間將晶圓丄〇2 、104加熱至較弱接合結構108内含材料之熔點附近。當達 到晶圓102、104之間的預定間隙時,可降低晶圓1〇2、1〇4 10 15 20
之溫度,使較弱之接合結構1 〇 8凝固而不再變形。此外, 作用力F或溫度可依預定順序變化,以達到晶圓丨〇2、^ 之間的預定間隙,而使較弱接合結構1〇8不再變形。 第3圖繪不了中間具有一個較弱接合結構1〇8之晶圓
102、104於施力4 ’與’施力後,的圖示。較弱接合結構1〇8 之頂面的第-寬度小於頂面下方之第二寬度並將固定力 F作用於曰曰圓1〇2、1〇4上之各表面,以壓縮晶圓1〇2、1〇4 之間的較弱接合結構1G8。當較弱接合結構⑽變形時,作 用力F乃/刀佈於頂面之第一表面區域上。變形量一旦達到 第二寬度時’❹力F將分佈於增大的表面區域上,而在 車乂弱接口、、、口才冓108上面形成極小之壓力。較弱接合結構1〇8 之材料1±貝會產生阻力以防止進一步變形,而使晶圓⑽ 104之間的間隙被固^在如第3圖中所示之預定距離。另 外,可於壓縮期間將晶圓1〇2、1〇4加熱至較弱接合結構 内“才料之熔點附近。當達到晶圓之間的預 12 1253698 玖、發明說明 定間隙時,可降低晶圓1〇2、104之溫度,使較弱之接合結 構108凝固而不再變形。此外,作用力f或溫度可依預定順 序變化,以達到晶圓102、1〇4之間的預定間隙,而使較弱 接合結構10 8不再變形。第4圖例示了本發明之另一實施例 5 ,其中在較弱接合結構1〇8之變形期間,壓力及表面積的 量係使用一個連續的階梯函數。 弟5a-5b圖分別緣示了,施力前,圖示中之電氣元件5〇〇 與完成電氣元件500之壓縮後、示於,施力後,圖示中的電氣 元件502。元件502具有晶圓102、104,晶圓之間則有一個 1〇接合結構,其包括一個接合環116、一個接合點12〇及一個 隔離觸點122。每塊晶圓102、1〇4内均製作了多個CM〇s電 路106。隔離觸點122位於晶圓104上面及位於同樣亦在晶 圓104上面的接合點120下方,如第5b圖中所示,令接合環 116及接合點120兩者均變形,以將晶圓1〇2、1〇4接在一起 15並間隔預定的一個間隙。接合環116與接合點120可選擇性 地設計成在變形時形成一個不透氣室(未示出)。變形過程 係持續至達預定之變形條件為止,此時晶圓片1〇2、1〇4被 刀開預定之間隙。本文中,當組成接合環116與接合點12〇 之材料抵抗進一步變形時,即出現預定之變形狀態,隔離 20觸點U2可能因壓縮而變形,但不一定。 晶圓102上面有一層黏合層114,而黏合層114上面有 層擴散阻障層112。擴散阻障層丨12乃防止材料擴散至黏 口層114與晶圓102中,黏合層114則附著於晶圓1〇2上。位 於晶圓104與隔離觸點122上面之擴散阻障-黏合層118可防 13 1253698 玖、發明說明 止材料擴散至晶圓1〇4中或將接合點12〇黏著於隔離觸點 122上。隔離觸點122係位於晶圓1〇4上方且位於擴散阻障_ 黏合層118下方。 組成接合點12 0之材料其熔點或強度可低於組成隔離 5觸點122之材料的熔點或強度。組成接合環116之材料可能 含有一種或更多種成分,其與組成接合點12〇之材料具有 相同或較低的熔點或強度。當接合環116與接合點12〇係由 κ金或其之合金所組成時,黃金會通過界面而互相擴散, 以形成較堅固之接合。亦可使用其它性能類似之材料,以 1〇及在低於大約攝氏500度之溫度範圍内具此性能之材料, 而使晶圓102、104上面之任何<^乂〇8電路均不會受損。組 成接合點120之材料比組成隔離觸點122之材料更易變形, 雖非必要,但隔離觸點122通常係由介電材料組成,例如 濕式或乾式二氧化矽(Si〇2)、含有氮化矽之氮化物材料、 15四乙基氧矽烷(Si_〇C2H5)4)(TEOS)、硼磷矽酸鹽玻璃 (BPSG)、磷矽酸鹽玻璃(PSG)、矽酸硼玻璃(BSG)、氧化 物-氮化物-氧化物(ΟΝΟ)、聚醯胺薄膜、五氧化鈕(Ta2〇^ 、電漿輔助氮化碎(P-SiNx)、氧化鈦、氮化氧、氧化鍺、 方疋塗式玻璃(SOG)、含有沉積氧、生長氧等任何化學氣相 20沈積(CVD)介電質或類似之介電材料。接合點12〇與接合環 116兩者均可由黃金或其之合金所組成。 第6a-6b圖分別繪示了,施力前,圖示中之電氣元件6〇〇 與完成電氣元件600之壓縮後、示於,施力後,圖示中的電氣 元件602。每個元件均具有晶圓102、1〇4,晶圓之間則有 14 1253698 玖、發明說明 一個接合結構’其包括一個接合環116、一個接合點120及 一個隔離觸點122。隔離觸點122位於晶圓1〇4上方、擴散 阻障-黏合層118下方及接合點12〇下方。如第讣圖中所示 ’接合環11 ό及接合點120兩者均受到變形,而將晶圓1 〇2 5 、104接在一起並間隔預定的一個間隙。所形成之接合結 構可選擇性地設計為形成一個封閉區、不透氣室或氣密封 區(未示出)。接合結構之變形過程可持續至達預定之變形 條件為止,本文中,當組成接合環116與接合點12〇之材料 抵抗進一步變形時,即出現預定之變形狀態,隔離觸點 10 122可能因壓縮而變形,但不一定。 第7a-7b圖分別繪示了,施力前,圖示中之電氣元件7〇〇 與το成電氣元件700之壓縮後、示於’施力後,圖示中的電氣 元件702。母個元件均具有晶圓1 、丨⑽,晶圓之間則有 一個接合結構,其包括一個接合環116、一個接合點12〇及 15 一個隔離觸點122。隔離觸點122位於晶圓1〇4上方與擴散 阻障-黏合層118及接合點120下方。有一種利用擴散或熔 化所形成之合金126、例如共晶合金或金屬間矽化物合金 ,於接合點120變形時由接合環116與接合點12〇形成,然 而亦可利用溫度或壓力變化形成合金126。根據範例,接 2〇合%116可由黃金或金合金組成,而接合點120可為黃金、 矽、或金薄膜疊層。晶圓1〇2、1〇4之間經過壓縮、接合點 1201過’交形、以及合金126形成之後晶圓即接 在一起亚間隔預定的一個間隙,而變形過程乃持續至達預 疋之變形條件為止,本文中,當合金126變形且組成接合 15 1253698 玖、發明說明 點120之材料抵抗進一步變形時,即出現預定之變形狀態 。隔離觸點12 2可能因壓縮而變形,但不一定。製造過程 與接合結構可選擇性地設計成至少部分地利用接合環i! 6 、合金126、及已變形之接合點12〇形成一個密封區、不透 5 氣室或氣密封。 分別示於第5b、6b及7b圖之電氣元件502、602及702 可用以製造MEMS元件,第8圖中繪示了一個依此方式製 作之程序800。在第8圖之步驟802中,於即將接在一起之 基板中製作若干積體電路(1C)。在步驟8〇4中,於其中一塊 10或更多塊即將接在一起之基板上面形成含有一種或更多種 成分的一個接合結構。於步驟8〇6中,將接合結構壓縮於 相鄰基板之間而達到變形狀態,達到變形狀態之後,即完 成了基板之間的接合。所形成之接合結構可選擇性地在已 接合基板之間形成一個封閉區、不透氣室或氣密封區。接 15合基板之間可能因變形而存在著預定的間隙或距離,接合 基板之間亦可形成若干條電氣接線。於基板接合步驟之後 ,在步驟808中,接合基板進行包括切割、打線、及最後 封裝等程序。可選擇在步驟81〇中實施元件或晶粒測試。 應該瞭解的是,除了本發明上述之接合基板實施例外 2〇 ,本發明亦適用於其它接合基板技術,例如封裝於密閉環 竟或氣抬封環境中的晶粒及利用前述製程所形成之 凡件,包括安全氣囊上之應用、場發射顯示元件、加速計 、測輻射熱計、反射鏡陣列、光學開關、壓力計、如原子 解析度儲存裝置之類的記憶體儲存裝置、職引擎燃燒室 16 1253698 玖、發明說明 、以及燃燒室。 將基板接在一起的程序可包含類似退火程序這種熱處 理,其可在大約攝氏450度或以下之溫度中進行。可使用 一個退火室完成接合程序。雖然本發明之實施例未必使用 5接合程序,但其仍可能改變或使溫度成,斜坡,狀。藉將接 合或退火程序之溫度維持低於大約攝氏45〇度,則任何已 接合基板中的CMOS電路應不會受損。 於接合程序中,可在大約零M Pa至大約3〇〇 Mpa的壓 力下將基板壓在一起,以於其間形成接合。於電氣元件正 10 $運作期間,若能相鄰基板能保持對齊,則接合,,足以,,達 到本發明之目的。於接合程序之後,接合應足以維持已接 合基板之連接與對齊,以及在各基板之積體電路間形成一 個電氣接點。熟悉技術者應該暸解,各種不同之尺寸、材 料、溫度、時間、以及壓力均可用以完成本文所發表之元 15件、結構及程序,並可使用各種不同之加工設備,於半導 體製程中製作本發明之實施例。 、本發明可以其它特定形式具體實現,並不會偏離其精 神或基本特性。所述之實施例僅為例示用,不應構成限制 ’且必須做全面性考慮。因此,本發明之範圍係根據依附 20項專利申請範圍,而非前述之說明。所有在依附項申請專 利範圍内之目的及等值範圍内的變更必須含括在其之範圍 内。 式簡單說明】 第1圖緣示了本發明其中一項實施例中,將兩塊晶圓 17 1253698 玖、發明說明 接在起日守的橫截面圖,每塊晶圓中均已製作了多個積體 電路’其中有_個接合結構以固定間隔將晶圓接在一起, 並可選擇在接合晶圓之間形成一個不透氣室; 弟2至4圖均綠示了本發明各項實施例中,兩塊基板於 接合前後的一對部分橫截面圖; 第5a及5b圖均緣了本發明其中一項實施例中,兩塊基 板於接合前後的部分橫截面圖; ,兩塊基
第6a及6b圖均繪了本發明其中一項實施例中 板於接合前後的部分橫截面圖; ,兩塊基 第7a及7b圖均繪了本發明其中一項實施例中 板於接合前後的部分橫截面圖; 第8圖例示本發明其中一項實施例之流程圖,其可用 以形成第1 -7圖中所示之結構。 【圓式之主要元件代表符號表】 100、500、502、600、 114…黏合層 602、700、702…電氣元件 102、104···晶圓 106",CMOS 電路 108···弱接合結構 109…不透氣室 111…接合結構 112…擴散阻障層 116···接合環 118···擴散阻障_黏合層 120…接合點 122···隔離觸點 126…合金 800…製程
18

Claims (1)

1253698 拾、申請專利範圍 1. 一種電氣元件(100、502、602、702),其包括有多個 分別製作於第一基板(102)中的積體電路(1〇6),其中 第一基板係利用在上方而非下方會變形的一個接合結 構(111)接至第二基板(104),變形條件之選擇包括: 5 來自弟一及弟一基板(102、1〇4)之對置面的一個 預定壓力;及 來自第一及第二基板(102、104)之對置面的溫度 與壓力之預定組合。 2·如申請專利範圍第1項之電氣元件(1〇〇、502、602、 10 702),其中該接合結構更包括於變形條件下會變形之 第一材料(120)及第二材料(122),其: 與第一及第二基板(102、104)的對置面接觸;並且 當其在變形條件下並不會變形。 3·如申請專利範圍第2項之電氣元件(1〇〇、502、602、 15 702),其中第一材料及第二材料(120、122)於變形條 件並不會變形,其材料特性之選擇包括: 分別為較低及較高的強度;及 分別為較低及較高的熔點。 4· 一種電氣元件(502、602、702),其包括有多個分別製 20 作於第一基板(1〇2)中的積體電路(106),其中第一基 板係利用一個接合結構(m)接至第二基板(104),該 結構具有一個位於第二接觸結構(120或122)上面的第 一接觸結構(12〇或122),其中: 每個第一及第二接觸結構(120或122)均與第一及 19 1253698 拾、申請專利範圍 第二基板(102、104)上之對置面接觸; 第一及第二接觸結構(120或122)其中一個而非兩 者於某狀態下會變形,該狀態之選擇包括: 第一及第二基板(102、104)之對置的一個預定壓 5 力;及 弟一及弟一基板(102、104)之對置面的溫度與壓 力之預定組合。 5·如申請專利範圍第4項之電氣元件(502、602、702), 其中第一及第二接觸結構(120或122)之其中一個所含 10 材料的強度係比第一及第二接觸結構(120或122)之中 另一個所含材料的強度還高。 6· 一種電氣元件(502、602、702),其包括有: 一部分具有多個CMOS電路(106)及第一表面之第 一半導體晶圓(102); 15 一部分具有多個CMOS電路(106)及第二表面之第 二半導體晶圓(104); 一個介於第一與第二表面之間的界面,該界面包括: 一個位於第一表面上之隔離觸點(122); 一個位於第二表面上之接合環(116); 20 一個位於隔離觸點(122)與接合環(116)之間的接 合點U20); 其中: 接合點(120)於第一與第二表面之間具有可變厚度; 接合點(120)係接至接合環(116);以及 20 1253698 拾 、申請專利範圍 接合點(12 0)於變形條件下會變形,變形條件之選 擇包括: 來自第一及第二表面的一個預定壓力;及 來自第一及第二表面之溫度與壓力的預定組合;
隔離觸點(122)於變形條件下並不會變形。 一種電氣元件(502、602、702),其包括有: 一部分具有多個CMOS電路(1〇6)及第一表面之第 一半導體晶圓(102); 10 一部分具有多個CMOS電路(1〇6)及第二表面之第 二半導體晶圓(104); 介於第一與第二表面之間的界面,該界面包括: 一個位於第一表面上之隔離觸點(122); 一個位於第二表面上之接合環(116); 15 一個與隔離觸點(122)及接合環(116)接觸之接合 點(120); 其中: 接合點(120)於第一與第二表面之間具有可變厚度; 接合點(120)係接至接合環(116);以及 20 接合點(120)於變形條件下會變形,變形條件之選 擇包括: 來自第一及第二表面的一個預定壓力;及 來自第一及第二表面之溫度與壓力的預定組合; 隔離觸點(122)於變形條件下並不會變形。 8. 一種製造電氣元件(100、502、602、702)之方法,該 21 1253698 拾 、申請專利範圍 方法包括: 於第一及第二基板(102、104)之中至少一個上面 形成一個接合結構(111),每塊基板内均製作了多個積 體電路(106); 10 壓縮第一與第二基板(102、104)之對置面間的接 合結構(111),而將變形條件施加於接合結構(lu)上 ,使接合結構(111)變形直到接合結構(111)將第一與 第二基板(102、104)接在一起為止,其中接合結構 (111)之上方而非下方於變形條件下會變形,變形條件 之選擇包括: 於接合結構(111)上面之第一及第二基板(102、 104)的對置面之預定壓力;及 於接合結構(111)上面之第一及第二基板(102、 104)的對置面之溫度與壓力的預定組合。 15 9· 一種製造電氣元件(502、602、702)之方法,該方法包 括有: 於一部分内部製作了多個CMOS電路(106)之第一 半導體晶圓(102)上面形成一個接合環(116); 於一部分内部製作了多個CMOS電路(106)之第二 半導體晶圓(102)上面形成一個隔離觸點(丨22); 於隔離觸點(122)上及部分第二半導體晶圓(1〇4) 之表面上形成一個接合點(12〇); 將接合環(116)壓著接合點(12〇)而使接合點(120) 變形直到: 22 1253698 拾、申請專利範圍 接合點(120)接於接合環(116)為止;及 部分之第一及第二半導體晶圓(102、104)所承受 之變形條件係選自包括: 介於接合環(116)與接合點(12〇)間之界面處的一 5 個預定壓力;及 接合環(116)與接合點(12〇)間之界面處的溫度與 壓力之預定組合; 其中隔離觸點(122)並不因變形條件而變形。 10· 種製造電氣元件(5〇2、602、702)之方法,該方法包 10 括: 於一部分内部製作了多個CM〇S電路(1〇6)之第一 半導體晶圓(102)上面形成一個接合環(116); 於一部分内部製作了多個CM〇s電路(1〇6)之第二 半導體晶圓(102)上面形成一個隔離觸點(122); 15 於隔離觸點(122)上面形成一個接合點(120);以及 將接合環(116)壓著接合點(12〇),而使接合點 (120)變形直到:接合點(12〇)接於接合環(116)為止;及 部分之第一及第二半導體晶圓(1〇2、1〇4)係處於 變形條件下,此時隔離觸點(122)並不會變形,該變形 2〇 條件之選擇包括: 介於接合環(116)與接合點(120)之間的一個預定 壓力;及 接合環(116)與接合點(120)之間的溫度與壓力之 預定組合。 23
TW092100815A 2002-04-01 2003-01-15 Electrical device and method of making TWI253698B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/114,392 US6969667B2 (en) 2002-04-01 2002-04-01 Electrical device and method of making

Publications (2)

Publication Number Publication Date
TW200305232A TW200305232A (en) 2003-10-16
TWI253698B true TWI253698B (en) 2006-04-21

Family

ID=28041043

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092100815A TWI253698B (en) 2002-04-01 2003-01-15 Electrical device and method of making

Country Status (4)

Country Link
US (1) US6969667B2 (zh)
EP (1) EP1351285A3 (zh)
JP (1) JP2003309245A (zh)
TW (1) TWI253698B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030119278A1 (en) * 2001-12-20 2003-06-26 Mckinnell James C. Substrates bonded with oxide affinity agent and bonding method
US6871942B2 (en) * 2002-04-15 2005-03-29 Timothy R. Emery Bonding structure and method of making
US7396741B2 (en) * 2002-04-15 2008-07-08 Schott Ag Method for connecting substrate and composite element
DE102005001449B3 (de) * 2005-01-12 2006-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen eines vorgegebenen Innendrucks in einem Hohlraum eines Halbleiterbauelements
FR2890067B1 (fr) * 2005-08-30 2007-09-21 Commissariat Energie Atomique Procede de scellement ou de soudure de deux elements entre eux
US7948034B2 (en) * 2006-06-22 2011-05-24 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor bonding
FR2935537B1 (fr) * 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
SE537499C2 (sv) 2009-04-30 2015-05-26 Silex Microsystems Ab Bondningsmaterialstruktur och process med bondningsmaterialstruktur
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US8378490B2 (en) * 2011-03-15 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor apparatus including a metal alloy between a first contact and a second contact
US8900906B2 (en) 2012-03-08 2014-12-02 Robert Bosch Gmbh Atomic layer deposition strengthening members and method of manufacture
TWI476839B (zh) * 2012-07-06 2015-03-11 Univ Nat Chiao Tung 晶圓次微米接合方法及其接合層
US9199838B2 (en) 2013-10-25 2015-12-01 Robert Bosch Gmbh Thermally shorted bolometer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831507B1 (zh) * 1969-07-10 1973-09-29
US6252229B1 (en) * 1998-07-10 2001-06-26 Boeing North American, Inc. Sealed-cavity microstructure and microbolometer and associated fabrication methods
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP4420538B2 (ja) * 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー(シンガポール)プライベート・リミテッド ウェーハパッケージの製造方法
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
CN1498417A (zh) * 2000-09-19 2004-05-19 纳诺皮尔斯技术公司 用于在无线频率识别装置中装配元件和天线的方法

Also Published As

Publication number Publication date
JP2003309245A (ja) 2003-10-31
EP1351285A3 (en) 2006-12-27
EP1351285A2 (en) 2003-10-08
TW200305232A (en) 2003-10-16
US6969667B2 (en) 2005-11-29
US20030183307A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
TWI253698B (en) Electrical device and method of making
US8304861B2 (en) Substrate bonding with bonding material having rare earth metal
US6793829B2 (en) Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
JP4495711B2 (ja) 機能素子及びその製造方法
US7628309B1 (en) Transient liquid phase eutectic bonding
EP2425450B1 (en) Bonded wafer structure and wafer bonding process
JP2003243550A (ja) 低温の酸化防止ハーメチックシーリング方法
US20050257877A1 (en) Bonded assemblies
US20130285175A1 (en) Micromechanical component and method for manufacturing a micromechanical component
JP2006525133A (ja) 集積回路要素の真空パッケージ製造
JP2006173557A (ja) 中空型半導体装置とその製造方法
CN106414884A (zh) 具有金属外围边缘密封的真空绝缘玻璃(vig)单元和/或制备其的方法
EP2363373A1 (en) Bonding process for sensitive micro-and nano-systems
EP2399864B1 (fr) Procédé de scellement de deux éléments par thermocompression a basse température
US6939778B2 (en) Method of joining an insulator element to a substrate
US20120299128A1 (en) Method of bonding semiconductor substrate and mems device
Cheng et al. Localized bonding with PSG or indium solder as intermediate layer
US8592285B2 (en) Method of bonding semiconductor substrate and MEMS device
US20030119278A1 (en) Substrates bonded with oxide affinity agent and bonding method
JP2022511175A (ja) 熱圧着接合、共晶接合および半田接合を使用した、マイクロマシンpMUTアレイおよびエレクトロニクスのための統合技術
JP2012049298A (ja) 多孔質金属を電気的接続に用いたデバイス、及び配線接続方法
US5736607A (en) Hermetically sealed dies and die attach materials
WO2024134059A1 (fr) Procédé de scellement eutectique de deux substrats
WO2012023899A1 (en) Hermetic seal and method of manufacture thereof
JP4088438B2 (ja) シリコン部材の接合方法及びシリコンデバイス

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees