TWI249825B - Multi-chip stacked package for preventing chip cracks - Google Patents

Description

1249825 九、發明說明： 【發明所屬之技術領域】 本發明係有關於-種多晶片堆4構裝結構，尤指1 :用於卡式電子裝置中’並防止晶片破裂之多晶 裝結構。 $ 【先前技術】 為因應電子產品高功能性之需求，於是多晶片半 眷古上、p，運而生，又為因應電子產品輕薄短小及高容量、 N效率寺f求’ H)此將複數晶片以堆疊 封裝件的多晶片堆叠構裝方法幾乎已成為黏晶片（Dr 即二)的t準製程’例如，記憶卡的多晶片堆疊構裝結構， 二：制曰曰片為第二晶片並以記憶晶片為第一晶片，而將 控制晶片堆疊於号Γ 9 ρ θ μ η二也 …亥6己丨思曰曰片之上，以取代傳統將控制晶片 心思晶片置於同一平面之結構，因而縮小記憶卡之體積。 •多晶=疊== 严%小產品體積，更將該基板、晶片的 Ί '、以鈿小產品體積並減輕產品的重量，而此習知 =晶片堆疊财結構，如第1Α^β圖所示 ^堆疊财結構之剖面圖及構成元件相對設置位置示音 二該多晶片堆叠構裝結構主要係包括:具有第一表面： =二 12之基版（subst崎）u，且於該基板η絮 :面112上形成有複數個例如金手指（Gold finger)之電 ''接墊12;黏接於該基板u第 性連接塾U形成電性連接關係之第一晶片13 ’其中— 18406 5 1249825 ，輕薄短小之卡式電子裝置（例如 晶片13係對應接置於該基板第二表面了 12位置上方之基板第-表面⑴上；及以堆之^生連接塾 “-晶片U上且與該電性 ：，黏接於 之第二晶片14。 2形成電性連接關係 另明翏閱第2圖所示，係為前 構於進行封裝製程時封她_方向： = :=结 置示意圖，於該多晶騎件之相對位 11厚度變薄，以Μ千 因基板（substrate) 板連接塾12係凹陷於覆蓋於該基 乂之拒鋅層16平面，而使該電性連接墊12處;^ := 態，而第-晶…接於該基板二 模、、ά 12之另一表® ’’因此於灌膠製程中，封裝樹脂 = 之樹脂注4力施於第—晶片13時，即會因 :弟-晶片U所黏接之基板n另一面所佈設的電性連接 1严懸空而使總受力不均勾’而容易造成第一晶片。的 破衣，亦即，當該封裝樹脂由㈠及。等方向流入，該^ c方向之封裝樹脂會沿著該第二晶片14的邊緣改變模流方 =(如圖中箭頭a'及b'所示）’而使該a、bh等方向之 杈机匯集於該第一晶片13上未接置第二晶片14之空曠 亦即該模流壓力即集中於該第一晶片13上未接置第二 曰曰片14之空曠處（通常即為電性連接墊12之上方），而由 =忒電性連接墊12係相對處於懸空狀態，故而容易導致該 第晶片13受力過大且不均勻而產生破裂S。此外由於第 ―曰曰片14的干涉，可能使該樹脂模流（molding flow)產生 18406 1249825 ^而造成封裝樹脂成型後殘留有氣洞（v〇id)，而易使封 續熱處理製程中發生氣爆（~_)現象，嚴重 〜曰產品品質及良率。 【發明内容】 蓉於以上所述習知技術之門 在提供-種防止晶片破二:1片 =明之主要目的係 變封裝樹腊模流（_ngl:=财 集中於晶片之_，而可避：:二避免該㈣力 .品之品質。 j避免5亥阳片破裂，提昇封裝產 本發k再-目的録提供—㈣止W破裂之多 :片堆疊構I結構，藉由改變縣樹脂模流方向，以有效 =晶=的干涉，防止氣洞（vold)形成於封裝膠體中，避 舍生亂爆（popcorn)現象，而維持封裳產品品質及良率。 上揭之目的’本發明係揭露一種防止晶片破裂 :::叠構裝結構，主要包括有：基版（—_)， 1 :::赵弟：表面與第二表面，於該基板第一表面上係佈設 =千之鮮線鲜塾（b〇nding pad)，並於該基板第二表面佈 ;又:性連接墊(terminal) ’其中可藉導電通孔(c〇nd ίΓ連電rrerconnectlng Wlres)電性連接該鲜線 ，、屯随連接墊；至少一第一晶片，其具有作用表面 (CtlVe Surface)及相對之非作用表面（N〇n_active Surface),以藉由非作用表面接置於該基板之第一表面上. 至少一第二晶片，其具有作用表面及相對之 以藉由該非作用表面黏接至該第-晶片之作用表面=面以 18406 7 1249825 及至少—阻稽件，係接置於 — 置第二晶片之空瞎區，且相對：曰曰片之作用表面上未接 模流所匯集之位置。 十應於戎弟二晶片處而於封裝 該阻擋件係可例如 矽晶塊等物件，者铁亦^rr；茱二片（dummy山e)、金屬塊、 為且恭 田…、7、。因應貫際電性需求或功能設士十而 〜、二=:巧式或被動式半導體元件。… 物之多晶片堆二 ;::::=向接置叫藉二變 广Μ力集中於該第—晶片上未接置第二晶片之二免 :第尤=為f空礦處位於基板電性連接墊上方，二免 ί的干= 壓力而產生破裂，並能有效降低第二晶 =干涉，防止氣洞（VGld)形成於封裝膠體中，避免曰 乳爆（Pope —現象，而提昇封裝產品之 又 【實施方式】 、Γ义千 以下係藉由特定的具體實施例說明本 式，熟習此技藝之人士可由本說明書所揭 ：：： =二之其他優點與功效。本發明亦可藉二同 貫域加以施行或應用，本說明書中的各項細節亦 可基於不_點與應用，在不㈣本發明之 種修飾與變更。 π 口 請參閱第3及4圖，係為本發明之防止晶片破裂 晶片堆疊構裝結構之剖面圖以及構成元件相對設置位置 圖’將以此二圖配合詳細說明，敘述本發明之防止晶片破 18406 8 1249825 :之夕片堆疊構裝結構的較佳實施例。其中，須注意的 =之：：：式均為簡化之示意圖，僅以示意方式說明本發 本：構。因此，在該等圖式中僅顯示與本發明有關 及戶 1顯示之元件纟非以實際實施時之數目、形狀、 寸比例加讀製，其實際實施時之數目、形狀及尺 丁比例為一種選擇性 Μ 複雜，於此合先敘明/又。，〃元件佈局形態可能更為 堆疊:二ΓΓΓ，本發明之防止晶片破裂之多晶片 且有第丰 要係包括有：基版（substrate) 21，1 ，、有罘一表面211盥第—本 八 212上形成有複數個電性連2 ’於該基板21第二表面 輸入/輸出端，於該 2’以作為該基板之電性 墊210;第一曰# μ 弟—表面211上形成有銲線銲 上且-二板=黏接於該基板21第-表面如 一 1 g形成電性連接_，& μ 日日片23與該基板21係 ，、甲。亥弟 I第二晶片24，係㈣#方相接=料^作電性連接； 基板銲線銲墊2 i 〇形成電^ H二” 3且與該 與該基板21係可藉由第二 /’、，、中5亥第二晶片24 件2 5，係接置於該第—f / ^ 2 8作電性連接；以及阻擋 晶片24處於封裝模流所匯集位^之空_且相對於第二 :基版21係具有第—表面21; 相對之第二表面212，於該 /、3弟表面211 銲線銲墊21〇,於該基板21 :面^11上形成有複數之 連接塾仏該電性連接塾22 ^如表為面^上則形成有電性 為端子（tenninai) 18406 1249825 等，主要係作為該基板與外界之電性# λ b t ^ „ 22 # ^ ^ ^ ^ ^ ^ ^ ^ 稽田通孔或連通電 等鋅線銲墊2H)電性連接。由於 4(未圖不）與该 ^ m j, ^ 、以V包通孔或連通電路之 。又置為白知者，故在此不予圖示及贅述。 片 232 W八有作用表面231及相對之非作用表面 第一 231上形成有複數料加，用以透過該 2鋅線27而電性連接至該基板第一表面上2ιι之 墊…，而該非作用表面加與該基板^之第一表面川 係可以，黏劑（adhesive)(未圖示）黏接。 乂 第日日片24例如為控制晶片（c〇ntr〇Her 箄，且 有作用表面241及相對之韭你田主工， ）寺具 丨之非作用表面242,該作用表面241 心成有複數銲墊243,用以透過該第二料Μ 接至該基板第_ #而 f ^ 銲線銲墊21G，而該非作用 ^ ^至该弟一晶片23之作用表面231上不影響該 弟一晶片23之銲㈣3佈局之區域，並使該 ^/ 之銲墊233不為該第二晶片2〇斤覆蓋。 該阻擋件25係可例如為廢棄晶片（d_ydie)、金 塊、石夕晶塊等物件，當然亦可因應實際電性需求或功能設 °十而為具電性作用功能之主動式或被動式半導體it件，1 =妾置至該第一晶片23之作用表面231上空礦區，且相對 二晶片24處於封裝模流所匯集之位置，而不影響該第 之杯墊233之佈局區域，使該第一晶片23之益B 墊233不為該阻擋件25所覆蓋。 、干 18406 10 1249825 對-4圖所不’係為該第二晶片24與阻揚件25相 又置於該第-晶片23位置上之關係圖，其中該第一曰片 24係可例如設置於該第—曰片2λ卜夕 甲玄弟一日日片 ^ 弟日日片23上之一端，而該阻擋件 浐、°又置於5亥弟一晶片23上相對於該第二晶片24之另- 行封裝膠體灌注作業時，封裝膠體係可由該 25: 位置流向阻擋件25之位置，或由該阻擋件 抓向弟二晶片24之位置，且該 曰 之位置係對應❹於基板 ^ 核擋件25 1圖式巾雖細讀件25=—^^性連接墊22上，本 一 千5接置於该電性連接墊22上作# :;二而製Γ中太亦可將第二晶片24接置於該電性連接 垩22上，而非以本圖式為限。 牧 凊參閱第5圖，传顧+ 士义义αα 片堆編结構於進:二本:=晶片破裂… 元件之相對位置示意圖一封裝樹脂模流方向與各 該封裳樹脂係由等方向流入 封裝樹脂會沿著該第二晶片24 =:向 線前進，使該模流不至匯集 牛25之兩側直 晶片24之空曠區，以減少；弟：广上未接置第二 塾㈣之難力，故;：二， 另外’應注意者係如前所述，該封之/3的破裂。 之由第二晶片24流向_件25外;^之流向除本圖式 第二晶片24，且可選擇該第二晶片24^ ^私件25流向 對應該電性連接墊22位置上方之I叫件25接置於 由前述及圖式的表現，可清反:—表面上。 疋的了解本發明之技術特 18406 11 1249825 徵及其實施的方式，其係於誃曰 於模产方内拉翠 /、日日片之作用表面上相對 瓦稹抓方向接置阻擋件， 泣 耵 壓力集中於該第_曰#去日 义杲极向並避免該模流 係為该空曠區位於基板電 ⑽、尤… 片又桓^力㈣生破裂，並有效降低第二 防止氣洞（VGld)形成於封 干"’ 現象，而提㈣裝產品之品f及良生乳爆（~叫 $ 2之貫施例僅為例示性說明本發明之原理及其功 用於限制本發明。任何熟習此技藝之人 不延背本發明之精神及 料,、+、— 在 變化。ra + 4. 乾可下，對上述貫施例進行修飾與 义化因此，本發明之權龍㈣圍 利範圍所列。 俛乩之甲明專 【圖式簡單說明】 =1A圖係為習知多晶片堆疊構裝結構之剖面圖； =1B圖係為習知多晶片堆疊構裝結構之構成元件相 對故置位置示意圖； 第2圖為習知多晶片堆疊構裝結構於進行封裝 封裝=脂模流方向與各元件之相對位置示意圖；义" 第3圖係為本發明之防止晶片破裂之多晶片堆疊構壯 結構之剖面圖； 衣 第4圖係為本發明之防止晶片破裂之多晶片堆疊構裝 結構之構成元件相對設置位置示意圖；以及 衣 第5圖係顯示本發明防止晶片破裂之多晶片堆疊構聿 結構於進行封裝製程時封裝樹脂模流方向與各元件之相^ 18406 1249825 位置示意圖。 【主要元件符號說明】 11 基板 12 電性連接墊 13 第一晶片 14 弟二晶片 16 拒鲜層 111 第一表面 112 第二表面 21 基板 22 電性連接墊 23 弟一晶片 24 第二晶片 25 阻擋件 210 鲜線焊塾 27 第一銲線 28 第二銲線 211 第一表面 212 第二表面 231 作用表面 232 非作用表面 233 銲墊 241 作用表面 242 非作用表面 243 銲墊 a，b，c 模流方向 a\br 模流方向 e，f 模流方向 13 18406

Claims (1)

1249825 十、申請專利範圍： 1 · 一種防止晶片破裂之容曰 ^ A 夕曰日片堆疊構裝結構，係包扛· 基板，具有第—本0枯· 表面與第二表面，於該基板第一 接墊！^有供該基板與外界作電性輸入/輸出之電性連 至少 一 一 a u Q 日日，一有一作用表面及一相對之非^ 用表面，以藉由該非作用# ^ t之非作 Μ下用表面而接置於該基板之 面上； $ 表 用表^以表相對之非作 用表面上二及 表面而接置至該第-晶片之作 未接置至該第-晶片之作用表面上 於封裝模：集::置區:且相對應咖 2.如申請專利範圍第！項之防止晶片 结構，復包括佈設於該基板第-表面 以供與該第一及第二晶片作電性連接。 .如申請專利範圍第2項之防止晶片 4 =中其中，該電性連_藉由導二二 路之其中一者與該銲線銲墊電性連接。 :申請專利範圍第2項之防止晶片破 構復包括至少一第一鲜線，用以電性連接^ 曰曰片與该銲線銲墊。 5’如申請專㈣2項之防止日^破裂之多晶片堆疊 18406 14 1249825 構衣結構’ 4是包括至少>Irk ffl I'； β=> 又匕祜主少弟一紅線，用以電性連接該第 一曰曰片與該銲線銲墊。 6. 如申請專利範圍第丨項之防止晶片破裂之多晶片堆疊 構裝結構，其中，該第一晶片係為記憶晶片。且 7. 如申請專利範圍第i項之防止晶片破裂之多晶片堆叠 構裝結構，其中，該第一晶片係為快閃晶片。且

8. 如申請專利範圍第丨項之防止晶片破裂之多晶属 構裝結構，其中，該第二晶片係為控制晶片。且 9·如中請專利範圍第1項之防止晶片破裂之多晶片堆疊 構裝結構’其中，該阻播件係為廢棄晶片。 " H).如申請專利範圍第！項之防止晶片破裂之多晶片堆疊 構裝結構，其中’該阻擋件係為金屬塊。

11. 如申請專利範圍第i項之防止晶片破裂之多晶片堆義 構裝結構’其中，該阻擒件係為石夕晶塊。 且 12. 如t請專利範圍第1項之防止晶片破裂之多晶片堆疊 構裝結構，其巾’該_件係為具電性仙功能之主動 式及被動式半導體元件。 13.如申請專利範圍 構裝結構，其中， 14·如申請專利範圍 構裝結構，其中 (terminal) 〇 第1項之防止晶片破裂之多晶片堆疊 該構裝結構係安置於卡式電子裝置中 第1項之防止晶片破裂之多晶片堆疊 ，該基板電性連接墊為電性端子 15 ·如申請專利範圍第i工盲之 乐1負之防止晶片破裂之多晶片堆A 構裝結構，其中，該第-曰H备 且 袭弟一日日片係設置於該第一晶片上之 18406 15 1249825 而而X»玄阻4¾件係設置於該第一晶片上相對於該第二 晶片之另—端，以供後續行封裝膠體灌注作業時，封壯 朦體係可由該第二晶片之位置流向阻擋件之位置。衣 16.如申士請專利範圍第i項之防止晶片破裂之多晶片堆疊 構衣、、。構’其中，該第二晶片係設置於該第一晶片上之 一端，而該阻擋件係設置於該第—晶片上㈣於該第二 端’以供後續行封裝膠體灌注作業時，封裳 膠肢係可由該阻擋件流向第二晶片之位置。 ΙΠΓΓΓ1項之防止晶片破裂之多晶片堆疊 “…構’其中，該接置於基板第—表 位置係對應接置於基板第二表面之 弟—曰曰片 18.如申枝奎衣囬之电性連接墊位置。 申靖專利範圍第！項之防止晶片破 構裝結構，其中，該接置於基 日曰^ 置係對應接置於美板第一面上之阻擋件位 要置於基板弟一表面之電性連接墊位置。

18406 16