TWI248128B - Shallow trench isolation formation method - Google Patents

Description

1248128 五、發明說明（1) 種提昇 本發明有關於-種半導體製程 平整率的淺溝槽隔離區之形成方法。寺巧有關於 近年來，隨著半導體積體電路 所含元件數量的不斷增加，以及元ϋτ之改良，晶片 昇而不斷縮小，例如目前生產^ 、因積集度的提 了次微米以下的範圍、然而元件尺寸如二j;進入 晶片中各個元件仍必須予以適當地絕緣或：的在 良好的元件性質，這方面的技術一 ^方可仔到 _ 议術叙稱為兀件隔離技術 (device isolation technology),其主要目的 件間形成隔離物，並在確保良好隔離效果的情況下，幸1 縮小隔離物的區域，以空出更多晶片面積來容納更多=里 件0 在各種元件隔離技術中，局部矽氧化法（L〇c〇s; local oxidation of silicon)和淺溝槽隔離法（5了1; shallow trench isolation)製程是最常被採用的兩種技 術，尤其是後者具有隔離區域小和完成後仍保持基底平坦 性等優點，更是近來頗受重視的半導體製造技術。 請參閱第1A〜1B圖，以說明傳統上形成淺溝槽隔離區 的製程流程。如第1A圖所示，在一半導體基底1〇上，依序 形成一墊氧化層1 2、一氮化矽層1 4 (作為研磨終止層）以及 一抗反射層1 6以消除於曝光時非預期之反射光。接著，以 微影製程和蝕刻步驟，以形成一淺溝槽丨8。接著，形成一 内襯氧化層20 ( 1 i ner ox i de )以移除餘刻時於溝槽所造 成之缺陷。接著，全面性地沈積氧化層22，以填滿淺溝槽 0503-7156TW ； TSMC2001-Q935 ； Robert.ptd 第4頁 1248128 五、發明說明（2) --- ^，並ί行適用之熱處理程序（例如RTP 4furance )以回 、。接著，參閱第1B圖，使用化學機械研磨法（chemical mechamcai polishing，CMp)以研磨氧化層22，直到其表 面/、研磨終止層1 4等高時為止。最|，將研磨終止層】4移 除。？而，在研磨過程中’由於研磨終止層14 (氮化矽層 與氧化層22之研磨速率選擇比不同（約為i : 3 )，因此 f研磨完畢後，如標號24所示，通f會在氧化層22表面形 ，碟化（D1Shlng)之現象，並影響後續元件之製造以及 有 提供一 填充物 面有良 為 區之方 導體基 著依序 一淺溝 化層。 氧化矽 化學機 層。最 鑑於此， 種形成淺 具有相同 好的平整 獲致上述 法，包括 底表面。 蝕刻氮氧 槽。接著 接下來， 層表面上 械研磨程 後，去除 為了解 溝槽隔 研磨速 率 〇 之目的 下列步驟：首先 接著， 化秒層 決上述問 離區之方 度之研磨 ，本發明 形成一氮 墊氧化 在淺溝槽的底 氧化層以 氧化石夕層 除位於氮 石夕層，完 沈積一 。以氮 序，去 氮氧化 題’本發明主要目的在於 法’藉由提供與淺溝槽區 停止層，使得淺溝槽區表 提出一種形成淺溝槽隔離 ’形成一墊氧化層於一半 氧化碎層於塾氧化層。接 層、和半導體基底以形成 部和側壁上形成一内襯氧 填滿淺溝槽，並覆蓋在氮 作為研磨停止層，進行一塌| 氧化石夕層表面之外的氧化 成淺溝槽隔離區的製造。 圖式之簡單說明： 1248128

五、發明說明（3) 下文rc上述目的、特徵和優點能更明顯易懂， 下文特举較佳實施例，並配合所附圖式，作綠4 _ α · 吁細况明如 圖示說明： 第1 Α〜1 C圖為一系列剖面圖，用以說明習知 槽隔離區的流程。 久屏 第2 A〜2C圖為一系列剖面圖，用以說明根據本發明實 施例所述之製作淺溝槽隔離區的流程。 x貝 符號說明： 10、30〜半導體基底； 12、32〜墊氧化層； 1 4、3 4〜氮化矽層； 1 6〜抗反射層； 18、36A、36B〜淺溝槽；20、38〜内襯氧化層； 22、40、40A、40B〜氧化層； 玲 24〜碟化現象。 實施例： 參閱第2A圖至第2C圖，第2A圖至第2C圖為一系列剖面 圖，用以說明根據本發明實施例所述之製作淺溝槽隔離區· 的流程。 首先’參照第2A圖，在一半導體基底，像是一;ς夕基底 30的表面上，覆蓋一墊氧化層（pad 〇xide)32、和一氮氧 化矽層（Si OxNy ) 34。在定義淺溝槽圖案時，氮氧化矽層

0503-7156TW ； TSMC2001-0935 ： Robert.ptd 1248128 五、發明說明（4) 3 4可在微制 預期之反射^ 充當抗反射層（ARC)以消除於曝光時非 ’ 射先，^加微影的解析度，並可猝由哨榦-^ 石夕層34之厚度而得 ：了错由調整I氧化 槽時亦可作為硬式罩】=反射ί果，而且在蝕刻淺溝 /罩幕。另外，亂氧化矽化合物之 xy 4之軋兀素及氮元素之數目（即χ、γ值）可柄 據實際需要而$，其判斷之原則容後再敘。 χ 成导i id製程可先以化學氣相沈積程序（cvd)或熱氧化 、王序（hermal oxidation)形成一墊氧化層32，然 在塾氧化層32表面上，沈積一氮氧化石夕層34。帛著，以微 影成像程序定義其圖案，露出欲形成元件隔離區的部分。 此時根據定義之圖案利用反應性離子蝕刻法（RIE)非等向〇 性地依序蝕刻氮氧化矽層34、墊氧化層32、和半導體基底 30，以形成一淺溝槽36A及368。 接者’以熱氧化法分別在溝槽3 6 A及3 6 B的底部與側壁 形成一層薄的内襯氧化層（1 ining 〇xide)38以移除蝕刻時 於溝槽36A及36B所造成之缺陷。接著，沈積一氧化層4〇， 例如氧化矽，於半導體基底表面上，並填滿上述之淺溝槽 36A及36B。此絕緣填充物4〇可利用此技藝人士所熟知的方 法來製作，這些方法包括··以各種化學氣相沈積（CVD)程 序所沈積之氧化層，例如是常壓化學氣相沈積（APCVD)、 Φ 次常壓化學氣相沈積（SACVD)、低壓化學氣相沈積 (LPCVD)、或是高密度電漿化學氣相沈積（HDPCVD)程序 等，而使用臭氧-四乙氧基矽甲烷（〇3-TE0S)當作原料所沈 積者；或是由旋轉塗覆玻璃（S0G)技術所形成者，在本實

503-7156TWF ； TSMC2001-0935 ； Robert.ptd 第7頁 1248128

五、發明說明（5) --— =例中，係以同密度電漿化學氣相沈積h d ^ ^ ^ ^ ^ ^ ^ ^ 成之氧化層，之後並執行適用之熱處理程：序所形 fUranCe)以回火。另外，一般而言，較廣區域之仰或 石夕細表面通常會沈積過多之氧化層，為：丄以 二ΓΛ研磨⑽)程序效果，因此先行將位於 如Λ十之氧化層姓刻掉，因此形成了溝槽咖 ⑶二之V-氮去氧化樣中之氮 ,.,νΛ" ;ΥΛ) 乳化石夕層34中之氮氧化矽化合物 U此鼠 …、須滿足下列 化層必須具有南濕蝕刻選擇比，以利移除 與氣 抗反射層時，氮氧切層34 ς =。作為 浆化學氣相沈積程序所形成之氧化密度電 會改# ϋ ϋ几仏庇〇 a丄 卞…處理程序時，皆 二，交鼠乳化石夕層34中之氮氧化石夕化合物之 ' 白 氧原子及氮離子之比例，而氮氧化矽化合 X· y之 之氧原子及氮離子之比例的改變將 & 1〇xNy ) C Μ P程序時之研磨速度。為了改善化石夕層3 4於 層與位於淺溝槽内之氧化層之研磨速度：因為鼠乳化石夕 現象’本發明即藉由上述熱處理技術 ：：：之碟化 ^ ^ ^ ( Si〇xNy ) . ^ ^7"^； u f ^ 影響而以特定之氧原子及氮離子比例 比例的 /风上述氮氧化矽層

35〇3-7156W；TS^〇01.〇935； Robert.ptd 第8頁 1248128

五、發明說明（6) 〜约使彳:所形成之氮氧化石夕層34在經過熱處理程序之後， :二t戈化f 4〇具有相同之研磨速度，藉以避免因為氮氧 生。曰和氧化層40之研磨速度不同而導致碟化現象之發 氧化圖’施行一化學機械研磨（CMP)程序，去除 乳化層4向出氮氧化石夕層34A表面的部分。由於本發明實 ::::ί中：1露之氮氧化矽層34此時之研磨速度與氧 溝；36Α及36’二ί夠形成一平坦的表面構造，使留在淺 ^ 、、的部分形成一元件隔離區40Α及40Β〇 溝槽=製ί適ΐ蝕刻方法去除氮氧化矽層34，便完成淺 槽七離製知，得到如第2C圖所示的構造。 優點练上所述’本發明所提出之淺溝槽隔離製程具有下列 以及。2氧化石夕層（Si〇xNy )作為姓刻時之硬式罩幕 二、藉由調整以雜Λ並降/成本。 在熱氧化程序後使得氮氧化矽声；：y ) 2ΧΥ比例，能夠 速度’有效的避免碟化效應之“乳化層具有相同之研磨 本發明雖以較佳實施例揭露如 本發明的範圍，任何熟習此項技蓺一八並非用以限定 精神和範圍内，當可做些許的:，在不脫離本發明之 石夕層（SiMy)之ΧΥ比例在不同之製、程間而上述氮氧化 之氧化層材料之不同而會有不 王衣兄下以及所沈機 發明所主張之申請專利範圍，因例，不可用以限定本 匕本發明之保護範圍當視

1248128 五、發明說明（7) 後附之申請專利範圍所界定者為準 1·1Ι 0503-7156TWF ； TSMC2001-0935 ； Robert.ptd 第10頁

Claims (1)

1. h一種形成淺溝槽隔離區之方法，包括下 形成一墊氧化層於一半導體基底表面； /驟： 1248128 — 案號 91100!^n 申請專利範圍 形成一氮氧化矽層於上述墊氧化層； 依序蝕刻上述氮氧化矽層、上述墊氧化層、 導體基底以形成一淺溝槽； 上述半 在上述淺溝槽的底部和側壁上形成一内襯氧化展 πining oxide)； ’ 沈積一氧化層以填滿上述淺溝槽，並覆蓋在上 化矽層表面上； 上建鼠氧 ^利用熱處理的步驟調整氮氧化矽化合物之（S i 〇 N、 氧原子及氮原子的比例； y 以上述氮氧化矽層作為研磨停止層，進行一化學機械 研磨程序’去除位於氮氧化矽層表面之外的氧化層；及 去除上述氮氧化矽層，完成淺溝槽隔離區的製造。 、2 ·如申請專利範圍第1項所述之形成淺溝槽隔離區之 方法，其中上述氮氧化矽層與氧化層具有高濕蝕刻選擇 比。 、3·如申請專利範圍第1項所述之形成淺溝槽隔離區之 方法，其中上述氮氧化矽層與上述半導體基底及氧化層具 有不同之光學特性。 μ 、4·如申請專利範圍第1項所述之形成淺溝槽隔離區之 方法，其中上述氮氧化矽層在執行化學機械研磨程序時， 具有與上述氧化層約略相等之研磨速度。 5 ·如申請專利範圍第1項所述之形成淺溝槽隔離區之 方法，其中該熱處理步驟异一此冰熱製稃（RTP )，或是

   0503-7156TWl;TSMC2001-0935-Robert ptc -- ’ 第11頁

   1248128 曰 修正 Μ號 9110058η 六、申請專利範圍 一熱爐管（Furnace)製程。 6· 一種形成淺溝槽隔離區之方法，包括下 形成一墊氧化層於一半導體基底表面； 驟. 形成-氮氧化矽化合物（Si〇xNy)層於上述 5且ΐ述；ί切化合物（Si〇A)層之氮元素以及氧元 有-特疋比例，使得上述氮氧化 = 層具有一特定研磨速率； （〜〇xNy ) :序#刻上述氮氧化石夕化合物（SiM 氧化層、和上述半導體基底以形成一淺溝槽； 过墊 在上述淺溝槽的底部和側壁上形成一内襯 (lining oxide) ; ^ 以高密度電I化學氣相沈積具有上述特 氧化層以填滿上述淺溝槽，i覆蓋在 U j (SiOxNy )層表面上； 虱虱化矽化合物 利用一熱處理的步驟調整氮氧化矽化合 )氧原子及氧原子的比例； 物之“Μ 以上述氮氧化石夕化合物（Si0xNy )層作 層’進行一化學機械研磨鞀床，去除位 Γ ς; η μ、麻主二呵纪祆序，云除位於虱氧化矽化合物 (s 1 0X Ny )層表面之外的氧化層；及 去除上述氮氧化矽化合物（si〇xNy)層， 隔離區的製造。 凡成欠屢槽 7.::請專利範圍第6項所述之形成淺溝槽隔離區之 =、，其中上述氮氧切化合物（SiQxNy )層與氧化層具 有南濕姓刻選擇比。 ’、 1如申請專利隔離區之 I 第12貢 0503 - 7156TW1; TSMC2001-0935; Robe r t.-：: 1248128 _案號91100580_年月日__ 六、申請專利範圍 方法，其中上述氮氧化矽化合物（Si OxNy)層與上述半導 體基底及氧化層具有不同之光學特性。 9.如申請專利範圍第6項所述之形成淺溝槽隔離區之 方法，其中該熱處理步驟是一快速熱製程（RTP )，或是 一熱爐管（Furnace)製程。

   0503-7156TWF1;TSMC2001-0935;Robe r t.p t c 第13頁