TWI246189B - Active pixel sensor - Google Patents

Description

1246189 九、發明說明： 【發明所屬之技術領域】 本發明提供一種主動像素感測器（active pixel sensor, APS) ’尤指一種包含有互補式金氧半導體(CC)mpiementary metal-oxide semiconductor，CMOS)元件之主動像素感測器。 【先前技術】 主動像素感測裔係一種普遍的固態影像感測元件。由於 主動像素感測為包含有互補式金氧半導體元件，因此又稱 為CMOS影像感測器，其係利用傳統的半導體製程製作， 具有製作成本低廉以及元件尺寸較小的優點，使得CM〇s 衫像感測裔已有日漸取代載子偶合裝置（charge_COUpied device，CCD)的趨勢。此外，CM〇S影像感測器還具有高量 子效率（quantum efficiency)以及低雜訊(read_out n〇ise)等優 勢，因此已廣泛應用在個人電腦相機(PC camera)以及數位 相機(digital camera)等電子產品上。 邊又主動像素感測裔係由複數個主動像素感測單元所 構成，而各主動像素感測單元包含有一用來感測光照強度 的感光二極體，以及三個金屬氧化半導體(metal_〇xide 6 1246189 semiconductor，MOS)電晶體，分別為當作重置元件(reset MOS)的重置電晶體(reset transistor)、當作電流没取元件 (current source follower)的電流汲取電晶體以及當作列選 擇開關（row selector)之列選擇電晶體(row-seiect transistor)。其中，感光二極體主要係依照其光感測區所產 生之光電流來處理訊號資料，例如光感測區於受光狀態所 產生的漏遺電流(light current)代表訊號(signal)，而光感測 # . _ 區於不受光狀態所產生的漏遺電流(dark current)則代表雜 訊(noise)，因此感光二極體可以利用訊號雜訊比的強弱方 式來處理訊號資料。 請參考第1圖，第1圖為一習知主動像素感測單元1〇 的示意.圖。主動像素感測單元10包含有一感光二極體12、 一重置電晶體14、一電流汲取電晶體16以及一列選擇電 鲁晶體18。其中，重置電晶體14之一源極/汲極係電連接於 感光二極體12以及電流汲取電晶體16的閘極。在主動像 素感測單元10運作時，藉由開啟或關閉重置電晶體14可 重置感光二極體12的電壓，並藉由運算對應時間所產生之 訊號雜訊比，來完成感光及訊號處理。 1246189 請參考第2圖，第2圖為第1圖所示主動像素感測單 兀10的兀件佈局頂視圖，其中，為簡化圖式，在第2圖中 並未顯示列選擇電晶體18。重置電晶體14之閘極i4a以 及電流汲取電晶體16之閘極16a的兩側皆為N+摻雜區（N+ doped regi〇n)20 ’作為電晶體的源極或沒極，同樣地，主動 像素感測單元10之感光二極體12亦為一 N+摻雜區2〇， 口又置於P型井(P_well)或一 P型基底（P_substrate)中（圖未 i示）。導線22係用來電連接閘極16a與感光二極體12•，導 線24用來使閘極14a電連接於童置電壓vreset，而導線26 則用來使摻雜區20電連接於一電路操作電塵(circuit operating voltage)Vdd。此外，主動像素感測單元1〇係被一 絕緣區28所圍繞，以絕緣各主動像素感測單元1〇。 _ 習知製作主動像素感測單元10的摻雜區2〇時，係利 用一離子佈植製程在P型井或P型基底表層形成^^型離子 摻雜區。以P型井為例，可以砷(As)作為摻質，佈植能量 、、、勺為80 KeV進行離子佈植製程，以使摻雜區2〇具有一約 為10 5 cm 2的佈植濃度。而由於N+摻雜區2〇與p型井具 有不同的摻質型態，因此在N+摻雜區20與p型井相鄰接 之PN接合(junction)區域會產生一空乏區（depIeti〇n region)，作為感光二極體12感應光電流之區域。然而，在 8 1246189 此習知結構下，空乏區會與絕緣區28相接觸，如第2圖中 虛線圓圈標示處，導致空乏區在未受光情況下可能產生較 多的漏遺電流，特別是在絕緣區28有瑕疵時，未受光之空 乏區可能會被引發產生大量漏遺電流，造成訊號雜訊比降 低，而影響到感光的正確性。 為改善習知結構以降低感光區不受光下的漏遺電流，業 • 界研究出另一種主動像素感測單元之結構，其係在感光二 極體的感光區外圍設置一護環(guard ring)，以減少在不受 光下的漏遺電流而提高訊號對雜訊比，進而改善感先二極 體之光感測區的感測度。 請參考第3圖，第3圖為習知一具有高訊號對雜訊比之 主動像素感測單元的元件佈局頂視圖。為便於說明，第3 ® 圖中與第2圖相同的元件係沿用第2圖的元件符號。如第 3圖所示，感光二極體12的光感測區係由部分之N+摻雜 區20所構成，在其周圍設有一護環30。護環30的形成方 法係在N+摻雜區20的外圍進行P型離子佈植製程，以形 成一接合P型護環30。然而，為了增加重置電晶體14的 半導體通道寬度，閘極14a必須向前沿升至絕緣區28，使 得設於閘極14a下方的主動區域亦形成空乏區，並與絕緣 9 1246189 區2 8相接觸’如弟3圖中虛線圓圈處。在此情況下’同樣 會導致空乏區產生漏遺電流，並被感光二極體12當作雜 訊，而影響主動像素感測單元10的感光正確性。 由上述可知，如何設計出避免空乏區和具有高應力及高 缺陷密度的結構(例如絕緣區）相接觸，以改善主動像素感 測單元的感光效果，仍為業界亟待研究的方向。 【發明内容】 因此本發明之主要目的在於提供一種能避免空乏區與 絕緣區接觸之主動像素感測器，以解決上述習知主動像素 感測器的問題。 根據本發明之申請專利範圍，係揭露一種主動像素感測 ® 單元，其包含有一絕緣區、一感光二極體、一護環、一第 一電晶體以及一第二電晶體。絕緣區係設於一半導體基底 中，環繞該主動像素感測單元設置並隔離該主動像素感測 單元。其中，絕緣區與該主動像素感測單元之其他元件具 有一絕緣區交界。感光二極體係設置於該半導體基底中， 並具有一第一摻雜區，作為光感測區。護環係環狀包圍感 光二極體的第一摻雜區，並具有一缺口。此外，護環係設 1246189 置於第一摻雜區外圍之絕緣區交界處。第一電晶體則具有 一第一閘極，電連接於第一摻雜區，並與第二電晶體具有 一共用汲極。第二電晶體之源極電連接於第一摻雜區，並 具有一第二閘極，設置於護環缺口處之半導體基底上，且 不與絕緣區交界重疊。 由於本發明主動像素感測單元之護環係沿著絕緣區與 • y β . · ⑩ 主動像素感測單元其他元件（例如摻雜區）的絕緣區交界處 設置，而第二閘極係緊鄭於護環而設置，因此第二閘極不 會設置於絕緣區交界處，可以確保第二閘極下方之半導體 基底在形成空乏區時，不會因為與絕緣區接觸而產生漏遺 電流而降低訊號雜訊比，可以提高主動像素感測單元的感 測正確性。 •【實施方式】 請參考第4圈與第5圖，第4圖為本發明一主動像素感 測單元50的示意圖，第5圖為第4圖所示主動像素感測單 元50之元件佈局頂視圖。主動像素感測單元50包含有一 感光二極體52以及三CMOS電晶體，即為重置電晶體54、 電流汲取電晶體56以及列選擇電晶體58(為簡化圖式，未 示於第5圖）。其中，感光二極體52係設置於一半導體基 1246189 底舌在本發日狀㈣實施财，㈣體基底係為-石夕爲 體;2 :電晶體54之—源極(或_係電連接於感光二： 、另—汲極(或源極)則與電流汲取電晶體56共用， ^為―共収極，藉㈣線66而電連接於—電流操作 重置電晶體54之閑極54a與電流汲取電晶體％之間 %係由設置於魏底上之摻雜多⑽層或其他導電材 料所構成’導線64係用來使閘極54a電連接於重置電壓 線62則係電連接於閘極—與感光二極體义。 此外，、重置電晶體54、電流汲取電晶體56之源極與沒極， 以及感光二極體52的羌感測區皆為設於p型井或p型基底 上的..N+摻雜區60，在本實施例中，N+接雜區6〇係設置於 石夕基底之P型井中，藉由離子佈植法所形成。 各主動像素感測單元50係被絕緣區68所包圍隔離，其 中’絕緣區68可為場氧化層（field oxide layer，FOX)或淺溝絕 緣(shallow trench isolation, STI)，並與石夕基底舉有一絕緣交界處 70a。再者，為了提高訊號雜訊比，感光二極體52周圍另 設置有一護環70，在本實施例中，護環70係藉由p型離 子佈植法在秒基底與絕緣區68的絕緣交界處70a形成一離 子接合之P型摻雜區，以避免感光二極體52的空乏區直接 與絕緣區68接觸而提高雜訊之產生。 12 1246189 值得注意的是，護環70係環狀圍繞於感光二極體52之 周圍，並具有一缺口 71，在缺口 71之兩側分別為護環70 之第一端70a與第二端70b，分別緊鄰於閘極54a設置，亦 即，閘極54a係剛好設置於環狀護環70的缺口 71中。因 此，重置電晶體54的半導體通道之寬度W係決定於護環 70的缺口 71大小，即第一端70a與第二端70b的間距。 如第6圖所示，第6圖為第5圖所示虛線圓圈處沿AA’切 # 線的縱剖面圖。閘極54a係設置於一閘極氧化層72上，而 其兩側的矽基底51則為護環70的第一端70a與第:二端 70b。當閘極54a蘭啟時，會在其下方產生相對應的半導體 通道54。由於護環70設置於絕緣區68與閘極54a之間， 因此在閘極54a下方的主動區域所形成的空i區74不會直 接與絕緣區68接觸，可有效避免主動區域產生漏遺電流而 降低訊號對雜訊比。 此外，重置電晶體54的半導體通道54b的長度決L定 於源極與汲極的距離，亦即感光二極體52的N+摻雜區60 與共用汲極的N+摻雜區60的間距。在本發明的較佳實施 例中，其中，重置電晶體54與電流汲取電晶體56的共用 没極另具有一輕摻雜没極區（lightly doped drain，LDD)59， 因此，重置電晶體54的半導體通道54b之長度L係決定於 13 1246189 LDD 59與感光二極體52的感光區的間距。 在本發明的另一實施例中，感光二極體亦可設置於一 N 型井或N型基底中，此時感光二極體的光感測區以及各電 晶體的源極與汲極則為P型摻雜區，而護環為接合N型護 環0 相較於習知技術，本發明重置電晶體的閘極係設置於護 環的缺口並緊鄰於護環而設置，並未與護環重疊；此外， 護環係設置於絕緣區與矽基底之交界處，在此設計下，重 置電晶體的閘極不會直接與絕緣區相接觸，因此在閘極下 形成的半導體通道與空乏區係完全被接合護環隔離，便不 易產生漏遺電流，可確保所感光二極體可得到較正確的訊 號雜訊比，進而提高主動像素感測器的感光正確性。 以上所述僅為本發明之較佳實施例，凡依本發明申請專 利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 14 1246189 【圖式簡單說明】 第1圖為一習知主動像素感測單元的示意圖。 第2圖為第1圖所示主動像素感測單元之元件佈局的頂視 圖。 第3圖為習知一具有高訊號對雜訊比之主動像素感測單元 的元件佈局頂視圖。 第4圖為本發明一主動像素感測單元的示意圖 籲第5圖為第4圖所示主動像素感測單元之元件佈局的頂視 圖。 第6圖為第5圖所示虛線圓圈處沿AA’切線的縱剖面圖。

15 【主要元件符號說明】 10 主動像素感測單元 12 14 重置電晶體 14a、16a 16 電流汲取電晶體 18 20 摻雜區 22、24、26 28 絕緣區 30 50 主動像素感測單元 51 1246189 • 52 感光二極體 54a、56a 閘極 56 電流》及取電晶體 59 輕摻雜汲極區 62、64、66 導線 70 護環 70b 護環第二端 着72 閘極氧化層 54 54b 58 60 68 70a 71 74 感光二極體 閘極 列選擇電晶體 導線 護環 矽基底 重置電晶體 半導體通道 列選擇電晶體 摻雜區 絕緣區 護環第一端 護環缺口 空乏區 16

Claims (1)

1246189 十、申請專利範圍： 1 · 一 種主動像素感測單元（active pixel sensor cell, APS cell)，其包含有： 一絕緣區，設於一半導體基底中，環繞該主動像素感測 單元設置並隔離該主動像素感測單元，其中該絕緣 區與該主動像素感測單元之其他元件具有一絕緣區 交界； 一感光二極體，設置於該半導體基底中，其中該感光二 ‘ 極體具有一第一摻雜區； 一護環，環狀包圍該第一摻雜區並具有一缺口，且該護 環係設置於該第一摻雜區外圍之該絕緣區.交界處； 一第一電晶體，其具有一第一閘極，電連接於該第一摻 雜區，以及 一第二電晶體，該第二電晶體與該第一電晶體具有一共 用汲極，且該第一摻雜區電連接於該第二電晶體之 源極，該第二電晶體具有一第二閘極設置於該缺口 處之該半導體基底上’且該弟二閘極不與該絕緣區 交界重疊。 2.如申請專利範圍第1項之主動像素感測單元，其中當開 啟該第二電晶體時，該第二閘極下方之該半導體基底會 17 Ϊ246189 產生一半導體通道。 3.如申請專利範圍第2項之主動像素感測單元，其中該半 導體通道之形狀係受限於該缺口之大小。 如申叫專利圍第3項之主動像素感測單元，其中該護 環具有—第—端以及—第二端，該第—端與該第二= 間距即為該缺口。 · 5. 如申請專利範圍第4項之主動像素感測單元，其中該半 導體通道之寬度係決定於該第一端與該第二端之間距。 6. 如申請專利範圍第2項之主動像素感測單元，其中該半 導體通道之長度係決定於該第一摻雜區與該共用汲極之 間距。 •如申請專利範圍第2項之主動像素感測單元，其中該共 用汲極另包含有一輕摻雜汲極區（lightly doped drain， LDD)，且該半導體通道之長度係決定於該第一摻雜區與 w亥車至換雜 >及極區之間距。 18 1246189 8. 如申請專利範圍第1項之主動像素感測單元，其中該護 環係為一接合(junction)護環。 9. 如申請專利範圍第1項之主動像素感測單元，其中該共 用汲極係為一第二摻雜區。 10. 如申請專利範圍第9項之主動像素感測單元，其中該第 φ 一與該第二摻雜區係為N+摻雜區，而該護環係為一接合 P型摻雜區。 . · * . 11·如申請專利範圍第9項之主動像素感測單元，其中該第 一與該第二摻雜區係為P+摻雜區，而談護環係為一接合 N型換雜區。 • 12.如申請專利範圍第1項之主動像素感測單元，其中該第 一電晶體係作為一電流没取元件（current source follower)，而該第二電晶體係作為一重置元件。 13·如申請專利範圍第1項之主動像素感測單元，其中該主 動像素感測單元另包含有一第三電晶體，作為一列選擇 元件。 19 1246189 κ如申請專利範圍第1項之主動像素感測單元，其中該絕 緣區係為一淺溝絕緣(shallow trench isolation, STI)或一 場氧化層（field oxide layer，FOX)。 15. 一種電晶體，設於一半導體基底上，該半導體基底包含 有一絕緣區圍繞該電晶體設置，該電晶體包含有：

一第-離子摻雜以及-第二離切_，設於該半導 體基底中；以及 · ， 問極，設於該半導體基底上，且當該閘極導通時，該 閘極下之該半導體基底會產“轉體通道，而該 半導體通道不與該絕緣區相接觸。 ’其中該半導體通道 ’以隔離該半導體通 16·如申請專利範圍第15項之電晶體 與該絕緣區之間設有一 p/N接合區 道與該絕緣區。 ，其中該第一與該弟 接合區係為一接合p 17·如申請專利範圍第16項之電晶體 二摻雜區係為N+摻雜區，而該p/N 型摻雜區。 20 1246189 18·如申請專利範圍第16項之電晶體，其中該第一與該第 二摻雜區係為Ρ+摻雜區，而該Ρ/Ν揍合區係為一接合Ν 型摻雜區。 19.如申請專利範圍第16項之電晶體，其中該ρ/Ν接合區 係設於該閘極之兩側，具有一第一端以及一第二端，而 该半導體通道之寬度係決定於該第一端與該第二端之間 距。 ' · 2〇·如申請專利範圍第】6項之電晶體，其中該接合區 係％狀包圍該第一摻雜區或該第二摻雜區。 21·如申請專利範圍第15項之電晶體，其中該電晶體係應 用於一主動像素感測單元中。 22.如申請專利範圍第2】項之電晶體，其中該第一換雜區 係用來當作該主動像素感測單元之-感光二極體。 如申請專利範圍第21項之電晶體，其中該電晶體係用 來富作該主動像素感測單元之一重置電晶體。 21 1246189 24. 如申請專利範圍第23項之電晶體，其中該主動像素感 則單元另包含有一電流汲取電晶體，而該第二摻雜區係 為該重置電晶體與該電流汲取電晶體之共用汲極或源 才否〇 25. 如申請專利範圍第15項之電晶體，其中該半導體通道 之長度係块定於該第一與該第二摻雜區之間距。 26. 如申請專利範_15項之電，其中誠緣區係為 —淺溝絕緣或—場氧化層。 十一、圖式··

22